KR100819796B1 - 반도체패키지의 분류방법 - Google Patents

반도체패키지의 분류방법 Download PDF

Info

Publication number
KR100819796B1
KR100819796B1 KR1020020024165A KR20020024165A KR100819796B1 KR 100819796 B1 KR100819796 B1 KR 100819796B1 KR 1020020024165 A KR1020020024165 A KR 1020020024165A KR 20020024165 A KR20020024165 A KR 20020024165A KR 100819796 B1 KR100819796 B1 KR 100819796B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
good
imaging camera
inspecting
defective
Prior art date
Application number
KR1020020024165A
Other languages
English (en)
Other versions
KR20030085874A (ko
Inventor
조병희
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020024165A priority Critical patent/KR100819796B1/ko
Publication of KR20030085874A publication Critical patent/KR20030085874A/ko
Application granted granted Critical
Publication of KR100819796B1 publication Critical patent/KR100819796B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

반도체패키지의 분류방법을 개시한다. 본 발명은 개별유니트가 하나의 집합유니트로 이루어지고, 각 개별유니트로 다이싱된 반도체패키지의 제1면을 제1 촬상카메라로 검사하는 단계;와, 제1면의 검사가 완료된 반도체패키지를 공히 버퍼스테이지상에 안착시키는 단계;와, 반도체패키지의 제2면을 제2 촬상카메라로 검사하는 단계;와, 반도체패키지에 대한 양불결과를 판정하는 단계;와, 양품 또는 불량품 트레이에 양불 판정이 완료된 반도체 패키지가 순차적으로 이송하는 단계;를 포함하며, 반도체패키지의 양면에 대한 불량유무를 검사한후에 이를 순차적으로 양불 트레이로 이송시키는 것이 가능하게 됨으로써, 대기시간이 감소되고, 신속하고 원할한 분류공정이 진행될 수가 있다.

Description

반도체패키지의 분류방법{Sorting method of semiconductor package}
도 1은 종래의 반도체장비를 이용하여 반도체패키지의 제1면을 검사하는 상태를 개략적으로 도시한 구성도,
도 2는 도 1의 반도체장비를 이용하여 반도체패키지의 제2면을 검사하는 과정을 개략적으로 도시한 구성도,
도 3은 도 1의 반도체장비를 이용하여 반도체패키지를 선별하는 과정을 개략적으로 도시한 구성도,
도 4a는 본 발명의 일 실시예에 따른 제1 이송헤더피커가 반도체패키지를 흡착한 상태를 개략적으로 도시한 구성도,
도 4b는 도 4a의 제2 이송헤더피커가 반도체패키지를 흡착한 상태를 개략적으로 도시한 구성도,
도 5는 본 발명의 일 실시예에 따른 반도체장비를 이용하여 반도체패키지의 제1면을 검사하는 과정을 개략적으로 도시한 구성도,
도 6은 도 5의 반도체장비를 이용하여 반도체패키지의 제2면을 검사하는 과정을 개략적으로 도시한 구성도,
도 7은 도 5의 반도체장비를 이용하여 반도체패키지를 선별하는 과정을 개략적으로 도시한 구성도,
도 6은 본 발명의 일 실시예에 따른 반도체장비를 이용하여 반도체패키지를 선별하는 과정을 순차적으로 도시한 순서도.
< 도면의 주요부분에 대한 부호의 설명 >
40...반도체패키지 41...볼이 형성된 제1면
42...마크가 형성된 제2면 43...제1 이송헤더피커
44...제2 이송헤더피커 45...볼비전 촬상카메라
46...버퍼스테이지 47...마크비전 촬상카메라
48...제어기 49...제3 이송헤더피커
50..양품트레이 51...불량품트레이
본 발명은 반도체패키지의 분류방법에 관한 것으로서, 보다 상세하게는 반도체패키지의 양 면을 검사하여 불량여부에 따라서 선별이 가능하도록 방법이 개선된 반도체패키지의 분류방법에 관한 것이다.
통상적으로 리드프레임을 활용한 칩스케일패키지(chip scale package,CSP)로는 MLF(micro lead frame), BLP(bottom leaded plastic package), BCC(bumped chip carrier)등이 있다. 이러한 제품은 리드단자를 통하여 외부회로기판과의 전기적 신호를 전달하고 있다.
이러한 칩스케일패키지는 하나의 스트립상에 많은 수의 패키지를 배치하기 위하여 개별유니트가 행렬로 배열된 집합유니트를 하나의 윈도우(window)로 하여 전체적인 몰딩을 하고, 각각의 개별유니트로 분리하는 이른바 소우잉타입(sawing type)의 몰딩형태를 가지는 칩스케일패키지용 스트립이 개발되었다.
각각의 개별유니트로 분리된 반도체패키지는 세정, 건조과정을 거친후에 제품의 불량여부를 검사하게 된다. 예를 들어, 볼그리드어레이(ball grid array) 반도체패키지의 경우에는 패키지의 한쪽면에 접합된 솔더볼(solder ball)의 접합불량여부와, 다른쪽면에 형성된 마킹(marking)의 불량여부를 검사하게 된다.
도 1를 참조하면, 반도체패키지(10)는 하나의 윈도우로 몰딩된 이후에 개별적인 유니트로 분리하는 다이싱(dicing), 세정, 건조과정을 거친 다음에 불량여부를 검사하게 된다. 불량여부를 검사하기 위하여, 상기 반도체패키지(10)는 픽업 및 복수개의 양불트레이(tray)로 위치시키는 버퍼스테이지(11)상에 안착된 상태에서 제1 촬상카메라(12)를 상하좌우로 이동시켜서 볼이 형성된 제1면(13)을 촬상하여 모니터를 통하여 불량여부를 검출하게 된다.
제1면(13)에 대한 검사가 완료되면, 마크가 형성된 제2면(14)의 불량여부를 검사하여야 한다. 이를 위하여, 도 2에 도시된 것처럼, 상기 버퍼스테이지(11)상에 안착된 반도체패키지(10)는 헤더피커(15)를 이용하여 제2 촬상카메라(16)가 설치된 마킹비전영역(marking vision region)으로 이동하게 된다. 다음으로, 상기 헤더피커(15)에 흡착된 반도체패키지(10)의 제2면(14)를 촬상하여 마킹의 불량여부를 검출하게 된다.
상기 반도체패키지(10)의 제1 및 제2면(13)(14)에 대한 불량여부의 검사가 완료되면, 도 3에 도시된 것처럼, 상기 반도체패키지(10)는 양품트레이(17)와 불량품트레이(18)로 분류하여 적재하게 된다.
그런데, 종래의 반도체패키지(10)의 분류방법은 다음과 같은 문제점을 가지고 있다.
반도체패키지(10)를 이송시키는 동안, 반도체패키지(10)는 외부로 노출되는 부분이 어느 한쪽면, 이를테면 볼이 형성된 제1면(13)으로 고정된 상태에서 버퍼스테이지(11)에 안착된다. 따라서, 제1면(13)에 대해서는 제1 촬상카메라(12)로 불량여부를 판정하는 것이 가능하지만, 다른 쪽면인 마킹이 형성된 제2면(14)은 검사가 이루어지지 않는다. 따라서, 양품 또는 불량품트레이(17)(18)로 이송하기 전에, 상기 반도체패키지(10)는 헤더피커(15)를 이용하여 마킹비전영역으로 이동시켜서 제2 촬상카메라(16)에 의하여 마킹이 형성된 제2면(14)에 대한 검사를 수행하여야 하는 복잡함이 있다.
더욱이, 복수개의 반도체패키지(10)를 흡착하여 마킹비전영역에서 불량유무를 판단한 다음에, 적어도 하나이상의 불량품이 혼재되어 있을 경우에는 양품트레이(17)와 불량품트레이(18)로 수시로 왕복하면서 반도체패키지(10)를 분류하여야 하므로 작업의 효율성이 저하된다고 할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 반도체패키지의 양 면을 촬상카메라로 촬영하여 불량유무를 검출하고, 양품 및 불량품의 선별이 용이하도록 방법이 개선된 반도체패키지의 분류방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 반도체패키지의 분류방법은,
개별유니트가 하나의 집합유니트로 이루어지고, 각 개별유니트로 다이싱된 반도체패키지의 제1면을 제1 촬상카메라로 검사하는 단계;
제1면의 검사가 완료된 반도체패키지를 공히 버퍼스테이지상에 안착시키는 단계;
상기 반도체패키지의 제2면을 제2 촬상카메라로 검사하는 단계;
상기 반도체패키지에 대한 양불결과를 판정하는 단계;
양품 또는 불량품 트레이에 양불 판정이 완료된 반도체 패키지가 순차적으로 이송하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 버퍼스테이지상에 안착되는 단계에서는,
상기 반도체패키지는 이송헤더피커에 흡착되어 제2면이 외부로 노출되도록 안착되는 것을 특징으로 한다.
더욱이, 제2 촬상카메라로 검사하는 단계에서는,
상기 버퍼스테이지상에 상기 제2 촬상카메라가 이동하여 상기 반도체패키지의 제2면을 촬상하는 것을 특징으로 한다.
나아가, 상기 반도체패키지에 대한 양불결과를 판정하는 단계에서는,
상기 반도체패키지의 제1 및 제2면을 검사하여 양불여부를 판단하고, 상기 반도체패키지를 흡착하고 있는 헤더피커에 전달하여 이를 양품 또는 불량품 트레이 로 이동하기 위하여 대기하는 단계;를 포함하는 것을 특징으로 한다.
게다가, 트레이에 반도체패키지를 순차적으로 이송하는 단계에서는,
양품 또는 불량품 트레이중 어느 하나의 트레이로 양불 판정이 완료된 반도체 패키지중 이에 해당하는 선별된 반도체패키지를 1차적으로 이송하는 단계; 및
양품 또는 불량품 트레이중 다른 하나의 트레이로 잔류하는 반도체패키지를 2차적으로 이송하는 단계;를 포함하는 것을 특징으로 한다.
이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 반도체패키지의 분류방법을 상세하게 설명하고자 한다.
도 4a 내지 도 7은 본 발명에 따른 반도체패키지(40)의 분류방법을 제조공정별로 도시한 것이고, 도 8는 도 7의 제조공정을 순차적으로 도시한 순서도이다.
여기서, 상기 반도체패키지(40)는 복수개의 개별유니트가 행렬로 배치되어서 집합유니트를 형성하고, 개별적인 유니트가 하나의 윈도우로 하여 전체적으로 몰딩되어 있다. 또한, 상기 반도체(40)의 한쪽면은 솔더볼이 접합된 제1면(41)이며, 다른쪽면은 마킹이 형성된 제2면(42)를 나타낸다.
도면을 참조하면, 개별유니트가 하나의 집합유니트를 이루는 반도체패키지(40)는 각각의 개별유니트로 절단된 상태에서 공히 이동되어 검사 및 분류가 수행된다.
집합유니트를 형성한 이후에 각 개별유니트로 다이싱하기 위해서는 솔더볼이 접합된 제1면(41)이 외부로 향하도록 배치된 상태에서 다이싱 공정이 진행된다. 이에 따라, 집합유니트는 각 개별유니트로 분리가 가능하다. 다이싱 공정이 완료된 반도체패키지(40)는 제1 이송헤더피커(transer head picker,43)에 흡착되어 이동가능하다. 상기 제1 이송헤더피커(43)에 흡착된 반도체패키지(40)는 집합유니트가 각 개별유니트로 분리되어 있으며, 각 개별유니트는 마킹이 형성된 제2면(42)이 외부로 노출되어 있다.(도 4a,)
다음으로, 상기 제1 이송헤더피커(43)와, 상기 제1 이송헤더피커(43)와 대향되게 설치된 제2 이송헤더피커(43)를 상호 대향되는 방향으로 이동시켜서 제1 이송헤더피커(43)에 흡착된 반도체패키지(40)는 제2 이송헤더피커(44)로 전달되어진다. 이에 따라, 상기 제2 이송헤더피커(44)에 흡착된 반도체패키지(40)는 솔더볼이 접합된 제1면(41)이 외부로 노출된다. 이것은 볼비전영역(ball vision region)에서 솔더볼이 제대로 접합되었는지 여부를 검사가능하다는 것을 의미한다.(도 4b)
솔더볼이 접합된 제1면(41)이 외부로 노출된 상태에서, 상기 반도체패키지(40)는 볼비전영역으로 이송되어서 볼비전 촬상카메라(45)를 상하좌우로 이동시켜서 볼이 형성된 제1면(41)을 촬상하여 모니터를 통하여 솔더볼의 접합 불량유무를 검사하게 된다.(도 5)
반도체패키지(40)의 제1면(41)의 검사가 완료되면, 상기 반도체패키지(40)는 절단된 개별유니트를 추후 기술될 양품 및 불량트레이로 옮길 수 있도록 픽업이 가능한 영역인 버퍼스테이지(46)상에 안착된다.(S10) 이때, 도 6에 도시된 바와 같이, 상기 버퍼스테이지(46)에 안착되는 반도체패키지(40)는 외부로 노출되는 부분이 마킹이 형성된 제2면(42)이 된다. 즉, 상기 반도체패키지(40)는 볼비전영역에서 솔더볼이 형성된 제1면(41)의 불량유무를 판독한 다음에, 버퍼스테이지(46)상에 마 킹이 형성된 제2면(42)이 외부로 노출되도록 위치하게 된다.
다음으로, 마크비전 촬상카메라(47)를 상기 버퍼스테이지(46)상에서 상하좌우로 이동시켜서 반도체패키지(40)의 마크가 형성된 제2면(42)의 불량유무를 검사하게 된다.(S20) 이때, 상기 반도체패키지(40)는 다이싱 공정을 통하여 집합유니트가 각 개별유니트로 절단되어 있으며, 이는 상기 마크비전 촬상카메라(47)를 이동시키면서 마킹형성의 불량유무를 공히 검사하는 것이 가능하다.
또한, 상기 반도체패키지(40)가 마킹비전영역으로 이송되어 검사한 다음에 다시 버퍼스테이지(46)로 이동되는 것이 아니라, 상기 반도체패키지(40)가 버퍼스테이지(46)에 안착된 상태에서 상기 마크비전 촬상카메라(47)가 버퍼스테이지(46)상을 이동하면서 마킹이 형성된 제2면(41)의 불량유무를 촬상하게 된다.
상기 마크비전 촬상카메라(47)를 통하여 검사가 이루어지게 되면, 이와 연결되어서 전기적 신호를 전달하는 제어기(48)는 상기 반도체패키지(40)의 각 개별유니트의 불량유무에 따른 분류작업에 대한 신호를 전달하게 된다.(S30)
상기 반도체패키지(40)에 대한 양불 신호가 전달되면, 도 7에 도시된 것처럼, 제3 이송헤더피커(49)가 반도체패키지(40)를 흡착하여 양품트레이(50)와 불량품트레이(51)로 분류작업을 수행하게 된다.
이때, 상기 버퍼스테이지(46)상에서 반도체패키지(40)는 각 개별유니트별로 제어기(48)를 통하여 양불에 대한 데이터가 입력되어 있다. 따라서, 상기 제3 이송헤더피커(49)는 양품 또는 불량품 트레이(50)(51)로 반도체패키지(40)를 왕복하면서 이동하는게 아니라, 순차적으로 반도체패키지(40)를 분류하게 된다.
즉, 볼비전 촬상카메라(45)와, 마킹비전 촬상카메라(47)로부터 획득한 반도체패키지(40)의 이미지에 대한 양불 판정을 가지고, 1차적으로 양품트레이(51)나 불량품트레이(50)중 어느 하나의 트레이로 상기 제3 이송헤더피커(49)를 이동하여 분류하게 된다. 이에 따라, 양품트레이(50)나 불량품트레이(51)중 어느 하나의 트레이에는 양불판정이 완료된 반도체패키지(40)중 선별된 양품 또는 불량 반도체패키지중 하나의 패키지가 우선적으로 이송이 완료된다.(S40) 다음으로, 잔류하는 반도체패키지(40)는 양품트레이(50)나 불량품트레이(51)중 다른 하나의 트레이로 2차적으로 이송이 완료된다.(S50) 이처럼, 양품트레이(50)와 불량품트레이(51)에 순차적으로 추출작업이 완료된 이후에는 새로운 반도체패키지에 대한 대기상태가 된다.
이상의 설명에서와 같이 본 발명의 반도체패키지의 분류방법은 다음과 같은 효과를 얻을 수 있다.
첫째, 반도체패키지의 양면에 대한 불량유무를 검사한후에 이를 순차적으로 양불 트레이로 이송시키는 것이 가능하게 됨으로써, 대기시간이 감소되고, 신속하고 원할한 분류공정이 진행될 수가 있다.
둘째, 각 비전영역에서 일괄적으로 처리하게 되므로, 양불의 구분영역을 이동시킬 필요가 없게 되어서 작업시간이 단축된다.
셋째, 각 비전영역에서 최대의 검사 범위를 제공함에 따라, 검사처리효율을 향상시킬 수 있다.
넷째, 양품 반도체패키지에 대한 처리능력을 높이게 됨에 따라, 분류능력을 향상시킬 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (7)

  1. 개별유니트가 하나의 집합유니트로 이루어지고, 각 개별유니트로 다이싱된 반도체패키지의 제1면을 제1 촬상카메라로 검사하는 단계;
    제1면의 검사가 완료된 반도체패키지를 공히 버퍼스테이지상에 안착시키는 단계;
    상기 반도체패키지의 제2면을 제2 촬상카메라로 검사하는 단계;
    상기 반도체패키지에 대한 양불결과를 판정하는 단계; 및
    양품 또는 불량품 트레이에 양불 판정이 완료된 반도체 패키지가 순차적으로 이송하는 단계;를 포함하는 것을 특징으로 하는 반도체패키지의 분류방법.
  2. 제1항에 있어서,
    상기 버퍼스테이지상에 안착되는 단계에서는,
    상기 반도체패키지는 이송헤더피커에 흡착되어 제2면이 외부로 노출되도록 안착되는 것을 특징으로 하는 반도체패키지의 분류방법.
  3. 제2항에 있어서,
    상기 반도체패키지는 분리된 개별유니트가 공히 상기 이송헤더피커에 흡착되어 상기 버퍼스테이상에 안착되는 것을 특징으로 하는 반도체패키지의 분류방법.
  4. 제1항에 있어서,
    제2 촬상카메라로 검사하는 단계에서는,
    상기 버퍼스테이지상에 상기 제2 촬상카메라가 이동하여 상기 반도체패키지의 제2면을 촬상하는 것을 특징으로 하는 반도체패키지의 분류방법.
  5. 제4항에 있어서,
    상기 제2 촬상카메라는 상기 버퍼스테이지상의 반도체패키지를 공히 검사하는 것을 특징으로 하는 반도체패키지의 분류방법.
  6. 제1항에 있어서,
    상기 반도체패키지에 대한 양불결과를 판정하는 단계에서는,
    상기 반도체패키지의 제1 및 제2면을 검사하여 양불여부를 판단하고, 상기 반도체패키지를 흡착하고 있는 헤더피커에 전달하여 이를 양품 또는 불량품 트레이로 이동하기 위하여 대기하는 단계;를 포함하는 것을 특징으로 하는 반도체패키지 의 분류방법.
  7. 제1항에 있어서,
    트레이에 반도체패키지를 순차적으로 이송하는 단계에서는,
    양품 또는 불량품 트레이중 어느 하나의 트레이로 양불 판정이 완료된 반도체 패키지중 이에 해당하는 선별된 반도체패키지를 1차적으로 이송하는 단계; 및
    양품 또는 불량품 트레이중 다른 하나의 트레이로 잔류하는 반도체패키지를 2차적으로 이송하는 단계;를 포함하는 것을 특징으로 하는 반도체패키지의 분류방법.
KR1020020024165A 2002-05-02 2002-05-02 반도체패키지의 분류방법 KR100819796B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020024165A KR100819796B1 (ko) 2002-05-02 2002-05-02 반도체패키지의 분류방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020024165A KR100819796B1 (ko) 2002-05-02 2002-05-02 반도체패키지의 분류방법

Publications (2)

Publication Number Publication Date
KR20030085874A KR20030085874A (ko) 2003-11-07
KR100819796B1 true KR100819796B1 (ko) 2008-04-07

Family

ID=32381250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020024165A KR100819796B1 (ko) 2002-05-02 2002-05-02 반도체패키지의 분류방법

Country Status (1)

Country Link
KR (1) KR100819796B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705657B1 (ko) * 2005-10-19 2007-04-09 (주) 인텍플러스 반도체 패키지 분류 방법
KR100705655B1 (ko) * 2005-10-19 2007-04-09 (주) 인텍플러스 반도체 패키지의 분류 방법
KR200452013Y1 (ko) * 2010-11-17 2011-01-26 주식회사 소노코리아 진열장용 광고판
KR102403207B1 (ko) * 2020-04-07 2022-05-30 (주)펨트론 다열 리드탭 검사 및 적재 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160286A (ja) * 1992-11-24 1994-06-07 Sharp Corp 半導体パッケージの外観検査方法
JPH0875667A (ja) * 1994-09-09 1996-03-22 Mitsubishi Materials Corp チップ部品外観検査装置
KR19990078662A (ko) * 1999-07-22 1999-11-05 김주환 리드프레임검사장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160286A (ja) * 1992-11-24 1994-06-07 Sharp Corp 半導体パッケージの外観検査方法
JPH0875667A (ja) * 1994-09-09 1996-03-22 Mitsubishi Materials Corp チップ部品外観検査装置
KR19990078662A (ko) * 1999-07-22 1999-11-05 김주환 리드프레임검사장치

Also Published As

Publication number Publication date
KR20030085874A (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
EP1112550B1 (en) An automated wafer defect inspection system and a process of performing such inspection
US10438340B2 (en) Automatic optical inspection system and operating method thereof
TWI448680B (zh) 視覺檢測設備
KR100873672B1 (ko) 반도체 소자의 비전 검사 시스템
KR20080083872A (ko) 클리닝 수단이 일체로 구비된 반도체 소자의 검사 장치 및그를 이용한 반도체 소자의 검사 방법
KR20080103353A (ko) 반도체 패키지 검사 시스템
KR100814284B1 (ko) 쏘잉 앤 플레이스먼트 장비의 비전 시스템
KR100833716B1 (ko) 반도체 소자 비전 검사 시스템
TWI720891B (zh) 晶片封裝的檢測系統以及晶片封裝的檢測方法
KR20050063359A (ko) 반도체 패키지 이송 메카니즘 및 이송방법
KR100278603B1 (ko) 미세간극 볼 그리드 어레이 패키지용 다이본딩 설비 및 다이본딩 방법
KR20170064757A (ko) 반도체 패키지들 수납 방법
KR100819796B1 (ko) 반도체패키지의 분류방법
KR20060041454A (ko) 칩 외관 자동검사 장치
KR100705645B1 (ko) 반도체 소자 분류 방법
US11474149B2 (en) Test apparatuses for testing semiconductor packages and manufacturing systems for manufacturing semiconductor packages having the same and methods of manufacturing the semiconductor packages using the same
US20080309928A1 (en) Automatic Optical Inspection Device, Chip Sorting Apparatus and Method
CN114746232B (zh) 统计数据生成方法、切割装置以及系统
JP2008172203A (ja) 半導体チップの選別装置
WO1996011392A1 (fr) Automate programmable et son procede de mise en application dans la mesure de dispositifs
JP2000196223A (ja) 基板の検査装置および検査方法
KR100705649B1 (ko) 반도체 패키지의 인트레이 검사 장치 및 검사 방법
JP4021677B2 (ja) 半導体装置の検査方法
JP2005044949A (ja) 半導体チップの選別装置、半導体チップの選別方法、及び半導体チップの製造方法
KR101551351B1 (ko) 엘이디 리드프레임 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee