JP5647312B2 - 半導体集積回路装置の製造方法 - Google Patents

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるダイ・ボンディング技術に適用して有効な技術に関する。

日本特開２００４−１３４４４３号公報（特許文献１）には、数個の先行フリップ・チップ・ボンディングを実行して、チップ及び基板のずれを検出・修正する技術が開示されている。

日本特開２００４−２４１６０４号公報（特許文献２）または米国特許公開２００４−０１５７３６８号公報（特許文献３）には、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方式のダイ・ボンディングにおいて、ダイ・ボンド直前及び直後のサイトを同一視野で観測して、次のダイ・ボンディング位置の認識とボンド後の外観検査を効率よく実行する技術が開示されている。

日本特開平８−３１８４９号公報（特許文献４）には、先行するリードフレームの複数のダイ・ボンディング位置のずれを検出し、後続のリードフレームの送りに反映するダイ・ボンディング技術が開示されている。

日本特開２００３−２４３４５２号公報（特許文献５）には、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）とＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）基板等の接続で、あらかじめ小さめに作っておき、ＴＣＰを加熱して、ちょうどよい寸法になったときに、熱圧着する技術が開示されている。このとき、熱膨張の具合を2点間の距離を測定して、検出している。

日本特開２００２−２６１１１４号公報（特許文献６）または米国特許公開２００２−０１０４８７０号公報（特許文献７）には、基板の熱変位を基板の２点間距離を測定して、検出し、ワイヤ・ボンディング座標を補正する技術が開示されている。

日本特開昭６２−４７１４０号公報（特許文献８）には、チップ上の２点の設計距離と実測距離を比較して、熱変位を検出し、ワイヤ・ボンディング座標を補正する技術が開示されている。

特開２００４−１３４４４３号公報 特開２００４−２４１６０４号公報 米国特許公開２００４−０１５７３６８号公報 特開平８−３１８４９号公報 特開２００３−２４３４５２号公報 特開２００２−２６１１１４号公報 米国特許公開２００２−０１０４８７０号公報 特開昭６２−４７１４０号公報

近年、多くの半導体デバイスで採用されている配線基板を利用した半導体集積回路装置、すなわち、いわゆる基板品では、多くの場合、多層有機配線基板のデバイス搭載面上にマトリクス状にデバイス領域（単位デバイス領域）を設けて、各デバイス領域に半導体チップをたとえば階段状に積層（たとえば2層から16層）してダイ・ボンディングすることで、集積度を上げる方法が採用されている。

このため、ダイ・ボンディング装置には、高精度の位置認識・位置決め機能が要求される。

一方、このようなプロセスをスムースに進めるため、ダイ・ボンディング前の半導体チップの裏面には、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等の接着剤層が設けられており、たとえば、摂氏１５０度前後の加熱下でダイ・ボンディングが実行される。

しかし、本願発明者が検討したところによると、ダイ・ボンダの位置認識・位置決め精度がいくら向上しても、多層有機配線基板の熱膨張率は比較的大きいこと、および、基板自体のサイズが比較的大きい点を考慮すると、基板の熱膨張による位置ずれが主要な位置ずれの原因となる可能性があることが明らかとなった。

本願発明は、これらの課題を解決するためになされたものである。

本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願の一つの発明は、基板品のダイ・ボンディング工程において、回路基板上の2点の位置をモニタしながら、当該回路基板の半導体チップを取り付けるべき部分を加熱することで、所定の安定した温度領域に到達したこと（いわゆる「飽和」）を確認した後、当該半導体チップ取り付け位置に半導体チップをダイ・ボンディングする半導体集積回路装置の製造方法である。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、基板品のダイ・ボンディング工程において、回路基板上の2点の位置をモニタしながら、当該回路基板の半導体チップを取り付けるべき部分を加熱することで、所定の安定した温度領域に到達したことを確認した後、当該半導体チップ取り付け位置に半導体チップをダイ・ボンディングすることで、回路基板の熱膨張に起因する位置ずれを低減することができる。

本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの正面模式図である。 図１のダイ・ボンダの側面模式図である。 図１のダイ・ボンダの内部の上面模式図である。 図１のダイ・ボンダによるダイ・ボンディングの様子を示す要部斜視図である。 図１のダイ・ボンダによってダイ・ボンディング中の要部拡大上面図である。 図５のＹ−Ｙ’断面に対応する要部拡大断面図である。 図５のＸ−Ｘ’断面に対応する要部拡大断面図である。 本願の一実施の形態の半導体集積回路装置の製造方法のアウトラインを示すデバイス断面フロー図（1枚目チップ・ボンディング前）である。 本願の一実施の形態の半導体集積回路装置の製造方法のアウトラインを示すデバイス断面フロー図（1枚目チップ・ボンディング完）である。 本願の一実施の形態の半導体集積回路装置の製造方法のアウトラインを示すデバイス断面フロー図（ワイヤ・ボンディング完）である。 本願の一実施の形態の半導体集積回路装置の製造方法のアウトラインを示すデバイス断面フロー図（レジン封止完）である。 本願の一実施の形態の半導体集積回路装置の製造方法の要部を説明するための説明図である。 本願の一実施の形態の半導体集積回路装置の製造方法における回路基板の単位デバイス領域のレイアウトを示す上面図である。 本願の一実施の形態の半導体集積回路装置の製造方法において回路基板を過熱する際の熱膨張・収縮にちる2点間の距離の変動を示すデータ・プロット図である。 本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダのボンディング・ヘッド等のＹ方向位置によるＸ方向位置誤差を例示的に説明する機械起因誤差説明図である。 本願の一実施の形態の半導体集積回路装置の製造方法の要部プロセスの流れを示すプロセス・ブロック・フロー図である。 図１６のダイ・ボンディングの列ごとの手順を説明するための回路基板上面図である。 図１６のボンディング後の位置検査を説明するための回路基板上面図である。 図１６のデータ処理＆統計処理を説明するための回路基板上面図である。 修正された後のダイ・ボンディング後のチップ配列状況を示す回路基板上面図である。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ダイ・ボンディング装置内において、回路基板の第1の主面上に設けられた第1のデバイス領域を加熱する工程；
（ｂ）前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記回路基板の前記第1の主面上であって前記第1のデバイス領域内または、その近傍に設けられた第1および第2の位置基準点の位置を光学的にモニタすることにより、前記回路基板の前記第1のデバイス領域における熱膨張による変位が実質的に飽和したことを確認する工程；
（ｃ）前記工程（ｂ）の後、前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記第1のデバイス領域内に第1の半導体チップをボンディングする工程。

２．前記１項の半導体集積回路装置の製造方法において、前記第1の半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。

３．前記２項の半導体集積回路装置の製造方法において、前記接着剤層は、ＤＡＦである。

４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の半導体チップは、他の少なくとも一つの半導体チップを介してボンディングされる。

５．前記４項の半導体集積回路装置の製造方法において、前記第1の半導体チップおよび前記他の少なくとも一つの半導体チップは、階段状に積層される。

６．前記１から５項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｃ）における前記第1の半導体チップをボンディングする位置は、前記工程（ｂ）の結果に基づいて、定められる。

７．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ダイ・ボンディング装置内において、第1の回路基板の第1の主面上にマトリクス状に設けられた複数のデバイス領域のそれぞれに半導体チップを列ごとにボンディングする工程；
（ｂ）前記ダイ・ボンディング装置内において、ボンディングされた各々の半導体チップの位置を光学的に検出する工程；
（ｃ）前記ダイ・ボンディング装置内において、前記工程（ｂ）の結果に基づいて、行ごとにボンディングすべき位置を修正して、前記第1の回路基板とほぼ同一形状を有する第２の回路基板の第1の主面上にマトリクス状に設けられた複数のデバイス領域のそれぞれに半導体チップを列ごとにボンディングする工程。

８．前記７項の半導体集積回路装置の製造方法において、前記半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。

９．前記８項の半導体集積回路装置の製造方法において、前記接着剤層は、ＤＡＦである。

１０．前記７から９項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体チップは、他の少なくとも一つの半導体チップを介してボンディングされる。

１１．前記１０項の半導体集積回路装置の製造方法において、前記半導体チップおよび前記他の少なくとも一つの半導体チップは、階段状に積層される。

１２．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ダイ・ボンディング装置内において、第1の回路基板の第1の主面上に設けられた第1のデバイス領域を加熱する工程；
（ｂ）前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記第1の回路基板の前記第1の主面上であって前記第1のデバイス領域内または、その近傍に設けられた第1および第2の位置基準点の位置を光学的にモニタすることにより、前記第1の回路基板の前記第1のデバイス領域における熱膨張による変位が実質的に飽和したことを確認する工程；
（ｃ）前記工程（ｂ）の後、前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記第1のデバイス領域内に第1の半導体チップをボンディングする工程；
（ｄ）前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、ボンディングされた前記第1の半導体チップの位置を光学的に検出する工程；
（ｅ）前記ダイ・ボンディング装置内において、前記工程（ｄ）の結果に基づいてボンディングすべき位置を修正して、前記第1の回路基板とほぼ同一形状を有する第２の回路基板の第1の主面上に設けられた前記第1のデバイス領域とほぼ同一形状を有する第2のデバイス領域を加熱した状態で、前記第1の半導体チップとほぼ同一の形状を有する第2の半導体チップをボンディングする工程。

１３．前記１２項の半導体集積回路装置の製造方法において、前記第1および第2の半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。

１４．前記１３項の半導体集積回路装置の製造方法において、前記接着剤層は、ＤＡＦである。

１５．前記１２から１４項のいずれか一つの半導体集積回路装置の製造方法において、前記第1および第2の半導体チップのそれぞれは、他の少なくとも一つの半導体チップを介してボンディングされる。

１６．前記１５項の半導体集積回路装置の製造方法において、前記第1および第2の半導体チップのそれぞれは、前記他の少なくとも一つの半導体チップとともに、階段状に積層される。

１７．前記１２から１６項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｃ）における前記第1の半導体チップをボンディングする位置は、前記工程（ｂ）の結果に基づいて、定められる。

１８．前記１２から１７項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記ダイ・ボンディング装置内において、前記第２のデバイス領域を加熱した状態で、前記第2の回路基板の前記第1の主面上であって前記第２のデバイス領域内または、その近傍に設けられた第1および第2の位置基準点の位置を光学的にモニタすることにより、前記回路基板の前記第２のデバイス領域における熱膨張による変位が実質的に飽和したことを確認する工程。

１９．前記１２から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の回路基板には、前記第1のデバイス領域とほぼ同一の形状を有するデバイス領域がマトリクス状に設けられている。

２０．前記１２から１９項のいずれか一つの半導体集積回路装置の製造方法において、前記第２の回路基板には、前記第２のデバイス領域とほぼ同一の形状を有するデバイス領域がマトリクス状に設けられている。

〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

更に、本願において、「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）を中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。本願においては、個々のチップに分離される前のもののみでなく、ダイシング等により分離されて、ダイシングテープ等に貼り付けられているものも、チップの集合体として、「ウエハ」と呼ぶことがある。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。

なお、ダイ・ボンディングにおけるチップの剥離、すなわち、ピックアップ工程等の詳細については、本願発明者等による日本特願第２００８−２９９６４３号（日本出願日２００８年１１月２５日）、日本特願第２００８−１３７６３１号（日本出願日２００８年５月２７日）、日本特願第２００８−０９９９６５号（日本出願日２００８年４月８日）および、この対応米国特許公開２００８−０３１８３４６号公報（公開日２００８年１２月２５日）に詳しく記載されているので、本願では原則として、それらの部分の説明は特に必要である場合の外は繰り返さない。

１．本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの等の説明（主に図１から図７）
図１は、本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダ５１の正面模式図である。図２は、図１のダイ・ボンダの側面模式図である。図３は、図１のダイ・ボンダの内部の上面模式図である。

まず、図１から図３に基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの要部の概要を説明する。図1から図３に示すように、ダイ・ボンダ５１（ダイ剥離＆ボンディング装置）のハウジングは、下部基体５２、上部基体５４、それらを繋ぐ支柱５３等から構成されている。この下部基体５２上には、ウエハ・ホールダ用ＸＹテーブル５７が設けられており、その上には、ウエハ１（通常、すでに個々のチップに分割されている）を保持するウエハ・ホールダ５８が載置されている。

一方、上部基体５４の下面には、ダイ・ボンディング・ヘッド用ＸＹテーブル６１およびボンディング・ヘッド光学系用ＸＹテーブル６３が設けられており、ダイ・ボンディング・ヘッド６２およびダイ・ボンディング・ヘッド光学系６４がそれぞれ設置されている。また、ダイ・ボンディング・ヘッド６２の下端には、チップ２（図４）を真空吸着等するための吸着コレット５９（チップ保持具）が設けられている。また、同様に、上部基体５４の下面には、ウエハ・ピックアップ光学系用ＸＹテーブル９３が設けられており、ウエハ・ピックアップ光学系９４が設置されている。

更に、下部基体５２の上面後部には、その全幅を横断するように、回路基板３を搬送するための一対の基板搬送路５６が設けられており、それらの間には、ダイ・ボンディングを実行するためのダイ・ボンディング・ステージ６５が設けられている。

次に、図３に基づいて、このダイ・ボンディング・ステージ６５およびウエハ・ホールダ５８の周辺を説明する。図３に示すように、ウエハ・ホールダ５８上には、個々のチップ領域に分割されたウエハ１がダイシング・テープ６６を介して、ウエハ保持フレーム６７に固定されている。ここで、ウエハ１は、ダイシング・テープ６６を介して、ウエハ・ホールダ５８上に真空吸着されている。処理対象である回路基板３は、基板搬送路５６上を基板フィーダ７１によって、スライド移動するようになっている。この基板フィーダ７１は、フィーダ・アーム７２およびその先に設けられた回路基板３を保持するための基板送り爪７３を有している。また、ダイ・ボンディング・ステージ６５の近傍には、陽炎を防止するために、たとえば常温の空気を噴出する陽炎防止ブロー・ノズル６８及び、帯電防止用のイオン・ブロー・ノズル６９が設けられている。

次に、図４に基づいて、回路基板３上へのダイ・ボンディングの概要を説明する。図４に示すように、ウエハ・ピックアップ光学系９４がピックアップすべきチップ２を認識し、その認識結果に従って、ダイ・ボンディング・ヘッド６２の先端のコレット５９が、目的とするチップ２をピックアップして、ダイ・ボンディングすべき回路基板３の上面３ａ（第1主面）の所定の位置に移動し、ダイ・ボンディングを実行する。基板品の場合、通常、回路基板３が矢印の方向に移動する場合、マトリクス状に右側の列から順次、ダイ・ボンディングを実行することとなる。

このときのダイ・ボンディング・ステージ６５と回路基板３等との関係を図５から図７に基づいて説明する。図５は、図１のダイ・ボンダによってダイ・ボンディング中の要部拡大上面図である。図６は、図５のＹ−Ｙ’断面に対応する要部拡大断面図である。図７は、図５のＸ−Ｘ’断面に対応する要部拡大断面図である。回路基板３は、通常、そのデバイス面３ａ（第1主面）を上に向けた状態で、基板送り爪７３によって、基板搬送路５６上を左側から右側へスライド移動する。回路基板３の上面３ａには、マトリクス状に多数の（単位）デバイス領域４が設けられており、たとえば、４個からなる列を形成している。ダイ・ボンディング・ステージ６５の平面形状は、一般にほぼ矩形である。ダイ・ボンディング・ステージ６５の寸法を回路基板３と比較すると、幅は一般に狭く、長さは、ここでは、回路基板３より短いが、基板の品種によっては、回路基板３より長くなることがある。このボンディング・ステージ６５では、中央部のみに真空吸着孔７４が形成されており、この真空吸着孔７４の周辺が実際にダイ・ボンディングを実行するダイ・ボンディング・ステージ中央部６５ａとなっている。

次に、ダイ・ボンディング・ステージ中央部６５ａ周辺の構造を、図６および図７に基づいて説明する。図６および図７に示すように、ダイ・ボンディング・ステージ中央部６５ａの内部には、複数の真空吸着孔７４と連結された真空供給管７５が設けられている。これらによって、ダイ・ボンディング・ステージ中央部６５ａにおいて、回路基板３の第２主面（裏面）３ｂが強く真空吸着されて、所定の温度に加熱される（加熱は通常、図８に示すように、ダイ・ボンディング・ステージ中央部６５ａの下面に設けられたヒート・ブロック７６による）。

２．本願の一実施の形態の半導体集積回路装置の製造方法における組立工程のアウトラインの説明（主に図８から図１１）
ここでは、図８から図１１に基づいて、ダイ・ボンディング工程を含む組立工程の要部の概要を説明する。まず、図８に示すように、ヒート・ブロック７６によって、たとえば摂氏１５０度程度に加熱されたダイ・ボンディング・ステージ中央部６５ａの上面に回路基板３の裏面３ｂを真空吸着した状態で、下面に接着剤層５、すなわち、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）が保持された半導体チップ２のデバイス面をコレット５９により吸着して、目的とするデバイス領域４内の所定のボンディング・サイドに向けて降下する。回路基板３の第1主面（デバイス面）３ａには、必要に応じて複数の外部リード６が設けられている。また、半導体チップ２のデバイス面には、たとえばアルミニウム系のボンディング・パッド７が設けられている。

次に、図９に示すように、半導体チップ２が着地して、コレット５９によりボンディング荷重が印加され、熱圧着ボンディングが実行される。

次に、図１０に示すように、順次、４枚（枚数は一例である）の半導体チップ２が階段状にダイ・ボンディングされる（ここまでは、ダイ・ボンダ５１のダイ・ボンディング・ステージ中央部６５ａ上で行われる）。続いて、ワイヤ・ボンダのワイヤ・ボンディング・ステージ８１上に移送され、そこで、ボンディング・パッド７と外部リード６間を、たとえば金系のボンディング・ワイヤ８でワイヤ・ボンディングが実行される。この後、必要があれば、先に使用したダイ・ボンディング装置またはその他のダイ・ボンディング装置により、先と同様に、ダイ・ボンディングを実行して、続けて、先に使用したワイヤ・ボンディング装置またはその他のワイヤ・ボンディング装置により、先と同様に、ワイヤ・ボンディング等を繰り返してもよい。ここでは、図１０の状態から、封止に移る場合を例示する。

必要なダイ・ボンディング及びワイヤ・ボンディングが完了すると、図１１に示すように、レジン封止装置において、レジン封止が行われ、レジン封止部９が形成される。この後、（単位）デバイス領域４は、回路基板本体３から分離される。

３．本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細説明（主に図１、図５および図１２から図２０）
このセクションでは、セクション２で説明した組立工程の要部の内、ダイ・ボンディング工程を、セクション1で説明した部分を参照しつつ、更に詳述する。

セクション２の図１１に示すものは、マイクロＳＤの例であるが、縦が２９．１ミリ・メートル程度、横が１９．２ミリ・メートル程度であり、階段状に積層すると、その積層枚数に比例してチップ配置誤差が累積する傾向がある。現在の積層枚数は、１６層程度の高度積層構造も普通になっており、ダイ・ボンディングの精度向上への要求はますます高まっている。このダイ・ボンディングの位置精度の向上への要請は、マイクロＳＤに限らず、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）等でも同様である。また、階段状積層に限らず、積層品一般に重要な課題となっている。

ここで、図１２に基づいて、本願発明者らによるダイ・ボンディングの位置精度に関する考察について説明する。図１２に示すように、基板品のダイ・ボンディングにおける位置精度は、大きく分けて、基板起因の誤差（「基板起因誤差」）と、ボンダ起因の誤差（「機械起因誤差」）に分類できる。この基板起因誤差の主因は、基板の熱膨張に起因しており、同一の種類の基板であっても個々の基板に固有の変動を持っており、ボンディング・サイトの位置にも依存しており、比較的に再現性が低い要素を含む。一方、機械起因誤差の方は、ダイ・ボンディング・ヘッド６２やダイ・ボンディング・ヘッド光学系（認識誤差を含む）のピッチング、ヨーイング等の機械的揺らぎ、または、癖に起因しており、比較的に位置に固定して現れる傾向がある。すなわち、機械起因誤差は、位置の関数としての平均誤差＋確率的揺らぎの和として表される。これに対して、基板起因誤差は、多くの確率的要素を含む多変数関数であり、統計的平均は、値補正という観点では、あまり意味を持たない。

従って、ダイ・ボンディングの後に、半導体チップ２のボンディング位置を検査して、理想位置からのずれベクトル分だけの補正値を補正テーブルに書き込み、後続のボンディング位置指令（ベクトル値）と補正値のベクトル和を実際のボンディング位置とする位置補正方式では、測定誤差自体が、統計的処理が意味を持たない基板起因誤差を含んでおり、有効な補正が困難である。また、加熱をしないなどにより、純粋な機械起因誤差を抽出できたとしても、確率的揺らぎを含んでおり、高精度の誤差補正はやはり困難である。

そこで、本願発明者らは、基板の熱膨張揺らぎの詳細な検討を実施した。図１３に示すように、図５等に示した配線基板の第1主面（デバイス面）３ａ上の各（単位）デバイス領域４のコーナ部分近傍には、基板上の位置を認識するための一対の基準点または基準パターン、すなわち第1の位置基準点１１ａ，第２の位置基準点１１ｂ（登録認識パターンを含む）がある。ここで、チップ２のコーナ部にあるパターンは、チップ位置検査用の一対の基準点または基準パターン、すなわち第1の位置基準点１２ａ，第２の位置基準点１２ｂ（登録認識パターンを含む）である。

ここで、図５の例で、正常動作時において、次の列を吸着加熱した際の第1の位置基準点１１ａおよび第２の位置基準点１１ｂ間の距離の時間変化を、初期温度における距離（「基準距離」）を基準として、プロット（実測２点間距離から基準距離を引いたもの）したものが、図１４である。図１４から明らかなように、吸着加熱開始後、1から２秒後には、立ち上がり期間を終えて、熱飽和域に入っていることがわかる。また、一度、熱飽和域に入ると、その後は、一部の特異値を除いて、距離の増加分（熱膨張揺らぎ）は、一定の正常区間内に収まっていることがわかる。従って、吸着加熱した際の距離の増加分（熱膨張揺らぎ）の時間推移をモニタし、距離の増加分（熱膨張揺らぎ）が統計的に正常区間内に収まっていることを確認した後に（陽炎等による特異値を統計的に排除する）、ダイ・ボンディングすれば、厄介な基板の熱膨張による位置誤差を有効に排除することができる。

また、このように熱膨張揺らぎの飽和を確認した後に、ダイ・ボンディングを実行して、そのダイ・ボンディング位置を検査して、ダイ・ボンディング位置ずれを補正するようにすれば、ダイ・ボンディングの位置精度誤差から基板起因誤差を排除して、機械起因誤差を抽出することができる。そして、先に説明したように、この機械起因誤差は、位置の関数としての平均誤差＋確率的揺らぎの和として表されるので、適当な平均を取ると等の統計的操作により、確率的揺らぎはゼロとなる。従って、位置の関数としての平均誤差は、位置ごとに確定した関数値として、表すことができる。

これを図５の配線基板３上のＹ軸方向の各点についての行方向（Ｘ軸方向）のサンプル数１０（たとえば５から２０程度の適当なサンプル数でよい）とする移動平均を、模式的にプロットしたものが、図１５である。しかし、実際の場面では、ある品種については、図１５に示した破線との交点、すなわち、各ボンディング点（格子点）のみの値がわかれば十分である。すなわち、各行について、各ボンディング点における理想位置（一点破線）を基準とする位置平均誤差（実線）の値が、当該ボンディング点の位置補正値となる。なお、ここでは、位置補正値等を簡単のためにスカラー値で説明したが、実際には、ＸＹ平面状のベクトル値である。また、必要に応じてチップの中心軸の周り（ＸＹ平面）の回転θを含めてもよい。

なお、このような行ごとの統計操作による位置補正は、熱膨張揺らぎの飽和を確認しない場合においても、有用である。特に、熱膨張揺らぎが比較的小さい場合、または、加熱せずにダイ・ボンディングを事項する場合等には、単独でもダイ・ボンディング誤差低減に有効である。

以下、図１、図５、図１３、および図１６から図２０に基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細のフローを説明する。

まず、図１７に示すように、配線基板３を搬送して、配線基板３の目的とするボンディング・サイト群１５、ここでは、ｉ列の下にダイ・ボンディング・ステージ中央部６５ａが来るように、配線基板３を吸着する。これで、最終的なボンディング温度に向けて加熱が開始する（図１６の基板搬送・加熱工程１０１）。

次に、ダイ・ボンディング・ヘッド光学系６４により、Ｉ行ｉ列の（単位）デバイス領域４のコーナ部の配線基板上の第1の位置基準点１１ａおよび配線基板上の第２の位置基準点１１ｂを認識し、２点間の距離をモニタする（図１６の登録パターン認識工程１０２）。このモニタによって、２点間の距離が一部の特異点を除いて、正常区間（図１３）すなわち、飽和領域にあることを確認する（図１６の２点間距離測定・飽和確認工程１０３）。確認の結果がOKであれば、これら二つの工程等で熱膨張飽和確認工程１１１（図１３）を完了する。結果が否の場合は、確認の結果がOKになるまで、再試行を繰り返すか、所定時間待機した後に再試行する。続いて、先の第1の位置基準点１１ａおよび第２の位置基準点１１ｂの認識データ、ボンディング位置指令データ、及び、その時点のボンディング位置修正テーブルに基づいて、ダイ・ボンディング・ヘッド６２（図１）により、ダイ・ボンディングを実行する（図１６のダイ・ボンディング工程１０４）。次にダイ・ボンディング・ヘッド光学系６４により、Ｉ行ｉ列においてダイ・ボンディング後のチップ２の第1の位置基準点１２ａおよび第２の位置基準点１２ｂを認識して、ボンディングすべき位置とのずれを記憶する（図１６のボンディング後位置検査工程１０５）。次に、ＩＩ行ｉ列の（単位）デバイス領域４について、図１６の登録パターン認識工程１０２からボンディング後位置検査工程１０５を実行する（「単位ダイ・ボンディング工程」という）。その後、同様に、単位ダイ・ボンディング工程を繰り返して、ＩＶ行ｉ列の（単位）デバイス領域４についての単位ダイ・ボンディング工程が完了すると、真空吸引が解除され、基板フィーダ７１が駆動して、ｉｉ列の下にダイ・ボンディング・ステージ中央部６５ａが来るように、配線基板３を移動させる。ｉｉ列の下にダイ・ボンディング・ステージ中央部６５ａが来ている状態で、真空吸着が行われ（「列移動」という）、先と同様に、ｉｉ列の各（単位）デバイス領域４について、単位ダイ・ボンディング工程と列移動を繰り返し、最終的に図１８に示すように、ボンディング予定の全デバイス領域４について半導体チップのダイ・ボンディングを完了する。ダイ・ボンディングが完了した配線基板３はダイ・ボンダ５１から排出される（図１６の基板搬出工程１０６）。

続いて、同一品種（ダイボンディングが同一使用のもの）を処理する場合には、図１６に示すように、次の配線基板３について（「基板取替え」という）、基板搬送・加熱工程１０１から順次、先と同様に、単位ダイ・ボンディング工程と列移動を繰り返す。

ここで、たとえば、1枚目の配線基板３の処理完了から、２枚目の配線基板３の処理開始等の間に、ダイ・ボンディング位置ずれ補正（図１６のボンディング位置修正１１２）を実行することができる。具体的には、1枚目の配線基板３の処理完了時点の半導体チップ２の状態は、図１９のような様相を呈している。この位置データは、すでに取得され、データ集積および統計処理がなされている（図１６のデータ集積＆統計処理１０７）。この更新された位置補正データは位置補正テーブルに書き込まれる（図１６の位置補正テーブル変更工程１０８）。従って、この場合、２枚目の配線基板３のダイ・ボンディング工程１０４（図１６）は、この更新された位置補正テーブルに基づいて行われるので、図２０に示すように、ボンディングすべき位置からのずれが極めて小さいものとすることができる。

図１９において、統計処理として、たとえば、行Ｉ，ＩＩ，ＩＩＩ，ＩＶごとのサンプル列数をＮ（ここでは、Ｎ＝５）とする移動平均とすることができる。この場合、サンプル列数と配線基板３の総列数が一致しているので、処理上、好都合である。しかし、必ずしも、サンプル列数と配線基板３の総列数を一致させる必要はない。たとえば、サンプル列数は、５から２０程度の範囲で、処理の便宜を考慮して適宜選択または設定すればよい。たとえば、非常に長い配線基板３などの場合は、途中の列で図１６のボンディング位置修正工程１１２を実行してもよい。一般に、ボンディング位置修正工程１１２は、基板の品種変更の最初の数枚の処理が完了した時点で実施するのが好適である。また、この種の修正は自動で実施できるので、同一品種の処理であっても、基板取替えごとに実施してもよい。その場合は、経時変化要素を逐次除去することが可能である。また、所定の枚数または列数を処理した際に実施してもよい。

また、前記の実施の形態では、配線基板３の各列について、行ごとに、熱膨張飽和確認１１１（図１６）を実施しているが、たとえば、図１７のＩ行についてのみ実施するようにしてもよい。これは、図１４に示すように、列が変わるまでは真空吸着が継続されているので、一度、正常区間に入ったものは、その後も正常区間に入ったままであることが多いからである。しかし、前記の実施の形態のように全行について、熱膨張飽和確認１１１（図１６）を実施すると、配線基板３のそり等により、吸着状態が変化した場合等にも対応できるメリットがある。

更に、前記統計処理は移動平均に限らず、種々の統計処理が可能である。また、サンプリングについても、前記のように、全列のデータをサンプルするほか、抜き取り方式でサンプリングしてもよい。

なお、図１６に示すダイ・ボンディング・ステージ６５上で配線基板３が処理されている間、陽炎防止ブロー・ノズル６８から陽炎防止エアーを噴出させて、陽炎の発生を防止することが望ましい（光学系の認識誤差低減等に有効）。また、同じ期間中、配線基板３の帯電を防止するために、イオン・ブロー・ノズル６９からイオン化エアー等を供給することが望ましい。

４．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、配線基板のボンディング対象列近傍のみを吸着する形式のダイ・ボンダに例をとり具体的に説明したが、本願発明は、それに限定されるものではなく、配線基板を広い範囲で吸着する方式にも適用できることは言うまでもない。

１ ウエハ
２ チップ（第1の半導体チップ、第2の半導体チップ）
３ 配線基板（回路基板、第1の回路基板、第2の回路基板）
３ａ 配線基板の第1主面（デバイス面）
３ｂ 配線基板の第２主面（裏面）
４ （単位）デバイス領域（第１のデバイス領域、第２のデバイス領域）
５ 接着剤層（ＤＡＦ）
６ 外部リード（ランド）
７ ボンディング・パッド
８ ボンディング・ワイヤ
９ 封止レジン（レジン封止部）
１１ａ 配線基板上の第1の位置基準点
１１ｂ 配線基板上の第２の位置基準点
１２ａ チップ上の第1の位置基準点
１２ｂ チップ上の第２の位置基準点
１５ 各列のボンディング・サイト群
１６ａ，１６ｂ，１６ｃ，１６ｄ 各行のボンディング・サイト群
５１ ダイ・ボンダ
５２ 下部基体
５３ 支柱
５４ 上部基体
５５ 搬送路支持体
５６ 基板搬送路
５７ ウエハ・ホールダ用ＸＹテーブル
５８ ウエハ・ホールダ
５９ 吸着コレット
６１ ダイ・ボンディング・ヘッド用ＸＹテーブル
６２ ダイ・ボンディング・ヘッド
６３ ボンディング・ヘッド光学系用ＸＹテーブル
６４ ダイ・ボンディング・ヘッド光学系
６５ ダイ・ボンディング・ステージ
６５ａ ダイ・ボンディング・ステージ中央部
６６ ダイシング・テープ
６７ ウエハ保持フレーム
６８ 陽炎防止ブロー・ノズル
６９ イオン・ブロー・ノズル
７１ 基板フィーダ
７２ フィーダ・アーム
７３ 基板送り爪
７４ 真空吸着孔
７５ 真空供給管
７６ ヒート・ブロック
８１ ワイヤ・ボンディング・ステージ
９３ ウエハ・ピックアップ光学系用ＸＹテーブル
９４ ウエハ・ピックアップ光学系
１０１ 基板搬送（加熱）
１０２ 登録パターン認識
１０３ 認識2点間距離測定
１０４ ダイ・ボンディング
１０５ ボンディング後位置検査
１０６ 基板搬出
１０７ データ集積＆統計処理
１０８ 位置補正テーブル変更
１１１ 熱膨張飽和確認
１１２ ボンディング位置修正

Claims (5)

1. 以下の工程を含む半導体集積回路装置の製造方法：
   （ａ）ダイ・ボンディング装置内において、第１の回路基板の第１の主面上にマトリクス状に設けられた複数のデバイス領域のそれぞれに半導体チップを列ごとにボンディングする工程；
   （ｂ）前記ダイ・ボンディング装置内において、ボンディングされた各々の半導体チップの位置を光学的に検出する工程；
   （ｃ）前記ダイ・ボンディング装置内において、前記工程（ｂ）の結果に基づいて、行ごとにボンディングすべき位置を修正して、前記第１の回路基板とほぼ同一形状を有する第２の回路基板の第１の主面上にマトリクス状に設けられた複数のデバイス領域のそれぞれに半導体チップを列ごとにボンディングする工程。
2. 請求項１記載の半導体集積回路装置の製造方法において、前記半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。
3. 請求項２記載の半導体集積回路装置の製造方法において、前記接着剤層は、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）である。
4. 請求項１記載の半導体集積回路装置の製造方法において、前記半導体チップは、他の少なくとも一つの半導体チップを介してボンディングされる。
5. 請求項４記載の半導体集積回路装置の製造方法において、前記半導体チップおよび前記他の少なくとも一つの半導体チップは、階段状に積層される。

Images