JP4232511B2 - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP4232511B2
JP4232511B2 JP2003100285A JP2003100285A JP4232511B2 JP 4232511 B2 JP4232511 B2 JP 4232511B2 JP 2003100285 A JP2003100285 A JP 2003100285A JP 2003100285 A JP2003100285 A JP 2003100285A JP 4232511 B2 JP4232511 B2 JP 4232511B2
Authority
JP
Japan
Prior art keywords
semiconductor element
amount
island
deviation
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003100285A
Other languages
English (en)
Other versions
JP2004311569A (ja
Inventor
和伸 梅本
紀行 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003100285A priority Critical patent/JP4232511B2/ja
Publication of JP2004311569A publication Critical patent/JP2004311569A/ja
Application granted granted Critical
Publication of JP4232511B2 publication Critical patent/JP4232511B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Die Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体製造装置に関し、特に半導体素子をリードフレームや基板などの被搭載対象物上に搭載する半導体製造装置に関する。
【0002】
【従来の技術】
従来の半導体製造装置、例えばダイボンディング装置では、粘着シートに貼り付けられたウェハから分割された半導体素子(チップ)をボンディングアーム先端のコレットで吸着し、粘着シート上から剥がした後、あらかじめ搬送レール上に移載されたリードフレームのアイランドなどの半導体素子搭載部に搭載している。
【0003】
しかしながら、かかる従来の半導体製造装置においては、チップ搭載時の位置調整を、目視または顕微鏡で行っているため、半導体素子をリードフレームの搭載目標位置の中心に合わせることが困難であり、かつ調整が難しいという問題がある。
【0004】
このような問題に対処するため、半導体素子をリードフレーム搭載目標中心に合わせる調整を簡単にする方法として、搭載した半導体素子のずれ量を検出し、次に搭載する半導体素子の位置を補正するという手法がある(例えば、特許文献1参照)。
【0005】
図3はこのような従来の一例を示す半導体製造装置の主要ブロック構成図である。図3に示すように、従来の半導体製造装置(ダイボンダ)は、半導体素子(チップ)22が多数貼り付けられた粘着シート27を搭載するチップ供給ステージ21と、チップ22を吸着し、粘着シート27より剥がし取るコレット28と、チップ22を撮像する固定カメラ23Aと、この固定カメラ23Aのチップ画像によりコレット28が拾うべき位置とのずれ量を検出する認識部24Aと、このずれ量によりチップ供給ステージ21を移動させる位置を補正するステージ駆動部25と、リードフレーム29に形成され、かつチップ22を載置するためのアイランド30を撮像する固定カメラ23Bと、この固定カメラ23Bによるアイランド30の画像により搭載すべき位置とのずれ量を検出する認識部24Bと、チップ22を把んだコレット28を装着するとともに、アイランド30とコレット28との位置合わせをするために、認識部24Bによって認識したずれ量を加味して移動することの可能なボンディングヘッド26とを有している。
【0006】
次に、上述したダイボンダの機能,動作について説明する。まず初めに、ボンディングヘッド26はチップ供給ステージ21の真上に位置し、この状態で固定カメラ23Aによりチップ供給ステージ21上のチップ22を撮像する。ついで、固定カメラ23Aの画像より、認識部24Aは拾うべきチップ22の位置とコレット28の位置とのずれ量を認識し、このずれ量に応じた指令をステージ駆動部25に伝達する。これにより、チップ供給ステージ21は移動し、コレット28と拾うべきチップ22との位置とを一致させる。しかる後、ボンディングヘッド26のコレット28が下降し、チップ22を吸着する。
【0007】
次に、チップ22を吸着したコレット28が上昇し、粘着シート27よりチップ22を剥がし、リードフレーム29側に移動する。ついで、ボンディングヘッド26はリードフレーム29上で停止し、固定カメラ23Bがアイランド30を撮像する。この状態で、アイランド30の画像を取り込んだ認識部24Bは、アイランド30の位置とコレット28の位置とのずれを検出し、ボンディングヘッド26に対し、検出したずれの量だけ移動させ位置補正を行う。ついで、コレット28が下降し、把んでいるチップ22をリードフレーム29のアイランド30上に搭載する。
【0008】
このようにして搭載されたチップ22は、カメラ23Bにより認識され、先に検出しているアイランド30の位置データに基づいて、アイランド30の中心からのチップ22のずれ量を算出する。ついで、チップ22をコレット26により再度ピックアップしてリードフレーム29のアイランド30に搭載する際、先のずれ量をリードフレーム29の搬送位置ずれ量を考慮して、ボンディングヘッド26の移動量に補正値を加えてチップ22を最終的に搭載する。
【0009】
また、熱膨張などがあった場合、長期間の使用により生ずる半導体装置の受け渡し位置の経時変化を補正するボンディング装置も知られている(例えば、特許文献2参照)。
【0010】
【特許文献1】
特開平3−227029号公報(第2頁、第1図)
【特許文献2】
特開平4−206942号公報(第3頁、第1図,第2図)
【0011】
【発明が解決しようとする課題】
しかしながら、上述した従来のダイボンダにおいては、以下のような問題点がある。
【0012】
その第1の問題点は、最終的なずれ量を拡大してしまう可能性があることである。すなわち、その理由は、認識時の誤差や位置決め精度に起因する搭載ばらつきが存在するため、ばらつき量分だけ、逆にずれ量を拡大する方向に補正がかかってしまうこともあるためである。
【0013】
また、第2の問題点は、経時変化の影響を精度よく抑制するのが困難であるということである。その理由は、従来の手法では、直前の搭載結果を用いて補正計算をしているため、変化の傾向を認識することができない。すなわち、経時変化の影響を抑制するためには、補正計算頻度を高くする必要があり、時間がかかるためである。また、補正計算頻度を落として、時間短縮を図ると精度が劣化するという問題がある。
【0014】
また、第3の問題は、上述した特許文献2などにおけるボンディング装置にもみられるように、構造が複雑になり、固定カメラの台数を増やさなければならないという問題がある。
【0015】
本発明の目的は、半導体素子を基板などの搭載位置に搭載する際の位置精度を向上させるとともに、簡単な構造あるいは回路で安定させることのできる半導体装置を提供することにある。
【0016】
【課題を解決するための手段】
本発明は、半導体素子を被搭載対象に搭載する半導体製造装置において、前記被搭載対象に搭載した前記半導体素子と前記被搭載対象上の搭載目標位置とのずれ量を検出するずれ検出部と、前記ずれ検出部で検出した複数個のずれ量の値を統計処理し、前記半導体素子の位置補正計算にフィードバックする補正回路とを有する。
【0017】
【作用】
本発明においては、半導体素子を被搭載対象物に搭載し、搭載部を撮像して半導体素子と被搭載対象物上の搭載位置とのずれ量を検出部で検出する。ついで、このずれ量データを記録し、ずれ量の傾向を抽出する。さらに、検出部で抽出したずれ量傾向を補正回路の搭載位置補正計算にフィードバックすることにより、ばらつきの影響を取り除いた上でずれ量を抑制し、安定して搭載精度を向上させる。
【0018】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【0019】
図1は本発明の一実施の形態を示す半導体製造装置の主要ブロック構成図である。図1に示すように、本実施の形態は、半導体素子2を多数貼り付けた粘着シート7を搭載する半導体素子供給ステージ1と、この半導体素子2を吸着し、粘着シート7より剥がし取るコレット8と、半導体素子供給ステージ1上の半導体素子2を撮像する固定カメラ3Aと、この固定カメラ3Aの半導体素子画像によりコレット8が拾うべき位置とのずれ量(第1のずれ量)を検出する認識部4Aと、このずれ量により半導体素子供給ステージ1の移動量を制御するステージ駆動部5とを有する。
【0020】
更に、本実施の形態は、リードフレーム9上のアイランド10を撮像する固定カメラ3Bと、この固定カメラ3Bによるアイランド画像により搭載すべき位置を検出する認識部4Bと、前述したコレット8を装着するとともに、アイランド10と半導体素子2との位置合わせをするために、アイランド10上のずれ量(第2のずれ量)を加味して移動するボンディングヘッド6と、固定カメラ3Bによる搭載後の半導体チップ2とアイランド10の画像から相対ずれ量を検出するずれ検出部11と、この相対ずれ量のデータを保存し、所定の個数のデータ、すなわち複数個のずれ量データから回帰係数を求め、フィードバック(回帰)による偏差量を補正して半導体素子2を搭載した半導体素子供給ステージ1の移動量を制御するためのステージ駆動部5を再度制御する補正回路12とを有する。
【0021】
このずれ検出部11は、複数個のずれ量の値を統計処理したデータを補正回路12に供給する機能を備えており、また補正回路12は、時間の経過に伴う半導体素子2のずれ量の変化から位置ずれ傾向を算出し補正する手段を備えている。なお、これらのずれ検出部11と補正回路12は、ここでは、別のブロックとして分離しているが、一体に形成することもできる。
【0022】
この結果、上述した相対ずれ量は、第1のずれ量と第2のずれ量の差(合成)によって形成される。
【0023】
図2は図1における半導体素子の搭載ずれ量補正特性図である。図2に示すように、本実施の形態で解決しようとする問題は、前述したように、半導体製造装置において、半導体素子2の搭載位置を調整により精度よく搭載できる状態にした後も、時間の経過とともに熱膨張などの影響により搭載精度が徐々に劣化する傾向があるという課題への対処手法である。この搭載精度の劣化においては、ばらつきが拡大するというよりも、ばらつきの中心が徐々にオフセットしていくという傾向がある。本実施の形態では、このばらつき中心のオフセットを抑制すること、すなわち搭載精度は時間とともに劣化するが、そのずれ量の時間的変化に対処した搭載精度を安定して確保するものである。
【0024】
以下、かかるずれ量の時間変化に対し、図1に示す半導体製造装置の回路動作を詳細に説明する。
【0025】
まず、前述したように、第1の固定カメラ3Aで半導体素子供給ステージ1上の半導体素子2を撮像すると、第1の認識部4Aはこの撮像した半導体素子画像からピックアップする半導体素子2の位置とコレット8との相対ずれ量(第1のずれ量)を検出する。この結果、検出されたずれ量に応じた指令がステージ駆動部5に伝達されるので、半導体素子供給ステージ1は移動し、コレット8とピックアップすべき半導体素子2との位置を一致させる。しかる後、ボンディングヘッド6に装着されたコレット8が下降し、半導体素子2を吸着する。
【0026】
次に、コレット8が上昇し、粘着シート7より半導体素子2を剥がし、リードフレーム9側に移動する。このとき同時に、第2の固定カメラ3Bがアイランド10を撮像するので、第2の認識部4Bはアイランド10の位置を検出する。そして、ボンディングヘッド6は、第2の認識部4Bから指令されたずれ量に基づいて、位置補正を行う。次に、コレット8が下降し、半導体素子2をリードフレーム9のアイランド10上に搭載する。
【0027】
例えば、搭載する位置がアイランド10の中心だとすると、第2の固定カメラ3Bで得られたアイランド画像からその中心位置が求まる。その求めた中心位置が通常ならば画面の中央にあるものが、多少右にずれていたりする状態が生ずる。ここでは、登載目標位置が基準位置からどれだけ離れているかをずれ量と呼んでいる。
【0028】
このようにして搭載された半導体素子2は、さらに第2の固定カメラ3Bで認識され、その結果、ずれ検出部11によりアイランド10の中心からの半導体素子2の第2のずれ量が算出される。この算出した第2のずれ量の値は、ずれ検出部11にデータとして保存される。ずれ検出部11は所定の回数のデータを保存した時点で補正回路12を駆動する。さらに、補正回路12は、半導体素子供給ステージ1を制御するために、ステージ駆動部5に対し、X軸方向およびY軸方向の両方向について、最小二乗法を用いた統計処理により、次の式で表わされる回帰モデルを算出する。
【0029】
第i回目の搭載ずれ量をyiとおき、回帰モデルを[yi=a×i+b]とすると、傾斜a,定数項bは
a={(Σyi)/n}−{b×(0.5×i+0.5)}
b=[Σ{i−(0.5×i+0.5)}{yi−(Σyi)/n}]/{0.25×Σ(i−1)2
と表わせるので、
第(i+1)回目の搭載ずれ量は、y(i+1)=a×(i+1)+b
と予測される。この予測されるずれ量分を位置補正時に、ステージ駆動部5に対し、フィードバックをかけることにより、搭載精度を安定させることができる。
【0030】
このように、フィードバックをかけることにより、ずれ量を抑制した後も継続して搭載後のずれ量を監視し、フィードバックをかける。このとき、傾向算出の計算には、以前の計算結果も加算して、傾きaと切片bを求める。
【0031】
上述した統計処理の他にも、各種の統計処理が可能であり、以下2〜3の統計処理について説明する。
【0032】
その1つの統計処理としては、保存したずれ量値の内、複数回の平均値を求め、平均ずれ量分を位置補正時にフィードバックをかける方法がある。この方法によれば、計算処理時間を短縮することができる。
【0033】
また、別の統計処理の例として、設定個数或いは設定時間以前に搭載した半導体素子のずれ量データを用いずに統計処理する方法もある。この方法によれば、ずれ量の傾向が途中で変わる場合にも追従可能にすることができる。
【0034】
また、計算を行うタイミングの一例として、ずれ量が予め設定された値を超えた場合、上記の統計処理によりずれ量の傾向を算出し、フィードバックをかける方法もある。
【0035】
さらに、計算を行うタイミングの別の一例として、搭載個数が予め設定した個数を超える毎に、或いは予め設定した時間が経過する毎に、上記の方法によりずれ量の傾向を算出し、フィードバックをかける方法もある。
【0036】
以上は、各種の統計処理について説明したが、通常の統計処理を用い、搭載精度そのものを向上させる別の実施例もある。
【0037】
例えば、搭載精度を更に向上させる一実施例として、まずコレット8により半導体素子2を吸着保持した後に、第1の固定カメラ3A或いは別の画像入力手段で半導体素子2を認識し、位置補正する。このとき、半導体素子2もしくはコレット8の回転角度(θ回転の角度)補正も行う。ついで、アイランド10への搭載後のずれ量検出においても、X,Y軸方向のずれ量とあわせて、θ回転角度のずれ量も検出し、通常の統計処理を行った後に、位置補正計算のためのフィードバックをかける方法もある。
【0038】
さらに、ずれ量の検出方法は、搭載前の被搭載対象の搭載目標位置と搭載後の半導体素子の位置をそれぞれ認識してその差を求める方法や、被搭載対象上に半導体素子が搭載された状態の画像から、被搭載対象と半導体素子の相対位置関係を求めて、ずれ量とする方法などがある。
【0039】
【発明の効果】
以上説明したように、本発明の半導体装置は、半導体素子を搭載位置に搭載する際の目標位置とのずれ量を検出するずれ検出部と、そのずれ量の複数個の値を処理して半導体素子の位置補正にフィードバックする補正回路とを設けることにより、半導体素子を基板などの搭載位置に搭載する際の位置精度を向上させるとともに、簡単な構造あるいは回路で安定させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す半導体製造装置の主要ブロック構成図である。
【図2】図1における半導体素子の搭載ずれ量補正特性図である。
【図3】従来の一例を示す半導体製造装置の主要ブロック構成図である。
【符号の説明】
1 半導体素子供給ステージ
2 半導体素子
3A,3B カメラ
4A,4B 認識部
5 ステージ駆動部
6 ボンディングヘッド
7 粘着シート
8 コレット
9 リードフレーム
10 アイランド
11 ずれ検出部
12 補正回路

Claims (2)

  1. 半導体素子を被搭載対象に搭載する半導体製造装置において、前記被搭載対象に搭載した前記半導体素子と前記被搭載対象上の搭載目標位置とのずれ量を検出するずれ検出部と、前記ずれ検出部で検出したずれ量の値を統計処理し、前記半導体素子の位置補正計算にフィードバックする補正回路とを含み、
    前記ずれ検出部および前記補正回路は、搭載精度の時間的劣化に対し、回帰モデルを作成し、前記回帰モデルに沿ったずれ量の時間的変化を補正することを特徴とする半導体製造装置。
  2. 半導体素子を貼り付けた粘着シートを搭載する半導体素子供給ステージと、前記半導体素子を吸着し、前記粘着シートより剥がし取るコレットと、前記半導体素子供給ステージ上の前記半導体素子を撮像する第1の固定カメラと、前記第1の固定カメラが撮像した前記半導体素子の画像により前記コレットが拾うべき位置との第1のずれ量を検出する第1の認識部と、前記第1のずれ量により前記半導体素子供給ステージの移動量を制御するステージ駆動部と、前記半導体素子を前記コレットにより移動させた後に載置するリードフレーム上のアイランドを撮像する第2の固定カメラと、前記第2の固定カメラによる前記アイランド画像により搭載すべき位置を検出する第2の認識部と、前記コレットを装着したボンディングヘッドであって、前記アイランドと前記半導体素子との位置合わせをするために、前記第2の認識部の出力により、前記アイランド上の第2のずれ量を加味して移動するボンディングヘッドと、前記第2の固定カメラによる搭載後の前記半導体素子と前記アイランドの画像に基づいて処理したデータを前記第2の認識部より受信し、相対ずれ量を検出するずれ検出部と、前記相対ずれ量のデータを保存し、所定個数のデータから回帰係数を求め、フィードバックによる偏差量を補正し、前記半導体素子供給ステージの移動量を制御する前記ステージ駆動部を制御する補正回路とを有し、
    前記第2のずれ量は、前記アイランド上に搭載された前記半導体素子の前記アイランドの中心からのずれ量であって、前記第2の固定カメラで認識され、前記ずれ検出部により算出されるものであり、
    前記相対ずれ量は、前記第1のずれ量と前記第2のずれ量の差によって形成されるものであることを特徴とする半導体製造装置。
JP2003100285A 2003-04-03 2003-04-03 半導体製造装置 Expired - Fee Related JP4232511B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003100285A JP4232511B2 (ja) 2003-04-03 2003-04-03 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003100285A JP4232511B2 (ja) 2003-04-03 2003-04-03 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2004311569A JP2004311569A (ja) 2004-11-04
JP4232511B2 true JP4232511B2 (ja) 2009-03-04

Family

ID=33464471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003100285A Expired - Fee Related JP4232511B2 (ja) 2003-04-03 2003-04-03 半導体製造装置

Country Status (1)

Country Link
JP (1) JP4232511B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5362404B2 (ja) * 2009-03-25 2013-12-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5399221B2 (ja) * 2009-12-01 2014-01-29 キヤノンマシナリー株式会社 被供給物の供給方法。
TWI570823B (zh) * 2013-08-14 2017-02-11 新川股份有限公司 半導體製造裝置以及半導體裝置的製造方法
JP5647312B2 (ja) * 2013-09-04 2014-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP6470088B2 (ja) 2015-04-02 2019-02-13 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法
JP6411276B2 (ja) * 2015-04-24 2018-10-24 キヤノンマシナリー株式会社 ボンディングアームの異常検出方法及びボンディングアームの異常検出装置
TWI775198B (zh) * 2019-12-17 2022-08-21 日商新川股份有限公司 半導體裝置的製造裝置以及半導體裝置的製造方法

Also Published As

Publication number Publication date
JP2004311569A (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
JP4828298B2 (ja) 部品実装方法および部品実装装置
KR101923274B1 (ko) 다이 본더 및 본딩 방법
KR102616981B1 (ko) 본딩 장치 및 본딩 헤드의 이동량 보정 방법
JP4232511B2 (ja) 半導体製造装置
JP2007012914A (ja) 部品実装方法および表面実装機
JP4482598B2 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
JP4855347B2 (ja) 部品移載装置
JP2009016673A (ja) 部品の吸着位置補正方法および部品移載装置
JP4715557B2 (ja) 実装ヘッドの位置補正方法および電子部品実装装置
JP2006310480A (ja) 半導体装置の製造装置および製造方法
JP4715558B2 (ja) 電子部品の位置認識方法および電子部品実装装置
JP3617483B2 (ja) 電子部品実装方法
KR100718973B1 (ko) 반도체 칩 검사장치 및 검사방법
JP3445681B2 (ja) チップマウンタ
JP3482935B2 (ja) 電子部品搭載装置および電子部品搭載方法
WO2023188500A1 (ja) 位置合わせ装置、位置合わせ方法、ボンディング装置、ボンディング方法、および半導体装置製造方法
JP7451342B2 (ja) 基板作業装置
WO2022244086A1 (ja) 部品移載装置
JP5576219B2 (ja) ダイボンダおよびダイボンディング方法
JP7291586B2 (ja) ダイボンディング装置および半導体装置の製造方法
JPH09283403A (ja) 露光装置
JP3801055B2 (ja) ペレットボンディング方法および装置
JP2011023424A (ja) 電子部品の実装装置及び実装方法
CN115799141A (zh) 芯片贴装装置及半导体器件的制造方法
JP2004323205A (ja) 部品実装装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060317

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees