TWI550751B - Grain adapter and bonding method - Google Patents

Grain adapter and bonding method Download PDF

Info

Publication number
TWI550751B
TWI550751B TW101107887A TW101107887A TWI550751B TW I550751 B TWI550751 B TW I550751B TW 101107887 A TW101107887 A TW 101107887A TW 101107887 A TW101107887 A TW 101107887A TW I550751 B TWI550751 B TW I550751B
Authority
TW
Taiwan
Prior art keywords
die
head
chuck
platform
bonding method
Prior art date
Application number
TW101107887A
Other languages
English (en)
Other versions
TW201312674A (zh
Inventor
Hiroshi Maki
Masayuki Mochizuki
Yukio Tani
Takehito Mochizuki
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of TW201312674A publication Critical patent/TW201312674A/zh
Application granted granted Critical
Publication of TWI550751B publication Critical patent/TWI550751B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

晶粒接合器及接合方法
本發明是關於一種晶粒接合器及接合方法，尤其是關於可減低工時的晶粒接合器及接合方法。
在將晶粒(半導體晶片)裝載於配線基板或導線架等的被安裝構件(以下，在本案專利說明書中，稱為印刷基板)並裝配封裝體的工序一部分，有從晶圓拾取(吸附)晶粒之後接合於基板的晶粒接合工序。近年來，設置拾取晶粒之後並壓接於基板的2個頭，成為能製作企圖減低工時的晶粒接合器。做為這時候的晶粒接合，有以下(1)至(3)的方法。
(1)各個頭從晶圓依次地拾取晶粒，直接地晶粒接合(正式壓接)至基板等的工件。
(2)一方的頭從晶圓拾取晶粒，並暫時載置於預對準平台。另一方的頭吸附被載置於預對準平台的晶粒並晶粒接合(正式壓接)於工件(參照專利文獻1)。
(3)從晶圓拾取晶粒，並直接地暫時固定於第1平台的工件。移動暫時固定有晶粒的工件並移動至第2平台之後進行晶粒接合(正式壓接)(參照專利文獻2)。
(先前技術文獻) (專利文獻)
專利文獻1 日本特開2000-252303號公報
專利文獻2 日本特開2005-093838號公報
在上述的(1)的方法中，會影響到拾取與正式壓接(晶粒接合)的各個製程時間，使生產性會降低。又，因使用2個頭，因此，在以2個頭所生產的製品彼此間，安裝品質有變化，又不穩定。
還有，在(2)及(3)的方法中，因將晶粒暫時載置於另一平台，之後再進行搬運，因此有降低處理所導致的良品率之慮。又，因對於另一平台的搬運時的影響，因此也有降低良品率之慮。更進一步，成為需要2個平台，使裝置變大。又，工時也會增加。
本發明的第1目的，是鑒於上述問題，提供一種晶粒接合的品質穩定的晶粒接合器及晶粒接合方法。
又，本發明的第2目的，是晶粒接合器的小型化及減低製造成本。又，本發明的第3目的，是提供一種可減低晶粒接合的工時的晶粒接合器及晶粒接合方法。
本發明是為了達成上述目的，設置兩個頭，一方的頭是拾取晶粒並暫時固定於平台上的基板，另一方的頭是正式壓接被暫時固定的晶粒者。
又，另一方的頭是在正式壓接中一方的頭拾取下一晶 粒並暫時固定於平台上的基板者。
本發明的一種晶粒接合器，是具備：晶粒供應平台、及第1頭、及第2頭、以及控制裝置；該晶粒供應平台，是保持晶圓，該第1頭，是具有從上述晶圓拾取晶粒，並在附加平台上的被安裝對象物暫時固定上述晶粒的第1夾頭，該第2頭，是具有將暫時固定於上述附加平台的上述晶粒正式壓接於上述被安裝對象物的第2夾頭，上述控制裝置，是上述第2頭將上述晶粒正式壓接於上述被安裝對象物之期間，上述第1頭從上述晶粒供應平台拾取下一晶粒，做為第1項特徵。
在上述本發明的第1項特徵的晶粒接合器中，上述控制裝置，是上述第1頭將上述晶粒暫時固定於上述被安裝對象物之前，躲避上述第2頭，做為本發明之第2項特徵。
在上述本發明的第1項特徵或第2項特徵的晶粒接合器中，上述控制裝置，是將上述第1頭暫時固定的載重，做成比上述第2頭正式壓接的載重還要小，做為本發明之第3項特徵。
在上述本發明的第1項特徵至第3項特徵的任一晶粒接合器中，上述控制裝置，是將上述第1頭暫時固定的載重負荷時間，做成比上述第2頭正式壓接的載重負荷時間還要短，做為本發明之第4項特徵。
在上述本發明的第1項特徵至第4項特徵的任一晶粒接合器中，上述第1夾頭是具有第1加熱裝置，上述第2 夾頭是具有第2加熱裝置，上述控制裝置，是將上述第1加熱裝置的設定溫度做成比上述第2加熱裝置的設定溫度還要低，做為本發明之第5項特徵。
在上述本發明的第1項特徵至第5項特徵的任一晶粒接合器中，上述附加平台，是具有加熱上述附加平台上的上述被安裝對象物的第3加熱裝置，上述控制裝置，是將上述第3加熱裝置的設定溫度設定成與上述第1頭暫時固定上述晶粒時的溫度及上述第2頭正式壓接上述晶粒時的溫度相同，做為本發明之第6項特徵。
還有，本發明的一種晶粒接合方法，是具備具有第1夾頭的第1頭，及具有第2夾頭的第2頭，及控制裝置的晶粒接合器的晶粒接合方法，具備：第1步驟、及第2步驟、及第3步驟、以及第4步驟；該第1步驟，是上述第1頭從晶粒供應平台拾取晶粒，該第2步驟，是上述第2頭從附加平台上的被安裝對象物的晶粒壓接點之上方躲避，並將上述第1頭所拾取的上述晶粒暫時固定於上述晶粒壓接點，該第3步驟，是上述第2頭正式壓接上述暫時固定的晶粒並正式壓接於上述被安裝對象物的上述晶粒壓接點，該第4步驟，是在實行上述第3步驟中，上述第1頭從上述晶粒供應平台拾取另一晶粒，做為第7項特徵。
在上述本發明的第7項特徵的晶粒接合方法中，上述第1步驟，是包含從上游搬運上述被安裝對象物至上述附加平台的步驟，做為本發明之第8項特徵。
在上述本發明的第8項特徵的晶粒接合方法中，上述 第3步驟，是又在上述正式壓接之後，將該正式壓接的被安裝對象物搬運至下游，並從上述上游搬運下一被安裝對象物，做為本發明之第9項特徵。
在上述本發明的第7項特徵至第9項特徵中的任一晶粒接合方法中，重複從上述第2步驟至上述第4步驟，做為本發明之第10項特徵。
在上述本發明的第7項特徵至第10項特徵中的任一晶粒接合方法中，上述第2步驟與上述第3步驟的上述附加平台的加熱溫度為相同，做為本發明之第11項特徵。
在上述本發明的第7項特徵至第11項特徵中的任一晶粒接合方法中，上述第1夾頭的加熱溫度比上述第2夾頭的加熱溫度還要低，做為本發明之第12項特徵。
在上述本發明的第7項特徵至第12項特徵中的任一晶粒接合方法中，上述第2步驟的上述第1頭在上述暫時固定時的載重，是比上述第3步驟的上述第2頭在上述正式壓接時的載重還要小，做為本發明之第13項特徵。
在上述本發明的第7項特徵至第13項特徵中的任一晶粒接合方法中，上述第2步驟的上述第1頭在上述暫時固定時的載重負荷時間，是比上述第3步驟的上述第2頭在上述正式壓接時的載重負荷時間還要短，做為本發明之第14項特徵。
依照本發明，可實現一種品質穩定的晶粒接合器及晶 粒接合方法。
又，依照本發明，可實現一種小型化及可減低製造成本的晶粒接合器。
又，依照本發明，可提供一種可減低工時的晶粒接合器及晶粒接合方法。
以下使用圖式等來說明本發明的一實施形態。又，以下的說明是用來說明本發明的一實施形態者，並不是限制本案發明的範圍者。因此，熟習該項技術者可採用此些各要素或是全要素置換成與此均等者的實施形態，此些實施形態也包括於本案發明的範圍。
又，在本案專利說明書中，在各圖式的說明，在具有共通功能的構造要素賦予相同元件符號，儘可能地避免重複說明。
第1圖是本發明的晶粒接合器的一實施例的主要部分的概略側視圖。該晶粒接合器是將各種晶粒(半導體晶片)安裝於印刷基板的裝置。1是晶粒接合器本體，2是晶粒供應平台，3是預對準平台，4是用來進行晶粒接合作業的附加平台，6是晶粒，5是吸附晶粒6並暫時固定於印刷基板的夾頭，55是正式壓接被暫時固定的晶粒6的夾頭，7是半導體晶圓，8是載置支承半導體晶圓7的晶圓台，10是預對準平台3的預對準台，11是加熱預對準台10的加熱裝置，12是安裝晶粒6的被安裝構件的印刷基板， 13是附加平台4的附加台，61是預對準台10的上面，62是附加台13的上面，130是附加台13的上面的開口部，14是加熱附加台13的加熱裝置。又，夾頭5是設於下述的頭20，夾頭55是設於下述的頭20’。
在第1圖中，在晶粒供應平台2，例如，載置有多數晶粒6所集合的半導體晶圓(以下，稱為晶圓)7。晶圓7是以可按每一晶粒6分離拾取的方式被切割。
預對準平台3是具備預對準台10，及設於該預對準台10下方的加熱裝置11。又，附加平台4是具備：載置印刷基板12並覆蓋印刷基板12的周圍而且在上面形成有開口130的附加台13，及設置於該附加台13的加熱裝置14。印刷基板12，是藉由未予圖示之搬運機構從上游搬運於附加台13上，並完成晶粒6的安裝作業(晶粒接合)之後，被搬運至下游。
以下，針對於移載晶粒6並暫時固定的頭20及正式壓接的頭20’，使用第2圖加以說明。第2圖是本發明的晶粒接合器的一實施例的頭的概略側視圖。又，將晶粒6從晶粒供應平台2移載至預對準平台3並予以暫時固定的頭20，及正式壓接被暫時固定的晶粒6的頭20’，是同一機構，以下，針對於將晶粒6從晶粒供應平台2經由預對準平台3移載至附加平台4並暫時固定於印刷基板12的頭20加以說明，而針對於在附加平台4進行正式壓接晶粒6的頭20’，則省略了說明。但是，表示於括弧內的符號，是表示頭20’的構成要素。
16是頭20(20’)的頭支承部，17是在頭支承部16從其上部朝外方向延伸的感測器支承部，18是導件，21是軌道，22是滑動構件，23(23’)是昇降驅動部(定子及動子)，24是球形襯套，25是接觸片，26是壓縮彈簧，27(27’)是觸摸式感測器，28是接觸端。
頭支承部16，是沿著朝向上下方向所配置的導件18進行昇降。導件18是具備軌道21及滑動自如地被支承於該軌道21的滑動構件22。又，在導件18設有頭20的例如線性馬達等的昇降驅動部23。
又，在頭支承部16的下部大約垂直地設有球形襯套24，而夾頭5(55)大約垂直地昇降自如地被支承於該球形襯套24。又，在夾頭5的大約中間位置，水平地安裝有接觸片25。在該接觸片25的上面與感測器支承部17的下面之間，設有壓縮彈簧26，而藉由該壓縮彈簧26經由接觸片25，使夾頭5朝下方被彈推。
觸摸式感測器27(27’)，是貫通感測器支承部17被安裝的檢測器。在觸摸式感測器27的下端設有接觸端28。又，在夾頭5的下端接觸於其他構件而未上昇的狀態下，在接觸端28的下端與接觸片25的上面之間，形成有些微的間隙。
以下，針對於控制頭20(20’)的昇降等的動作的控制裝置，依據第3圖來說明。第3圖是表示本發明的晶粒接合器的一實施例的控制裝置之構造的方塊圖。
30是控制昇降驅動部23的昇降等的動作的控制裝置 ，31是監控器，32是CPU(Central Processing Unit),33是RAM(Random Access Memory)，34是ROM(Read Only Memory)。
在該控制裝置30，經由介面(未予圖示)連接有昇降驅動部23與23’、觸摸式感測器27與27’、及具備作為顯示裝置的觸摸式面板的監控器31等。
在控制裝置30，設有CPU32、RAM33及ROM34，CPU32是輸入來自觸摸式感測器27與27’的信號之同時，依據事先被存儲於RAM33的昇降行程的資料及被存儲於ROM34的控制程式來控制昇降驅動部23，而且依據未予圖示之溫度感測器等的檢測值來控制預對準台10的加熱裝置11及附加台13的加熱裝置14並控制預對準台10及附加台13的溫度。
又，在RAM33，是存儲有例如監控器31的觸摸式面板操作等的藉由作業人員所導致的操作事先所設定的夾頭5或55的下降行程的修正(校準)的間隔及次數，亦即，存儲有修正下降行程的間隔及修正的次數。
藉由第4A圖至第4C圖，來說明本發明的晶粒接合器及晶粒接合方法的一實施例。第4A圖至第4C圖，是表示用來說明本發明的晶粒接合器及晶粒接合方法的一實施例的晶粒接合器的主要部分的概略側視圖。第4A圖至第4C圖是除了本發明的晶粒接合器的一實施例的說明所不需要的構成要素之外進行記載。還有，在第4A圖至第4C圖的實施例中，與第1圖的實施例不同，頭20的夾頭5，是將 從晶粒供應領域2所拾取的晶粒6直接暫時固定於附加平台4的印刷基板12上。因此，沒有預對準平台3。又，為了區別在第4A圖至第4C圖的晶粒6是相同晶粒或不同晶粒，附加後標(suffix)。例如，晶粒6-0、晶粒6-1。
在第4A圖至第4C圖中，第4A圖是針對於1機種的基板開始晶粒接合的狀態。亦即，印刷基板12從上游藉由未予圖示之搬運機構被搬運至附加平台4，這時候，頭20’的夾頭55是位於印刷基板12的上方。在印刷基板12被搬運至附加平台4之期間，頭20的夾頭5，是移動至晶粒供應平台2，並拾取晶粒6-0。
然後，如第4B圖所示地，夾頭55是從印刷基板12上的晶粒壓接點之上方躲避。又，在晶粒壓接點之上方，正在拾取晶粒6-1的夾頭5會移動，並將晶粒6-0暫時固定於印刷基板12上的晶粒壓接點。躲避的距離，是夾頭55的頭20’與夾頭5的頭20未接觸的距離。
之後，如第4C圖所示地，完成晶粒6-0的暫時固定的夾頭5，是移動至晶粒供應平台2，並拾取另一晶粒6-1。在頭20的夾頭5拾取另一晶粒6-1之期間，頭20’的夾頭55，是將方才暫時固定的晶粒6-0壓住在同一平台上，進行正式壓接。結束正式壓接之後，頭20’的夾頭55是移動至附加平台4的上方，而安裝有晶粒6-0的印刷基板12，是藉由未予圖示之搬運機構，被搬運至下游之同時，下一印刷基板從上游被搬運至附加平台4。
以下，交互地重複第4B圖與第4C圖，在印刷基板 12安裝晶粒6。
藉由第5A圖至第5C圖，來說明本發明的晶粒接合器及晶粒接合方法的其他實施例。第5A圖至第5C圖，是為了說明本發明的晶粒接合器及晶粒接合方法的一實施例，而表示晶粒接合器的主要部分的概略側視圖。第5A圖至第5C圖是除了本發明的晶粒接合器的一實施例的說明所不需要的構成要素之外進行記載。還有，在第5A圖至第5C圖的實施例中，與第4A圖至第4C圖的實施例不同，安裝線具備2通路，2個頭20及20’，是將晶粒交互地安裝於各別被搬運至2通路的印刷基板者。在此，12是被搬運至第1通路上的印刷基板，42是被搬運至第2通路上的印刷基板。還有，4是第1通路的附加平台，44是第2通路的附加平台。
在第5A圖至第5C圖中，藉由在第4A圖至第4C圖所說明的工序程序把晶粒6-0安裝於印刷基板12。但是，在第4C圖中，結束正式壓接後的夾頭55，是移動在附加平台44上。然後，如第5A圖所示地，印刷基板42從上游藉由未予圖示之搬運機構已被搬運至附加平台44(或是，事先被搬運而在待機中)。
然後，如第5B圖所示地，夾頭55從印刷基板42上的晶粒壓接點之上方躲避。又，在晶粒壓接點之上方，正在拾取晶粒6-1的夾頭5會移動，並將晶粒6-1暫時固定於印刷基板42上的晶粒壓接點。
之後，如第5C圖所示地，完成晶粒6-1的暫時固定 的夾頭5，是移動至晶粒供應平台2，並拾取另一晶粒6-2。在頭20的夾頭5拾取另一晶粒6-2之期間，頭20’的夾頭55，是從上方壓住方才被暫時固定於印刷基板42的晶粒6-1，進行正式壓接。結束正式壓接之後，頭20’的夾頭55是移動至附加平台4的上方，而安裝有晶粒6-1的印刷基板12，是藉由未予圖示之搬運機構，被搬運至下游之同時，下一印刷基板從上游被搬運至附加平台44。
以下，交互地重複第4B圖與第4C圖的工序次序及第5B圖與第5C圖的工序次序，在印刷基板12及印刷基板42安裝晶粒6。
又，例如，暫時固定的頭的載重(Light Place Load)是0.5~2[N](載重負荷時間(Short Place Time)：0.1~0.5[s])，正式壓接的頭的載重(Heavy Place Load)是1~70[N](載重負荷時間(Heavy Place Time)：0.5[s]以上)。
依照上述的實施例，各別以其他的頭進行拾取與正式壓接。亦即，以同一頭實行同一作業。所以，可做並聯處理，不會影響到處理時間，使安裝品質穩定，並使生產性不會降低。
還有，因暫時固定用的平台成為不需要，因此1個加熱平台就可以，可減低裝置成本，裝置的小型化，及製造工時。
又，因可減低處理次數，因此可防止降低處理所導致的良品率。
例如，生產機種為NAND等之薄型層積製品時，則以 拾取(剝離)及熱壓接所導致的晶粒接合，各別需要1[s]程度的製程時間。在本發明，成為可並聯處理各別工序(拾取及熱壓接)。
在本發明，使2個夾頭5及55擔任不同的任務。但是，在上述的第1圖至第3圖，第4A圖至第4C圖，及第5A圖至第5C圖的實施例中，使用於拾取與暫時固定的夾頭5及使用於正式壓接的夾頭55，是使用同一形狀、同一尺寸的夾頭。還有，同一地設定預對準平台3，附加平台4，夾頭5及夾頭55的溫度等的設定條件。
但是，做為本發明的另一實施例，例如，如第6圖所示地，使用暫時固定用的夾頭5與正式壓接用的夾頭55，也可以將作業條件做成不同。
第6圖是表示本發明的晶粒接合器的一實施例的設定條件的圖表。第6圖是針對於設定對象，將暫時固定用的夾頭5與正式壓接用的夾頭55的設定條件設定成不相同。
在第6圖中，附加台13的加熱溫度，是在夾頭5所導致的暫時固定時與正式壓接時做成同一設定。但是，將夾頭的加熱溫度，夾頭的載重，夾頭的載重負荷時間，都設定成正式壓接用的夾頭55比暫時固定用的夾頭5還要大。
結果，在暫時固定時，以在正式壓接時所必需的溫度還低的溫度就可進行晶粒接合之故，因而成為容易地確保熱影響所導致的接合位置的精度。又，藉由相同理由，可 防止印刷基板的熱變形。還有，來自夾頭側的加熱，是因未經由印刷基板，因此熱效率(熱傳導)良好，成為可提昇晶粒壓接的品質。
如第6圖所示地，針對於在夾頭5及55設置加熱裝置75及76，是周知技術之故，因而省略了說明。還有，控制夾頭5及55的加熱裝置75及76，是在第3圖的控制裝置中，另外如第7圖所示地可將加熱裝置75及76連接於控制裝置30。
更進一步，將拾取及暫時固定用的夾頭5與正式壓接用的夾頭55，配合此些用途做成不同的形狀尺寸的夾頭也可以。結果，成為可更提昇晶粒接合的品質。
在上述的實施例中，藉由具中間平台(預對準台)的晶粒接合器，及直接接合方式晶粒接合器來說明本發明。但是，本發明的晶粒接合器及晶粒接合方法，是除了上述晶粒接合器以外，可廣泛地適用於覆晶接合器等，熱壓接晶粒接合器，超音波熱共用晶粒接合器。
1‧‧‧晶粒接合器本體
2‧‧‧晶粒供應平台
3‧‧‧預對準平台
4、44‧‧‧附加平台
5、55‧‧‧夾頭
6‧‧‧晶粒
7‧‧‧半導體晶圓(晶圓)
8‧‧‧晶圓台
10‧‧‧預對準台
11‧‧‧加熱裝置
12、42‧‧‧印刷基板
13‧‧‧附加台
14‧‧‧加熱裝置
16‧‧‧頭支承部
17‧‧‧感測器支承部
18‧‧‧導件
20、20’‧‧‧頭
21‧‧‧軌道
22‧‧‧滑動構件
23、23’‧‧‧昇降驅動部
24‧‧‧球形襯套
25‧‧‧接觸片
26‧‧‧壓縮彈簧
27、27’‧‧‧觸摸式感測器
28‧‧‧接觸端
30‧‧‧控制裝置
31‧‧‧監控器
32‧‧‧CPU
33‧‧‧RAM
34‧‧‧ROM
61、62‧‧‧上面
130‧‧‧開口部
75、76‧‧‧夾頭加熱裝置
第1圖是本發明的晶粒接合器的一實施例的主要部分的概略側視圖。
第2圖是本發明的晶粒接合器的一實施例的頭的概略側視圖。
第3圖是表示本發明的晶粒接合器的一實施例的控制裝置之構造的方塊圖。
第4A圖是表示用來說明本發明的晶粒接合器及晶粒接合方法的一實施例的晶粒接合器的主要部分的概略側視圖。
第4B圖是表示用來說明本發明的晶粒接合器及晶粒接合方法的一實施例的晶粒接合器的主要部分的概略側視圖。
第4C圖是表示用來說明本發明的晶粒接合器及晶粒接合方法的一實施例的晶粒接合器的主要部分的概略側視圖。
第5A圖是表示用來說明本發明的晶粒接合器及晶粒接合方法的一實施例的晶粒接合器的主要部分的概略側視圖。
第5B圖是表示用來說明本發明的晶粒接合器及晶粒接合方法的一實施例的晶粒接合器的主要部分的概略側視圖。
第5C圖是表示用來說明本發明的晶粒接合器及晶粒接合方法的一實施例的晶粒接合器的主要部分的概略側視圖。
第6圖是表示本發明的晶粒接合器的一實施例的控制裝置之構造的方塊圖。
第7圖是表示本發明的晶粒接合器的一實施例的控制裝置之構造的方塊圖。
2‧‧‧晶粒供應平台
4‧‧‧附加平台
5、55‧‧‧夾頭
6‧‧‧晶粒
12‧‧‧印刷基板

Claims (14)

  1. 一種晶粒接合器，其特徵為：具備：晶粒供應平台、及附加平台、及第1頭、及第2頭、以及控制裝置；該晶粒供應平台，是保持晶圓，該附加平台，是使用在將1個晶粒暫時固定及正式壓接於被安裝對象物，該第1頭，是具有從上述晶圓拾取晶粒，並在上述附加平台上的被安裝對象物暫時固定上述晶粒的第1夾頭，該第2頭，是具有將前述所被暫時固定的上述晶粒，在上述附加平台上正式壓接於上述被安裝對象物的第2夾頭，上述暫時固定與正式壓接時的上述晶粒係位於上述附加平台的相同場所，上述控制裝置，是上述第2頭的上述第2夾頭將上述晶粒正式壓接於上述被安裝對象物之期間，上述第1頭的上述第1夾頭從上述晶粒供應平台拾取下一晶粒。
  2. 如申請專利範圍第1項所述的晶粒接合器，其中，上述控制裝置，是控制上述第1頭的上述第1夾頭將上述晶粒暫時固定於上述被安裝對象物之前，躲避上述第2頭。
  3. 如申請專利範圍第1項或第2項所述的晶粒接合器，其中，上述控制裝置，是將上述第1頭的上述第1夾頭暫時 固定的載重，做成比上述第2頭的上述第2夾頭正式壓接的載重還要小。
  4. 如申請專利範圍第1項或第2項所述的晶粒接合器，其中，上述控制裝置，是將上述第1頭的上述第1夾頭暫時固定的載重負荷時間，做成比上述第2頭的上述第2夾頭正式壓接的載重負荷時間還要短。
  5. 如申請專利範圍第1項或第2項所述的晶粒接合器，其中，上述第1夾頭是具有第1加熱裝置，上述第2夾頭是具有第2加熱裝置，上述控制裝置，是將上述第1加熱裝置的設定溫度做成比上述第2加熱裝置的設定溫度還要低。
  6. 如申請專利範圍第1項或第2項所述的晶粒接合器，其中，上述附加平台，是具有加熱上述附加平台上的上述被安裝對象物的第3加熱裝置，上述控制裝置，是將上述第3加熱裝置的設定溫度設定成與上述第1頭的上述第1夾頭暫時固定上述晶粒時的溫度及上述第2頭的上述第2夾頭正式壓接上述晶粒時的溫度相同。
  7. 一種晶粒接合方法，是具備具有第1夾頭的第1頭、及具有第2夾頭的第2頭、及附加平台、及控制裝置的晶粒接合器的晶粒接合方法，其特徵為：具備：第1步驟、及第2步驟、及第3步驟、以及第 4步驟；該第1步驟，是上述第1頭從晶粒供應平台拾取1個晶粒，該第2步驟，是上述第2頭從上述附加平台上的被安裝對象物的晶粒壓接點之上方躲避，並將上述第1頭的上述第1夾頭所拾取的上述1個晶粒暫時固定於上述晶粒壓接點，該第3步驟，是上述第2頭的上述第2夾頭在與上述第2步驟的上述附加平台相同的位置正式壓接上述所被暫時固定的上述1個晶粒，並正式壓接於上述被安裝對象物的上述晶粒壓接點，該第4步驟，是在實行上述第3步驟中，上述第1頭的上述第1夾頭從上述晶粒供應平台拾取另一晶粒。
  8. 如申請專利範圍第7項所述的晶粒接合方法，其中，上述第1步驟，是包含從上游搬運上述被安裝對象物至上述附加平台的步驟。
  9. 如申請專利範圍第8項所述的晶粒接合方法，其中，上述第3步驟，是又在上述正式壓接之後，將該被正式壓接的被安裝對象物搬運至下游，並從上述上游搬運下一被安裝對象物。
  10. 如申請專利範圍第7項至第9項中任一項所述的晶粒接合方法，其中， 重複從上述第2步驟至上述第4步驟。
  11. 如申請專利範圍第7項至第9項中任一項所述的晶粒接合方法，其中，上述第2步驟與上述第3步驟的上述附加平台的加熱溫度為相同。
  12. 如申請專利範圍第7項至第9項中任一項所述的晶粒接合方法，其中，上述第1夾頭的加熱溫度比上述第2夾頭的加熱溫度還要低。
  13. 如申請專利範圍第7項至第9項中任一項所述的晶粒接合方法，其中，上述第2步驟的上述第1頭的上述第1夾頭在上述暫時固定時的載重，是比上述第3步驟的上述第2頭的上述第2夾頭在上述正式壓接時的載重還要小。
  14. 如申請專利範圍第7項至第9項中任一項所述的晶粒接合方法，其中，上述第2步驟的上述第1頭的上述第1夾頭在上述暫時固定時的載重負荷時間，是比上述第3步驟的上述第2頭的上述第2夾頭在上述正式壓接時的載重負荷時間還要短。
TW101107887A 2011-09-15 2012-03-08 Grain adapter and bonding method TWI550751B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011202275A JP5865639B2 (ja) 2011-09-15 2011-09-15 ダイボンダ及びボンディング方法

Publications (2)

Publication Number Publication Date
TW201312674A TW201312674A (zh) 2013-03-16
TWI550751B true TWI550751B (zh) 2016-09-21

Family

ID=47879691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107887A TWI550751B (zh) 2011-09-15 2012-03-08 Grain adapter and bonding method

Country Status (5)

Country Link
US (1) US20130068826A1 (zh)
JP (1) JP5865639B2 (zh)
KR (1) KR101946067B1 (zh)
CN (1) CN103000550B (zh)
TW (1) TWI550751B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514489B (zh) * 2013-05-23 2015-12-21 Shinkawa Kk 電子零件安裝裝置以及電子零件的製造方法
TWI642133B (zh) * 2016-10-20 2018-11-21 矽品精密工業股份有限公司 電子構件之置放製程及其應用之承載治具
KR102395194B1 (ko) * 2017-06-21 2022-05-06 삼성전자주식회사 웨이퍼 본딩 장치 및 그 장치를 포함한 웨이퍼 본딩 시스템
JP7102113B2 (ja) * 2017-09-11 2022-07-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2023019189A (ja) 2021-07-28 2023-02-09 株式会社ディスコ チップ搬送装置及びダイボンダ
CN116190273B (zh) * 2023-03-01 2023-11-21 苏州联讯仪器股份有限公司 一种吸附式芯片搬运装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574873A (ja) * 1991-09-13 1993-03-26 Casio Comput Co Ltd 熱圧着方法およびその装置
TW200818344A (en) * 2006-10-05 2008-04-16 Advanced Semiconductor Eng Die bonder and die bonding method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571896B2 (zh) * 1973-04-06 1982-01-13
US5115545A (en) * 1989-03-28 1992-05-26 Matsushita Electric Industrial Co., Ltd. Apparatus for connecting semiconductor devices to wiring boards
US5397423A (en) * 1993-05-28 1995-03-14 Kulicke & Soffa Industries Multi-head die bonding system
JPH09307286A (ja) * 1996-05-14 1997-11-28 Tenryu Technic:Kk 電子部品実装装置およびその方法
JP2950821B1 (ja) * 1998-04-02 1999-09-20 三星電子株式会社 ダイボンディング装置
JP2000036501A (ja) * 1998-05-12 2000-02-02 Sharp Corp ダイボンド装置
JP2000100837A (ja) * 1998-09-17 2000-04-07 Miyagi Oki Denki Kk 半導体素子の実装装置
JP2000114319A (ja) * 1998-09-30 2000-04-21 Hitachi Chem Co Ltd 半導体装置の製造法
EP1030349B2 (de) * 1999-01-07 2013-12-11 Kulicke & Soffa Die Bonding GmbH Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
US6885522B1 (en) * 1999-05-28 2005-04-26 Fujitsu Limited Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation
JP2001127083A (ja) * 1999-10-29 2001-05-11 Mitsubishi Electric Corp 半導体実装装置
JP3636127B2 (ja) * 2001-10-12 2005-04-06 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
JP4425609B2 (ja) * 2003-02-19 2010-03-03 キヤノンマシナリー株式会社 チップマウント方法および装置
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3808465B2 (ja) * 2003-12-24 2006-08-09 エルピーダメモリ株式会社 マウント方法及び装置
JP5167779B2 (ja) * 2007-11-16 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010129588A (ja) * 2008-11-25 2010-06-10 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2011061073A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
KR20110037646A (ko) * 2009-10-07 2011-04-13 삼성전자주식회사 반도체 다이 본딩 장치
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
JP5989313B2 (ja) * 2011-09-15 2016-09-07 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574873A (ja) * 1991-09-13 1993-03-26 Casio Comput Co Ltd 熱圧着方法およびその装置
TW200818344A (en) * 2006-10-05 2008-04-16 Advanced Semiconductor Eng Die bonder and die bonding method thereof

Also Published As

Publication number Publication date
US20130068826A1 (en) 2013-03-21
KR101946067B1 (ko) 2019-02-08
KR20130029708A (ko) 2013-03-25
JP5865639B2 (ja) 2016-02-17
JP2013065629A (ja) 2013-04-11
TW201312674A (zh) 2013-03-16
CN103000550A (zh) 2013-03-27
CN103000550B (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
TWI550751B (zh) Grain adapter and bonding method
CN107359131B (zh) 芯片接合机以及接合方法
TWI619184B (zh) 確定和調整半導體元件接合相關平行度級別的系統和方法
JP6470054B2 (ja) ダイボンダおよびボンディング方法
TWI613738B (zh) 黏晶機及半導體裝置的製造方法
KR102281279B1 (ko) 칩 패키징 장치 및 그 방법
KR100639149B1 (ko) 반도체 칩 플립 어셈블리 및 이를 이용한 반도체 칩 본딩장치
TW201120978A (en) LED chip bonding apparatus
US10388555B2 (en) Bonding apparatus and bonding method
TW201732961A (zh) 黏晶裝置及半導體裝置的製造方法
KR20140086361A (ko) 다이 본딩 방법 및 장치
JP2013197146A (ja) 半導体装置の製造方法及び半導体製造装置
TWI480963B (zh) 用於傳送襯底進行鍵合的裝置
WO2009125520A1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング対象の位置認識方法ならびにボンディング対象の位置認識プログラムを記録した記録媒体
KR20190042419A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP6862015B2 (ja) 実装装置
CN107452641B (zh) 从晶圆上拾取裸芯的方法
JP4796610B2 (ja) 半導体集積回路装置の製造方法
JP5362404B2 (ja) 半導体集積回路装置の製造方法
TWI768337B (zh) 黏晶裝置及半導體裝置的製造方法
JP5516684B2 (ja) ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置
JP2020021891A (ja) 熱圧着装置及び熱圧着方法
JP2020021892A (ja) 熱圧着装置及び熱圧着方法
JP5647312B2 (ja) 半導体集積回路装置の製造方法
KR101543843B1 (ko) 다이 본딩 장치