CN103000550B - 芯片接合机以及接合方法 - Google Patents

芯片接合机以及接合方法 Download PDF

Info

Publication number
CN103000550B
CN103000550B CN201210061993.4A CN201210061993A CN103000550B CN 103000550 B CN103000550 B CN 103000550B CN 201210061993 A CN201210061993 A CN 201210061993A CN 103000550 B CN103000550 B CN 103000550B
Authority
CN
China
Prior art keywords
mentioned
chip
collet chuck
head
platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210061993.4A
Other languages
English (en)
Other versions
CN103000550A (zh
Inventor
牧浩
望月政幸
谷由贵夫
望月威人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science and Technology Ltd.
Original Assignee
Jie Jin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jie Jin Science And Technology Ltd filed Critical Jie Jin Science And Technology Ltd
Publication of CN103000550A publication Critical patent/CN103000550A/zh
Application granted granted Critical
Publication of CN103000550B publication Critical patent/CN103000550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

本发明提供质量稳定的芯片接合机以及芯片接合方法、小型化以及低制造成本的芯片接合机、以及能够降低芯片接合的工时的芯片接合机以及芯片接合方法。本发明设置两个头部，一个头部拾取芯片并将其临时安装在平台上的基板上，另一个头部对临时安装了的芯片进行正式压接。另外，在另一个头部进行正式压接期间，一个头部拾取下一个芯片并将其临时安装在平台上的基板上。

Description

芯片接合机以及接合方法
技术领域
本发明涉及芯片接合机以及接合方法，以及涉及能够降低工时的芯片接合机以及接合方法。
背景技术
在将芯片(半导体芯片)搭载于线路基板、引线框等被安装部件(以后，本说明书中称作印刷基板)而组装组件的工序的一部分中，有从晶片拾取(吸附)芯片并将其接合在基板上的芯片接合工序。近几年，制作了设置两个拾取芯片并将其压接在基板上的头部、并实现了工时的降低的芯片接合机。
作为这种情况下的芯片接合，已有以下(1)～(3)的方法。
(1)各个头部按顺序从晶片拾取芯片，保持该状态直接地向基板等工件进行芯片接合(正式压接)。
(2)一个头部从晶片拾取芯片，并暂时放置于校准平台。另一个头部对放置在校准平台上的芯片进行吸附并对工件进行芯片接合(正式压接)(参照专利文献1。)。
(3)从晶片拾取芯片，并将其直接地临时安装在第一平台的工件上。移动临时安装了芯片的工件并向第二平台移动而进行芯片接合(正式压接)(参照专利文献2。)。
现有技术文献
专利文献1：日本特开2000－252303号公报
专利文献2：日本特开2005－093838号公报
根据上述(1)的方法，对拾取与正式压接(芯片接合)各自的处理时间有影响，从而生产率下降。并且，由于使用两个头部，所以用两头部来生产的产品彼此的安装质量变化，不稳定。
并且，在(2)以及(3)的方法中，由于将芯片暂时放置于另外的平台，再次搬运，有由于操作引起成品率下降的忧虑。另外，由于向另外的平台搬运时的影响，也有成品率下降的忧虑。并且另外，需要两个平台，装置变大。另外，工时增加。
发明内容
本发明的第一目的在于，鉴于上述的问题，提供芯片接合质量稳定的芯片接合机以及芯片接合方法。
并且，本发明的第二目的为实现芯片接合机的小型化以及降低制造成本。并且，本发明的第三目的在于提供能够降低芯片接合的工时的芯片接合机以及芯片接合方法。
为了实现上述目的，本发明设置两个头部，一个头部拾取芯片并将其临时安装在平台上的基板上，另一个头部对临时安装了的芯片进行正式压接。
另外，在另一个头部进行正式压接期间，一个头部拾取下一个芯片并将其临时安装在平台上的基板上。
本发明的芯片接合机的第一特征在于，具备：芯片供给平台，其保持晶片；第一头部，其具有第一筒夹，该第一筒夹从上述晶片拾取芯片并将上述芯片临时安装在辅助平台上的被安装对象物上；第二头部，其具有第二筒夹，该第二筒夹将已临时安装在上述辅助平台上的上述芯片正式压接在上述被安装对象物上；以及控制装置，在上述第二头部将上述芯片正式压接在上述被安装对象物上的期间，上述控制装置使上述第一头部从上述芯片供给平台拾取下一个芯片。
根据上述本发明的第一特征的芯片接合机，本发明的第二特征在于，在上述第一头部将上述芯片临时安装在上述被安装对象物上之前，上述控制装置使上述第二头部退避。
根据上述本发明的第一特征或第二特征的芯片接合机，本发明的第三特征在于，上述控制装置使上述第一头部进行临时安装的负载比上述第二头部进行正式压接的负载小。
根据上述本发明的第一特征至第三特征中任一项的芯片接合机，本发明的第四特征在于，上述控制装置使上述第一头部进行临时安装的负载负荷时间比上述第二头部进行正式压接的负载负荷时间短。
根据上述本发明的第一特征至第四特征中任一项的芯片接合机，本发明的第五特征在于，上述第一筒夹具有第一加热装置，上述第二筒夹具有第二加热装置，上述控制装置使上述第一加热装置的设定温度比上述第二加热装置的设定温度低。
根据上述本发明的第一特征至第五特征中任一项的芯片接合机，本发明的第六特征在于，上述辅助平台具有对上述辅助平台上的上述被安装对象物进行加热的第三加热装置，上述控制装置将上述第三加热装置的设定温度设定为上述第一头部临时安装上述芯片时的温度与上述第二头部正式压接上述芯片时的温度相同。
并且，本发明的芯片接合方法为具备具有第一筒夹的第一头部、具有第二筒夹的第二头部以及控制装置的芯片接合机的芯片接合方法，第七特征在于，具备：第一步骤，在该步骤中，上述第一头部从芯片供给平台拾取芯片；第二步骤，在该步骤中，上述第二头部从辅助平台上的被安装对象物的芯片压接点的上方退避，并且上述第一头部将上述拾取了的上述芯片临时安装在上述芯片压接点；第三步骤，在该步骤中，上述第二头部对上述临时安装了的芯片进行正式压接，从而将其正式压接在上述被安装对象物的上述芯片压接点；以及第四步骤，在执行上述第三步骤中，上述第一头部从上述芯片供给平台拾取另外的芯片。
根据上述本发明的第七特征的芯片接合方法，本发明的第八特征在于，上述第一步骤包含将上述被安装对象物从上游搬运至上述辅助平台的步骤。
根据上述本发明的第八特征的芯片接合方法，本发明的第九特征在于，在上述第三步骤中，在上述正式压接后，进一步将该被正式压接了的被安装对象物搬运至下游，并从上述上游搬运下一个被安装对象物。
根据上述本发明的第七特征至第九特征中任一项的芯片接合方法，本发明的第十特征在于，反复进行上述第二步骤至上述第四步骤。
根据上述本发明的第七特征至第十特征中任一项的芯片接合方法，本发明的第十一特征在于，上述第二步骤与上述第三步骤的上述辅助平台的加热温度相同。
根据上述本发明的第七特征至第十一特征中任一项的芯片接合方法，本发明的第十二特征在于，上述第一筒夹的加热温度比上述第二筒夹的加热温度低。
根据上述本发明的第七特征至第十二特征中任一项的芯片接合方法，本发明的第十三特征在于，与上述第三步骤的上述第二头部进行上述正式压接时的负载相比，上述第二步骤的上述第一头部进行上述临时安装时的负载小。
根据上述本发明的第七特征至第十三特征中任一项的芯片接合方法，本发明的第十四特征在于，与上述第三步骤的上述第二头部进行上述正式压接时的负载负荷时间相比，上述第二步骤的上述第一头部进行上述临时安装时的负载负荷时间短。
本发明的效果如下。
根据本发明，能够实现质量稳定的芯片接合机以及芯片接合方法。
并且，根据本发明，能够实现小型化以及能降低制造成本的芯片接合机。
另外，根据本发明，能够提供可降低工时的芯片接合机以及芯片接合方法。
附图说明
图1是本发明的芯片接合机的一个实施例的主要部分的概略侧视图。
图2是本发明的芯片接合机的一个实施例的头部的概略侧视图。
图3是表示本发明的芯片接合机的一个实施例的控制装置的结构的方框图。
图4a是表示芯片接合机的主要部分的概略侧面的图，其用于说明本发明的芯片接合机以及芯片接合方法的一个实施例。
图4b是表示芯片接合机的主要部分的概略侧面的图，其用于说明本发明的芯片接合机以及芯片接合方法的一个实施例。
图4c是表示芯片接合机的主要部分的概略侧面的图，其用于说明本发明的芯片接合机以及芯片接合方法的一个实施例。
图5a是表示芯片接合机的主要部分的概略侧面的图，其用于说明本发明的芯片接合机以及芯片接合方法的一个实施例。
图5b是表示芯片接合机的主要部分的概略侧面的图，其用于说明本发明的芯片接合机以及芯片接合方法的一个实施例。
图5c是表示芯片接合机的主要部分的概略侧面的图，其用于说明本发明的芯片接合机以及芯片接合方法的一个实施例。
图6是表示本发明的芯片接合机的一个实施例的控制装置的结构的方框图。
图7是表示本发明的芯片接合机的一个实施例的控制装置的结构的方框图。
符号说明
1－芯片接合机主体，2－芯片供给平台，3－校准平台，4、44－辅助平台，5、55－筒夹，6－芯片，7－半导体晶片(晶片)，8－晶片工作台，10－校准工作台，11－加热装置，12、42－印刷基板，13－辅助工作台，14－加热装置，16－头部支撑部，17－传感器支撑部，18－导向件，20、20’－头部，21－导轨，22—滑动部件，23、23’—升降驱动部，24—球轴套，25—接触片，26—压缩弹簧，27、27’—接触式传感器，28—接触端，30—控制装置，31—监视器，32—CPU，33—RAM，34—ROM，61、62—上表面，130—开口部，75、76—筒夹加热装置。
具体实施方式
以下，使用附图等对本发明的一个实施方式进行说明。其中，以下的说明用于说明本发明的一个实施方式，并不限定本申请发明的范围。因此，若是本领域技术人员，则能够采用将这些各要素或者全部要素置换成与它们均等的要素的实施方式，这些实施方式也包含于本申请发明的范围。
其中，在本申请书中，在各图的说明中，对具有共同的功能的构成要素赋予相同的参考符号，尽可能避免说明的重复。
图1是本发明的芯片接合机的一个实施例的主要部分的概略侧视图。该芯片接合机是将各种芯片(半导体芯片)安装在印刷基板上的装置。1是芯片接合机主体，2是芯片供给平台，3是校准平台，4是用于芯片接合作业的辅助平台，6是芯片，5是吸附芯片6并将其临时安装在印刷基板上的筒夹，55是对临时安装了的芯片6进行正式压接的筒夹，7是半导体晶片，8是放置并支撑半导体晶片7的晶片工作台，10是校准平台3的校准工作台，11是加热校准工作台10的加热装置，12是作为安装芯片6的被安装部件的印刷基板，13是辅助平台4的辅助工作台，61是校准工作台10的上表面，62是辅助工作台13的上表面，130是辅助工作台13的上表面的开口部，14是对辅助工作台13进行加热的加热装置。其中，筒夹5设置于后述的头部20，筒夹55设置于后述的头部20’。
在图1中，在芯片供给平台2上放置有例如集合了多个芯片6的半导体晶片(以下，称作晶片)7。晶片7以分离成每个芯片6而能够拾取的方式被切片。
校准平台3具备校准工作台10、以及设置于该校准工作台10的下方的加热装置11。并且，辅助平台4具备辅助工作台13以及设置于该辅助工作台13的加热装置14，该辅助工作台13放置印刷基板12并包围印刷基板12的周围，并且在上表面形成有开口130。利用未图示的搬运机构将印刷基板12从上游搬运至辅助工作台13上，并在芯片6的安装作业(芯片接合)结束后，将印刷基板12向下游搬运。
以下，使用图2，对移载芯片6并将其临时安装的头部20以及进行正式压接的头部20’进行说明。图2是本发明的芯片接合机的一个实施例的头部的概略侧视图。其中，将芯片6从芯片供给平台2向校准平台3移载并将其临时安装的头部20、对临时安装了的芯片6进行正式压接的头部20’是相同的机构，以下，对将芯片6从芯片供给平台2经由校准平台3而移载至辅助平台4并将其临时安装在印刷基板12上的头部20进行说明，对于在辅助平台4上对芯片6进行正式压接的头部20’，省略说明。但是，括号内所示的符号表示头部20’所涉及的构成要素。
16是头部20(20’)的头部支撑部，17是在头部支撑部16上从其上部向外延伸的传感器支撑部，18是导向件，21是导轨，22是滑动部件，23(23’)是升降驱动部(固定元件以及可动元件)，24是球轴套，25是接触片，26是压缩弹簧，27(27’)是接触式传感器，28是接触端。
头部支撑部16沿配置于上下方向的导向件18升降。导向件18具备导轨21、以及可自由滑动地支撑于该导轨21的滑动部件22。并且，在导向件18上设有头部20的例如直线马达等升降驱动部23。
并且，在头部支撑部16的下部大致垂直地设有球轴套24，并在该球轴套24上以可大致垂直地自由升降的方式支撑有筒夹5(55)。并且，在筒夹5的大致中间位置，水平地安装有接触片25。在该接触片25的上表面与传感器支撑部17的下表面之间，设有压缩弹簧26，利用该压缩弹簧26并经由接触片25对筒夹5向下降方向进行加力。
接触式传感器27(27’)是贯通传感器支撑部17而安装的检测器。在接触式传感器27的下端设有接触端28。并且，在筒夹5的下端与其它部件接触而未上升的状态下，在接触端28的下端与接触片25的上表面之间形成有微小的间隙。
接下来，基于图3，对控制头部20(20’)的升降等动作的控制装置进行说明。图3是表示本发明的芯片接合机的一个实施例的控制装置的结构的方框图。
30是控制升降驱动部23的升降等动作的控制装置，31是监视器，32是CPU(CentralProcessing Unit)，33是RAM(Random Access Memory)，34是ROM(Read Only Memory)。
该控制装置30经由接口(未图示)连接有升降驱动部23与23’、接触式传感器27与27’、以及具备作为显示装置的接触式面板的监视器31等。
在控制装置30上设置CPU32、RAM33以及ROM34，CPU32输入来自接触式传感器27以及27’的信号，并且基于预先储存于RAM33中的升降行程的数据以及储存于ROM34中的控制程序对升降驱动部23进行控制，并且基于未图示的温度传感器等的检测值对校准工作台10的加热装置11以及辅助工作台13的加热装置14进行控制，来对校准工作台10以及辅助工作台13的温度进行控制。
并且，在RAM33中例如储存有如下数据：根据监视器31的接触式面板操作等的、基于作业者的操作而预先设定的、筒夹5或者55的下降行程的修正(校正)的间隔以及次数，即，修正下降行程的间隔以及修正的次数。
根据图4a～图4c，对本发明的芯片接合机以及芯片接合方法的一个实施例进行说明。图4a～图4c是表示芯片接合机的主要部分的概略侧面的图，它们用于说明本发明的芯片接合机以及芯片接合方法的一个实施例。图4a～图4c在本发明的芯片接合机的一个实施例的说明中不记载不需要的构成要素。另外，在图4a～图4c的实施例中，与图1的实施例不同，头部20的筒夹5将从芯片供给区域2拾取了的芯片6直接临时安装在辅助平台4的印刷基板12上。因此，没有校准平台3。并且，为了区别图4a～图4c的芯片6是相同的芯片还是不同的芯片，附加上后缀(suffix)。例如，芯片6－0、芯片6－1。
在图4a～图4c中，图4a是开始对1式样的基板进行芯片接合的状态。即，通过未图示的搬运机构将印刷基板12从上游搬运至辅助平台4，此时，头部20’的筒夹55位于印刷基板12的上方。在将印刷基板12搬运至辅助平台4的期间，头部20的筒夹5向芯片供给平台2移动，而拾取芯片6－0。
接下来，如图4b所示，筒夹55从印刷基板12上的芯片压接点的上方退避。并且，在芯片压接点的上方，拾取了芯片6－0的筒夹5移动，并将芯片6－0临时安装于印刷基板12上的芯片压接点。退避的距离是筒夹55的头部20’不与筒夹5的头部20接触的距离。
接下来，如图4c所示，结束了芯片6－0的临时安装的筒夹5向芯片供给平台2移动，而拾取另外的芯片6－1。在头部20的筒夹5拾取另外的芯片6－1的期间，头部20’的筒夹55在相同的平台上对刚才临时安装了的芯片6－0进行按压，并进行正式压接。正式压接结束后，头部20’的筒夹55向辅助平台4的上方移动，通过未图示的搬运机构将安装有芯片6－0的印刷基板12向下游搬运，并且，将下一个印刷基板从上游向辅助平台4搬运。
以下，交替地重复图4b与图4c，将芯片6安装在印刷基板12上。
根据图5a～图5c，对本发明的芯片接合机以及芯片接合方法的其它的实施例进行说明。图5a～图5c是表示芯片接合机的主要部分的概略侧面的图，它们用于说明本发明的芯片接合机以及芯片接合方法的一个实施例。图5a～图5c在本发明的芯片接合机的一个实施例的说明中不记载不需要的构成物。并且，在图5a～图5c的实施例中，与图4a～图4c的实施例不同，具备两线的安装线，两个头部20以及20’将芯片交替地安装在分别在两线被搬运的印刷基板上。此处，12是在第一线上被搬运的印刷基板，42是在第二线上被搬运的印刷基板。并且，4是第一线的辅助平台，44是第二线的辅助平台。
在图5a～图5c中，利用由图4a～图4c说明的工序步骤来将芯片6－0安装在印刷基板12上。但是，在图4c中，正式压接结束后的筒夹55向辅助平台44上移动。接下来，如图5a所示，印刷基板42已经通过未图示的搬运机构从上游被搬运至辅助平台44(或者，预先被搬运而处于待机中)。
接下来，如图5b所示，筒夹55从印刷基板42上的芯片压接点的上方退避。并且，拾取了芯片6－1的筒夹5移动至芯片压接点的上方，并将芯片6－1临时安装于印刷基板42上的芯片压接点。
接下来，如图5c所示，芯片6－1的临时安装结束了的筒夹5向芯片供给平台2移动，而拾取另外的芯片6－2。在头部20的筒夹5拾取另外的芯片6－2的期间，头部20’的筒夹55从上按压刚才临时安装于印刷基板42的芯片6－1，而进行正式压接。正式压接结束后，头部20’的筒夹55向辅助平台4的上方移动，安装有芯片6－1的印刷基板12通过未图示的搬运机构被搬运至下游，下一个印刷基板从上游被搬运至辅助平台44。
以下，交替重复图4b与图4c的工序步骤、以及图5b与图5c的工序步骤，来将芯片6安装在印刷基板12及印刷基板42上。
其中，例如，临时安装的头部的负载(Light Place Load)为0.5～2[N](负载负荷时间(Short Place Time)：0.1～0.5[s])，正式压接的头部的负载(Heavy Place Load)为1～70[N](负载负荷时间(Heavy Place Time)：0.5[s]以上)。
根据上述实施例，分别用不同的头部来进行拾取与正式压接。即，用相同的头部来执行相同的作业。因此，能够进行并列处理，不会影响处理时间，从而安装质量稳定，生产率不会下降。
并且，由于不需要临时安装用的平台，所以加热平台也为一个即可，从而能够降低装置成本、装置的小型化、以及制造工时。
另外，由于能够降低操作次数，所以能够防止由于操作引起的成品率下降。
例如，在生产式样为NAND等薄型层压产品的情况下，在利用拾取(剥离)以及热压接的芯片接合中，分别需要1[s]左右的处理时间。在本发明中，能够并列处理各个工序(拾取以及热压接)。
在本发明中，使两个筒夹5以及55承担不同的作用。但是，在上述的图1～图3、图4a～图4c、以及图5a～图5c的实施例中，拾取以及临时安装所使用的筒夹5与正式压接所使用的筒夹55使用了相同形状、相同寸法的筒夹。并且，校准平台3、辅助平台4、筒夹5、以及筒夹55的温度等的设定条件设定为相同。
但是，作为本发明的另外的实施例，例如，如图6所示，在临时安装用的筒夹5与正式压接用的筒夹55中，也可以使作业条件不同。
图6是表示本发明的芯片接合机的一个实施例的设定条件的表。图6以使临时安装用的筒夹5与正式压接用的筒夹55的设定条件不同的方式来对设定对象进行设定。
在图6中，辅助工作台13的加热温度在利用筒夹5的临时安装时与正式压接时为相同的设定。但是，筒夹的加热温度、筒夹的负载、筒夹的负载负荷时间均设置为正式压接用的筒夹55比临时安装用的筒夹5大。
其结果，在临时安装时，能够以比正式压接时需要的温度低的温度来进行芯片接合，所以容易确保由于热的影响引起的接合位置的精度。并且，由于相同的理由，能够防止印刷基板的热变形。另外，由于来自筒夹侧的加热不经由印刷基板，所以热效率(热传导)良好，能够提高芯片压接的质量。
如图6所示，就在筒夹5以及55上设置加热装置75以及76而言，由于是众所周知的技术，所以省略说明。其中，就筒夹5以及55的加热装置75以及76的控制而言，在图3的控制装置中，能够进一步如图7所示地将加热装置75以及76连接在控制装置30上。
其中，更进一步，也可以将拾取以及临时安装用的筒夹5与正式压接用的筒夹55对照它们的用途而设为不同的形状寸法的筒夹。其结果，能够进一步提高芯片接合的质量。
在上述的实施例中，通过带中间平台(校准工作台)的芯片接合机、以及直接接合方式的芯片接合机，对本发明进行了说明。但是，本发明的芯片接合机以及芯片接合方法除了上述的芯片接合机之外，能够广泛应用于倒装接合机等、热压接芯片接合机、超声波热并用芯片接合机。

Claims (14)

1.一种芯片接合机，其特征在于，具备：
芯片供给平台，其保持晶片；
用于将一个芯片临时安装及正式压接在被安装对象物上的辅助平台；
第一头部，其具有第一筒夹，该第一筒夹从上述晶片拾取芯片并将上述芯片临时安装在上述辅助平台上的被安装对象物上；
第二头部，其具有第二筒夹，该第二筒夹将上述临时安装的上述芯片在上述辅助平台上正式压接在上述被安装对象物上；以及
控制装置，
上述第一筒夹与上述第二筒夹是相同尺寸，
上述临时安装与正式压接时的上述芯片位于上述辅助平台的相同位置，
在上述第二头部的上述第二筒夹将上述芯片正式压接在上述被安装对象物上的期间，上述控制装置使上述第一头部的上述第一筒夹从上述芯片供给平台拾取下一个芯片。
2.根据权利要求1所述的芯片接合机，其特征在于，
在上述第一头部的上述第一筒夹将上述芯片临时安装在上述被安装对象物上之前，上述控制装置以使上述第二头部退避的方式进行控制。
3.根据权利要求1或2所述的芯片接合机，其特征在于，
上述控制装置使上述第一头部的上述第一筒夹进行临时安装的负载比上述第二头部的上述第二筒夹进行正式压接的负载小。
4.根据权利要求1或2所述的芯片接合机，其特征在于，
上述控制装置使上述第一头部的上述第一筒夹进行临时安装的负载负荷时间比上述第二头部的上述第二筒夹进行正式压接的负载负荷时间短。
5.根据权利要求1或2所述的芯片接合机，其特征在于，
上述第一筒夹具有第一加热装置，上述第二筒夹具有第二加热装置，上述控制装置使上述第一加热装置的设定温度比上述第二加热装置的设定温度低。
6.根据权利要求1或2所述的芯片接合机，其特征在于，
上述辅助平台具有对上述辅助平台上的上述被安装对象物进行加热的第三加热装置，上述控制装置将上述第三加热装置的设定温度设定为上述第一头部的上述第一筒夹临时安装上述芯片时的温度与上述第二头部的上述第二筒夹正式压接上述芯片时的温度相同。
7.一种芯片接合机的芯片接合方法，该芯片接合机具备具有第一筒夹的第一头部、具有与上述第一筒夹相同尺寸的第二筒夹的第二头部、辅助平台以及控制装置，该芯片接合方法的特征在于，具备：
第一步骤，在该步骤中，上述第一头部从芯片供给平台拾取一个芯片；
第二步骤，在该步骤中，上述第二头部从上述辅助平台上的被安装对象物的芯片压接点的上方退避，并且上述第一头部的上述第一筒夹将上述拾取了的上述一个芯片临时安装在上述芯片压接点；
第三步骤，在该步骤中，上述第二头部的上述第二筒夹在与上述第二步骤的上述辅助平台相同的位置对上述临时安装了的上述一个芯片进行正式压接，从而将其正式压接在上述被安装对象物的上述芯片压接点；以及
第四步骤，在执行上述第三步骤中，上述第一头部的上述第一筒夹从上述芯片供给平台拾取另外的芯片。
8.根据权利要求7所述的芯片接合方法，其特征在于，
上述第一步骤包含将上述被安装对象物从上游搬运至上述辅助平台的步骤。
9.根据权利要求8所述的芯片接合方法，其特征在于，
在上述第三步骤中，在上述正式压接后，进一步将该被正式压接了的被安装对象物搬运至下游，并从上述上游搬运下一个被安装对象物。
10.根据权利要求7至权利要求9中任一项所述的芯片接合方法，其特征在于，
反复进行上述第二步骤至上述第四步骤。
11.根据权利要求7至权利要求9中任一项所述的芯片接合方法，其特征在于，
上述第二步骤与上述第三步骤的上述辅助平台的加热温度相同。
12.根据权利要求7至权利要求9中任一项所述的芯片接合方法，其特征在于，
上述第一筒夹的加热温度比上述第二筒夹的加热温度低。
13.根据权利要求7至权利要求9中任一项所述的芯片接合方法，其特征在于，
与上述第三步骤的上述第二头部的上述第二筒夹进行上述正式压接时的负载相比，上述第二步骤的上述第一头部的上述第一筒夹进行上述临时安装时的负载小。
14.根据权利要求7至权利要求9中任一项所述的芯片接合方法，其特征在于，
与上述第三步骤的上述第二头部的上述第二筒夹进行上述正式压接时的负载负荷时间相比，上述第二步骤的上述第一头部的上述第一筒夹进行上述临时安装时的负载负荷时间短。
CN201210061993.4A 2011-09-15 2012-03-09 芯片接合机以及接合方法 Active CN103000550B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-202275 2011-09-15
JP2011202275A JP5865639B2 (ja) 2011-09-15 2011-09-15 ダイボンダ及びボンディング方法

Publications (2)

Publication Number Publication Date
CN103000550A CN103000550A (zh) 2013-03-27
CN103000550B true CN103000550B (zh) 2017-04-26

Family

ID=47879691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210061993.4A Active CN103000550B (zh) 2011-09-15 2012-03-09 芯片接合机以及接合方法

Country Status (5)

Country Link
US (1) US20130068826A1 (zh)
JP (1) JP5865639B2 (zh)
KR (1) KR101946067B1 (zh)
CN (1) CN103000550B (zh)
TW (1) TWI550751B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514489B (zh) * 2013-05-23 2015-12-21 Shinkawa Kk 電子零件安裝裝置以及電子零件的製造方法
TWI642133B (zh) * 2016-10-20 2018-11-21 矽品精密工業股份有限公司 電子構件之置放製程及其應用之承載治具
KR102395194B1 (ko) * 2017-06-21 2022-05-06 삼성전자주식회사 웨이퍼 본딩 장치 및 그 장치를 포함한 웨이퍼 본딩 시스템
JP7102113B2 (ja) * 2017-09-11 2022-07-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2023019189A (ja) 2021-07-28 2023-02-09 株式会社ディスコ チップ搬送装置及びダイボンダ
CN116190273B (zh) * 2023-03-01 2023-11-21 苏州联讯仪器股份有限公司 一种吸附式芯片搬运装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100837A (ja) * 1998-09-17 2000-04-07 Miyagi Oki Denki Kk 半導体素子の実装装置
JP2000114319A (ja) * 1998-09-30 2000-04-21 Hitachi Chem Co Ltd 半導体装置の製造法
JP2004274026A (ja) * 2003-02-19 2004-09-30 Nec Machinery Corp チップマウント方法および装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571896B2 (zh) * 1973-04-06 1982-01-13
US5115545A (en) * 1989-03-28 1992-05-26 Matsushita Electric Industrial Co., Ltd. Apparatus for connecting semiconductor devices to wiring boards
JPH0574873A (ja) * 1991-09-13 1993-03-26 Casio Comput Co Ltd 熱圧着方法およびその装置
US5397423A (en) * 1993-05-28 1995-03-14 Kulicke & Soffa Industries Multi-head die bonding system
JPH09307286A (ja) * 1996-05-14 1997-11-28 Tenryu Technic:Kk 電子部品実装装置およびその方法
JP2950821B1 (ja) * 1998-04-02 1999-09-20 三星電子株式会社 ダイボンディング装置
JP2000036501A (ja) * 1998-05-12 2000-02-02 Sharp Corp ダイボンド装置
EP1030349B2 (de) * 1999-01-07 2013-12-11 Kulicke & Soffa Die Bonding GmbH Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
US6885522B1 (en) * 1999-05-28 2005-04-26 Fujitsu Limited Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation
JP2001127083A (ja) * 1999-10-29 2001-05-11 Mitsubishi Electric Corp 半導体実装装置
JP3636127B2 (ja) * 2001-10-12 2005-04-06 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3808465B2 (ja) * 2003-12-24 2006-08-09 エルピーダメモリ株式会社 マウント方法及び装置
TWI322476B (en) * 2006-10-05 2010-03-21 Advanced Semiconductor Eng Die bonder and die bonding method thereof
JP5167779B2 (ja) * 2007-11-16 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010129588A (ja) * 2008-11-25 2010-06-10 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2011061073A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
KR20110037646A (ko) * 2009-10-07 2011-04-13 삼성전자주식회사 반도체 다이 본딩 장치
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
JP5989313B2 (ja) * 2011-09-15 2016-09-07 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100837A (ja) * 1998-09-17 2000-04-07 Miyagi Oki Denki Kk 半導体素子の実装装置
JP2000114319A (ja) * 1998-09-30 2000-04-21 Hitachi Chem Co Ltd 半導体装置の製造法
JP2004274026A (ja) * 2003-02-19 2004-09-30 Nec Machinery Corp チップマウント方法および装置

Also Published As

Publication number Publication date
JP2013065629A (ja) 2013-04-11
TW201312674A (zh) 2013-03-16
CN103000550A (zh) 2013-03-27
KR101946067B1 (ko) 2019-02-08
TWI550751B (zh) 2016-09-21
US20130068826A1 (en) 2013-03-21
KR20130029708A (ko) 2013-03-25
JP5865639B2 (ja) 2016-02-17

Similar Documents

Publication Publication Date Title
CN103000550B (zh) 芯片接合机以及接合方法
KR20100092477A (ko) 부품 압착 장치 및 방법
WO2005071734A1 (ja) 圧着装置
US11664344B2 (en) Mounting apparatus
KR100639149B1 (ko) 반도체 칩 플립 어셈블리 및 이를 이용한 반도체 칩 본딩장치
KR20230107493A (ko) 열압착 본더, 열압착 본더의 작동 방법, 및 열압착본딩에서 측방향 힘 측정을 사용하는 수평 교정 모션
KR20160127807A (ko) 압착 헤드, 그것을 사용한 실장 장치 및 실장 방법
US9780514B2 (en) Component mounting method
KR20070082944A (ko) 초음파 본딩장치 및 초음파 본딩방법
JP3857949B2 (ja) 電子部品実装装置
US7028397B2 (en) Method of attaching a semiconductor chip to a chip mounting substrate
WO2009125520A1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング対象の位置認識方法ならびにボンディング対象の位置認識プログラムを記録した記録媒体
JP2540954B2 (ja) ボンディング方法及びその装置
CN111656505B (zh) 用于焊接机的焊接工具、用于焊接半导体元件的焊接机及相关方法
KR100740594B1 (ko) 범프 형성 장치
TWI827972B (zh) 半導體裝置的製造裝置以及製造方法
JP7317354B2 (ja) 実装装置
US20230290666A1 (en) Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device
CN111983829B (zh) 部件压接装置以及部件压接方法
KR20130004010A (ko) 평판 디스플레이의 모듈 접합 방법 및 장치
KR100252316B1 (ko) 리드 프레임의 코팅장치
KR20160090329A (ko) 실장 장치 및 실장 방법
KR100691810B1 (ko) 개선된 패턴 전극 본딩 장치
JP4033567B2 (ja) 電子部品実装用加熱加圧装置及び電子部品実装装置、並びに電子部品実装方法
JP2006165391A (ja) ワイヤーボンディング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JIEJIN TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: HITACHI HIGH TECH INSTR CO., LTD.

Effective date: 20150715

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150715

Address after: Yamanashi Prefecture

Applicant after: Jie Jin Science and Technology Ltd.

Address before: Saitama Prefecture, Japan

Applicant before: Hitachi High Tech Instr Co., Ltd.

GR01 Patent grant
GR01 Patent grant