KR20160127807A - 압착 헤드, 그것을 사용한 실장 장치 및 실장 방법 - Google Patents

압착 헤드, 그것을 사용한 실장 장치 및 실장 방법 Download PDF

Info

Publication number
KR20160127807A
KR20160127807A KR1020167027065A KR20167027065A KR20160127807A KR 20160127807 A KR20160127807 A KR 20160127807A KR 1020167027065 A KR1020167027065 A KR 1020167027065A KR 20167027065 A KR20167027065 A KR 20167027065A KR 20160127807 A KR20160127807 A KR 20160127807A
Authority
KR
South Korea
Prior art keywords
pressing
head
substrate
mounting
electronic component
Prior art date
Application number
KR1020167027065A
Other languages
English (en)
Inventor
노보루 아사히
요시노리 미야모토
도시후미 다케가미
마사츠구 니무라
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20160127807A publication Critical patent/KR20160127807A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H01L2224/75316—Elastomer inlay with retaining mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Abstract

압착 헤드(14)로부터의 열을 전자 부품 측에 효율적으로 전달시킴과 함께, 복수의 전자 부품의 높이 불균일을 흡수하여 적절한 압박으로 실장한다. 구체적으로는, 헤드 본체(16)와, 헤드 본체(16)의 하부에 장착되는 전자 부품(C)을 압박하는 압박 부재(17)와, 헤드 본체(16)와 압박 부재(17) 사이에 개재되고, 소정 간격을 두고 분할된 복수 개의 면으로 헤드 본체(16)와 압박 부재(17) 중 적어도 어느 한쪽의 면에 맞닿는 탄성 부재(19)를 구비한 압착 헤드(14)와, 압착 헤드(14)를 승강시키는 실린더(13)와, 기판(W)을 적재 보유 지지하는 보유 지지 스테이지(10)를 구비한다.

Description

압착 헤드, 그것을 사용한 실장 장치 및 실장 방법 {CRIMP HEAD, AND MOUNTING DEVICE AND MOUNTING METHOD USING SAME}
본 발명은, 플렉시블 기판, 유리 에폭시 기판, 유리 기판, 세라믹스 기판, 실리콘 인터포저, 실리콘 기판 등의 회로 기판에 IC, LSI 등의 반도체 장치나 그 밖의 전자 부품을 접착, 직접적으로 전기적 접합 또는 적층 상태 그대로 실장하기 위한 압착 헤드와, 그것을 사용한 실장 장치 및 실장 방법에 관한 것이다.
반도체 장치를 비롯한 전자 부품의 소형화와 고밀도화에 수반하여, 전자 부품을 회로 기판에 실장하는 방법으로서 플립 칩 실장, 나아가 전자 부품을 관통하는 관통 전극에 의해 3차원적으로 적층하는 3차원 적층 실장이 급속하게 확대되고 있다. 따라서, 실장에 있어서의 접합의 신뢰성 확보가 중요해지고 있다. 예를 들어, 반도체 칩의 접합 부분의 접속 신뢰성을 확보하기 위한 방법으로서는, 반도체 칩 상에 형성된 범프와 회로 기판의 전극 패드를 접합한 후에, 반도체 칩과 회로 기판의 간극에 액상 밀봉 접착제를 주입하여 경화시키는 것이 일반적인 방법으로서 채용되어 있다.
또한, 최근, 미리 접착제를 형성한 범프가 구비된 반도체 칩이나 기판을 플립 칩 접속하여, 전기적 접합과 수지 밀봉을 동시에 행하는 방법이 제안되어 있다. 예를 들어, 하형으로부터 상향으로 스프링 가압되어 당해 하형으로부터 이격된 기판 보유 지지 플레이트에 절연 접착제를 통해 반도체 장치의 가실장된 기판을 적재하고, 히터 내장의 상형을 당해 기판에 근접 대향시킨다. 이 상태에서 상형으로부터의 복사열에 의해 기판을 예비 가열한 후에, 당해 상형을 하강시켜 반도체 장치를 압박 및 가열하면서 기판에 고착시키고 있다(특허문헌 1을 참조).
또한, 1개의 가열 가압 헤드에 의해 복수 개의 반도체 칩을 동시에 기판에 압착할 때, 반도체 칩의 높이의 불균일을 흡수하여 모든 반도체 칩에 균일하게 압박이 작용하도록 구성하고 있다. 구체적으로는, 복수 개의 반도체 칩을 동시에 압박하는 복수 개의 가열 가압 툴을 수납하는 공동이 가열 가압 헤드에 형성되어 있고, 당해 공동의 기단부 측에 탄성체를 삽입하여, 가열 가압 툴을 가압 가열 헤드 내에서 탄성 지지하고 있다(특허문헌 2를 참조).
일본 특허 공개 제2011-159847호 공보 일본 특허 공개 제2010-34423호 공보
그러나, 가열 가압 헤드와 가열 가압 툴의 사이에 개재시키는 탄성체는, 반도체 칩의 높이의 불균일을 흡수시키기 위한 탄성 변형을 고려한 두께에 의해, 반도체 칩으로의 열전달이 저해되어 있다. 그 결과, 열전달의 지연 및 열손을 초래한다고 하는 문제가 발생하고 있다. 이러한 문제는 반도체 칩에 한정된 것은 아니며, 그 밖의 전자 부품의 실장에 있어서도 발생할 수 있는 것이다. 이 경우, 가열기의 온도를 높이거나, 땜납 범프를 사용하는 경우에는, 땜납 용융 전에 접착제가 경화되어 접속 불량을 초래하는 문제가 발생하고 있었다.
본 발명은, 이러한 사정에 비추어 이루어진 것이며, 전자 부품에 적절한 압박을 작용시켜 전자 부품의 높이 불균일을 흡수하여 파손을 방지함과 함께, 전자 부품으로의 전열을 빠르게 하여 전자 부품의 범프와 기판 전극의 확실한 접속을 행하고, 단시간에 열전도시키는 것을 가능하게 하는 압착 헤드와, 그것을 이용한 실장 장치 및 실장 방법을 제공하는 것을 주된 목적으로 하고 있다.
본 발명은 이러한 목적을 달성하기 위해, 다음과 같은 구성을 취한다.
즉, 전자 부품을 기판에 실장하는 압착 헤드이며,
헤드 본체와,
상기 헤드 본체의 하부에 장착되고, 전자 부품을 압박하는 압박 부재와,
상기 헤드 본체와 압박 부재의 사이에 개재되고, 소정 간격을 두고 분할된 복수 개의 면으로 헤드 본체와 압박 부재 중 적어도 어느 한쪽의 면에 맞닿는 탄성 부재를 구비한 것을 특징으로 한다.
(작용·효과)
이 구성에 따르면, 압착 헤드와 압박 부재의 사이에 개재되는 탄성 부재는, 소면적의 분할 부위에 의해 압박 부재 또는 압착 헤드 중 적어도 어느 하나에 맞닿아 있다. 그러므로, 압착 시의 압박이 당해 압박 부재에 작용하면, 분할 부위 개개는, 인접하는 분할 부위끼리의 사이에 형성된 공간을 향해 면적을 확대하면서 대략 방사상으로 탄성 변형된다. 즉, 압박 부재보다 소면적으로 맞닿게 한 탄성 부재를 압박력과 직교하는 방향으로 효율적으로 면적을 확대하면서 탄성 변형시킬 수 있다. 따라서, 탄성 부재의 두께를 얇게 해도, 탄성 변형에 의한 쿠션성을 높이는 것이 가능해진다.
또한, 탄성 부재의 박육화에 수반하여, 압착 헤드로부터의 열을 압박 부재에 효율적으로 전달시키는 것이 가능해진다. 따라서, 전자 부품에 과도한 압박에 의한 파손을 방지함과 함께, 헤드 본체를 가열하였을 때의 열을 단시간에 확실하게 전자 부품측으로 전파시킬 수 있다.
또한, 상기 구성에 있어서, 압착 헤드는, 예를 들어 복수 개의 전자 부품을 동시에 압박하는 복수 개의 압박 부재를 구비하고,
압박 부재마다 복수 개의 면을 갖는 탄성 부재를 개재시켜도 된다.
이 구성의 일 실시 형태로서, 탄성 부재는, 1매의 탄성 시트의 편면에 복수 개로 분할된 볼록면을 갖는 탄성 시트로 구성해도 된다.
다른 실시 형태로서, 탄성 부재는, 헤드 본체와 압박 부재의 사이에 복수 개의 탄성 부재를, 소정 간격을 두고 정렬 배치하여 구성해도 된다.
또한, 헤드 본체에 매설된 가열기를 구비한 구성이어도 된다.
상기 구성에 따르면, 기판 상에 복수 개의 전자 부품 전부를 동시 또한 균등하게 가열 압착하는 것이 가능해진다.
또한, 본 발명은 이러한 목적을 달성하기 위해, 다음과 같은 구성을 취한다.
즉, 전자 부품을 기판에 실장하는 실장 장치이며,
상기 기재된 어느 하나의 압착 헤드와,
상기 압착 헤드를 승강시키는 승강 기구와,
상기 기판을 적재 보유 지지하는 보유 지지 스테이지를 구비한 것을 특징으로 한다.
(작용·효과)
이 구성에 따르면, 보유 지지 스테이지 상에 적재 보유 지지된 기판에 전자 부품을 실장할 때, 과도한 압박에 의한 파손을 방지함과 함께, 기판과 전자 부품의 계면을 단시간에 확실하게 승온시킬 수 있다.
또한, 상기 구성에서, 전자 부품이 범프를 갖는 반도체 장치이며, 열경화성 수지를 개재하여 기판에 실장하는 것이어도 된다. 이 경우, 반도체 장치의 범프와 기판의 전극을 접속함과 함께, 반도체 장치와 기판의 사이에 개재되는 열경화성 수지를 단시간에 열경화시킬 수 있다.
또한, 본 발명은 이러한 목적을 달성하기 위해, 다음과 같은 구성을 취한다.
전자 부품을 실장하는 실장 방법이며,
상기 압착 헤드에 의해 전자 부품을 기판에 가압 및 가열하면서 기판에 실장하는 과정에서,
상기 압착 헤드를 구성하는 헤드 본체와 압박 부재의 사이에서, 소정 간격을 두고, 헤드 본체와 압박 부재 중 적어도 어느 한쪽의 면이 분할된 탄성 부재를 갖고, 상기 탄성 부재를 두께 방향으로 변형시키면서, 인접하는 탄성 부재끼리의 간극을 향해 탄성 부재를 변위시키는 것을 특징으로 한다.
(작용·효과)
이 방법에 따르면, 복수 개의 탄성 부재가, 인접하는 분할 부위끼리의 사이에 형성된 공간을 향해 면적을 확대하면서 방사상으로 탄성 변형된다. 즉, 압박 부재보다 소면적으로 맞닿게 한 탄성 부재를 압박력과 직교하는 방향으로 효율적으로 탄성 변형시킬 수 있다. 따라서, 탄성 부재의 두께를 얇게 해도, 탄성 변형에 의한 쿠션성을 높일 수 있다.
또한, 탄성 부재의 박육화에 수반하여, 압착 헤드로부터의 열을 압박 부재에 효율적으로 전달시킬 수 있다. 따라서, 전자 부품의 높이 불균일을 흡수하여 과도한 압박에 의한 파손을 방지함과 함께, 헤드 본체를 가열하였을 때의 열을 단시간에 확실하게 전자 부품측으로 전파시킬 수 있다.
본 발명의 압착 헤드, 그것을 이용한 실장 장치 및 실장 방법에 따르면, 전자 부품을 파손시키는 일 없이 높이 불균일을 흡수함과 함께, 전자 부품으로의 전열을 빠르게 하여 전자 부품의 범프와 기판 전극이 확실한 접속을 행하고, 당해 전자 부품과 기판의 사이에 개재되는 열경화성 수지를 단시간에 열경화시키는 본 압착을 실현할 수 있다.
도 1은 실장 장치를 구성하는 본 압착 장치의 개략 전체 구성을 도시하는 사시도이다.
도 2는 반송 기구의 평면도이다.
도 3은 반송 기구의 정면도이다.
도 4는 압착 헤드의 종단면도이다.
도 5는 압착 헤드의 사시도이다.
도 6은 압박 부재와 탄성 부재의 사시도이다.
도 7은 실시예 장치의 일순의 동작을 나타내는 흐름도이다.
도 8은 플레이트 및 기판의 반송 동작을 도시하는 정면도이다.
도 9는 기판에 반도체 장치를 본 압착하는 동작을 도시하는 도면이다.
도 10은 기판에 반도체 장치를 본 압착하는 동작을 도시하는 도면이다.
도 11은 변형예 장치의 사시도이다.
이하, 도면을 참조하여 본 발명의 일 실시예를 설명한다.
본 실시예에서는, 열경화성 수지로서 NCP(Non-Conductive Paste), NCF(Non-Conductive Film) 등을 사용하여, 전자 부품으로서의 반도체 장치를 기판에 실장하는 경우를 예로 들어 설명한다. 또한 본 발명의 실장 방법에 있어서는, 열경화성 수지는, NCF(비도전성 접착제 필름)인 것이 바람직하다.
또한, 본 발명에 있어서의 「반도체 장치」로서는, 예를 들어 IC 칩, 반도체 칩, 광 소자, 표면 실장 부품, 칩, 웨이퍼, TCP(Tape Carrier Package), FPC(Flexible Printed Circuit) 등 범프를 갖는 것이다. 또한, 이들 반도체 장치는, 종류나 크기에 관계없이, 기판과 접합시키는 측의 모든 형태를 나타내고, 예를 들어 플랫 표시 패널에의 칩 본딩인 COG(Chip On Glass), TCP 및 FPC의 본딩인 OLB(Outer Lead Bonding) 등이 사용된다.
또한, 본 발명에 있어서의 「기판」이라 함은, 예를 들어 플렉시블 기판, 유리 에폭시 기판, 유리 기판, 세라믹스 기판, 실리콘 인터포저, 실리콘 기판 등이 사용된다.
우선, 본 실시예에 사용하는 장치에 대해 도면을 참조하여 구체적으로 설명한다. 도 1은 본 발명에 관한 실장 장치를 구성하는 본 압착 장치의 개략 구성을 도시한 사시도, 도 2는 반송 기구의 주요부 구성을 도시한 평면도이다.
도 1 및 도 2에 도시하는 바와 같이, 본 발명에 있어서의 실장 장치는, 반송 기구(1) 및 본 압착 장치(2)로 구성되어 있다. 이하, 각 구성에 대해 상세하게 서술한다.
반송 기구(1)는, 가동대(3) 및 반송 아암(4)을 구비하고 있다. 가동대(3)는, 가이드 레일(5)을 따라 수평축 방향으로 이동하도록 구성되어 있다.
반송 아암(4)은, 기단부 측이 가동대(3)의 승강 구동 기구에 연결되어 있고, 상하(Z) 방향 및 Z축 주위(θ) 방향으로, 각각 이동 가능하게 구성되어 있다. 또한, 반송 아암(4)은 선단부에 보유 지지 프레임(6)을 구비하고 있다. 보유 지지 프레임(6)은, 도 2 및 도 3에 도시하는 바와 같이, 말굽형을 하고 있고, 열전도 지연용 플레이트 및 기판(W)을 로크하는 복수 개의 로크 갈고리(7)를 코너부에 구비하고 있다.
본 압착 장치(2)는, 가동 테이블(8) 및 압박 기구(9) 등으로 구성되어 있다.
가동 테이블(8)은, 기판(W)을 흡착 보유 지지하는 보유 지지 스테이지(10)를 구비하고 있다. 보유 지지 스테이지(10)는, 수평 2축(X, Y) 방향, 상하(Z) 방향 및 Z축 주위(θ) 방향으로, 각각 이동 가능하게 구성되어 있다. 또한, 보유 지지 스테이지(10)의 외형은, 보유 지지 프레임(6)의 내측에 들어가는 사이즈로 설정되어 있다. 또한, 보유 지지 스테이지(10)는 내부에 히터(11)가 매설되어 있다.
압박 기구(9)는, 실린더(13) 및 압착 헤드(14) 등으로 구성되어 있다. 즉, 압착 헤드(14)의 상방에 실린더(13)가 연결되어 있고, 압착 헤드(14)가 상하로 이동하도록 구성되어 있다.
압착 헤드(14)는, 도 4에 도시하는 바와 같이, 히터(15)가 매설된 헤드 본체(16)와, 당해 헤드 본체(16)의 하부에 복수 개의 압박 부재(17)를 수납한 지지 홀더(18)를 구비하고 있다. 또한, 히터(15)는 본 발명의 가열기에 상당한다.
압박 부재(17)는, 하향 볼록 형상을 하고 있다. 그 선단부는, 반도체 장치(C)와 대략 동일한 사이즈의 맞닿음면을 갖고 있고, 기판(W)에 배치된 복수 개의 반도체 장치(C)를 개별적으로 압박하도록 위치 정렬되어 있다. 또한, 압박 부재(17)는, 지지 홀더(18)에 형성된 당해 볼록부보다 약간 큰 관통 구멍에 선단부를 통과시킴으로써, 기단부 측이 지지 홀더(18)에 의해 지지되도록 구성되어 있다. 지지 홀더(18)를 나사 체결함으로써, 압박 부재(17)의 기단부 측이, 지지 홀더(18)와 헤드 본체(16)에 의해 파지된다.
또한, 압착 헤드(14)는, 헤드 본체(16)와 압박 부재(17)의 사이에 탄성 부재(19)를 구비하고 있다. 탄성 부재(19)는, 도 5 및 도 6에 도시하는 바와 같이, 압박 부재(17)의 기단부의 면적 이하의 1매의 시트에 격자 형상의 홈(20)을 형성하여 구성되어 있다. 당해 홈(20)에 의해 시트면에 복수 개의 볼록 형상의 분할 부위(21)가 형성된다. 홈(20)의 폭 및 깊이를 적절하게 변경함으로써, 압축되었을 때, 분할 부위(21)의 두께 방향의 변위량을 조정할 수 있다. 즉, 압축에 의해 두께가 얇아지는 것에 수반하여, 당해 압박 방향과 직교하는 수평 방향으로 분할 부위의 면적이 방사상으로 확대 변위된다. 즉, 분할 부위(21)의 면적을 확대 가능한 공간이, 홈(20)에 의해 확보되어 있다.
탄성 부재로서는, 일반적인 고무를 사용할 수 있지만, 특히 가열한다고 하는 관점에서, 내열성의 불소 고무를 사용하는 것이 바람직하다. 또한, 탄성 부재의 탄성률은 70∼90인 것이 바람직하다. 탄성률이 작으면 횡방향으로의 강성이 작아져, 위치 어긋남을 발생하기 쉬워진다. 또한 탄성률이 지나치게 크면 탄성 효과가 작아지므로, 막 두께를 얇게 할 수 없다.
제어부(23)는, 압착 헤드(14)의 히터(15) 및 보유 지지 스테이지(10)의 히터(11)의 온도가, 열경화성 수지(G)를 경화시키는 온도와 동등 또는 그 이상의 온도로 되도록 제어하고 있다.
다음으로, 상술한 실시예 장치를 사용하여 반도체 장치(C)를 당해 기판(W)에 본 압착하는 일순의 동작에 대해, 도 7에 나타내는 흐름도 및 도 8 내지 도 10을 참조하면서 설명한다. 또한, 본 실시예에서는, 전 공정인 가압착 공정에서 NCF에 의해 복수 개의 반도체 장치(C)가 기판(W)에 미리 가압착된 상태에서 반송된 것에 반해, 열경화성 수지를 완전히 경화시켜 본 압착하는 경우를 예로 들어 설명한다.
우선, 보유 지지 스테이지(10) 및 압착 헤드(14)에 구비된 양 히터(11, 15)의 온도를, 조작부(24)를 조작하여 설정한다. 여기서, 양 히터(11, 15)의 온도는, 열전도 지연용 플레이트(P)와 기판(W)의 계면 및 압착 헤드(14)와 반도체 장치(C)의 계면의 온도가 열경화성 수지(G)의 경화 온도보다 높게 설정된다. 즉, 보유 지지 스테이지(10)에 흡착 보유 지지된 기판(W)이, 압착 헤드(14)의 하측의 실장 위치에 도달한 시점에서, 반도체 장치(C) 및 플레이트(P)를 통해 열경화성 수지(G)에 전달되는 열이, 경화 온도로 되도록 설정된다(스텝 S1).
또한, 본 실시예에서는, 플레이트(P)에 스테인리스강이 사용된다. 여기서, 플레이트(P)는, 예를 들어 열전달률(W/m·K) L과 플레이트의 두께(㎜) T의 관계, 즉, L/T가, 1 이상 또한 20 이하로 되도록 설정된다. 또한, 플레이트(P)는, 스테인리스강에 한정되지 않고, 압착 헤드(14)의 압박에 의해 변형되지 않는 재질이면 되고, 금속, 세라믹, 카본 및 다공질재 등이어도 된다.
초기 설정이 완료되면 장치를 작동시킨다(스텝 S2). 본 압착 장치 측에서는, 제어부(23)가 히터(11, 15)를 온으로 하여 초기 설정의 온도를 일정하게 유지하도록 온도 제어를 개시한다.
가압착 공정 측에 배치된 도시하지 않은 반송 로봇에 의해, 도 3에 도시하는 바와 같이, 반송 기구(1)의 보유 지지 프레임(6)에 플레이트(P)가 적재되고, 그 후에 당해 플레이트(P) 상에 기판(W)이 적재된다(스텝 S3).
플레이트(P)와 기판(W)이 겹쳐진 상태에서, 본 압착 장치(2)로 반송된다. 이 플레이트(P)를 아래로 하여 기판(W)은, 도 8의 2점 쇄선으로 나타내는 바와 같이, 보유 지지 스테이지(10)에 이동 탑재된다. 플레이트(P)에는, 복수 개의 관통 구멍이 형성되어 있고, 관통 구멍을 통해 보유 지지 스테이지(10)에 흡착 보유 지지된다(스텝 S4). 또한, 보유 지지 스테이지(10)는, 도시하지 않은 구동 기구에 의해, 전방(도 1의 Y 방향)인, 압착 헤드(14)의 하방의 미리 정해진 실장 위치로 이동한다.
보유 지지 스테이지(10)에 플레이트(P) 및 기판(W)이 흡착 보유 지지된 시점으로부터 히터(11)에 의해 가열이 개시된다(스텝 S5).
보유 지지 스테이지(10)가 실장 위치에 도달하면, 도 9에 도시하는 바와 같이, 실린더(13)의 작동에 의해 압착 헤드(14)가 하강하여, 복수 개의 반도체 장치(C)가 동시에 끼어 들어간다. 이때, 가열되어 있는 압착 헤드(14)에 의해, 반도체 장치(C)는, 가열되면서 압박된다(스텝 S6).
즉, 압착 헤드(14)가 소정의 높이까지 하강하였을 때, 열경화성 수지(G)는, 미경화 상태에 있어서, 도 10에 도시하는 바와 같이, 압착 헤드(14)의 가압에 의해 반도체 장치(C)의 범프(B)가 열경화성 수지(G)에 압입된다. 즉, 반도체 장치(C)의 범프(B)가 기판(W)의 전극에 도달한 후에, 열경화성 수지가 경화된다. 또한, 반도체 장치의 범프에 땜납을 사용한 경우에는, 접착제가 완전히 경화되기 전에, 땜납을 용융하도록 히터의 온도가 제어된다.
또한, 범프(B)가 기판(W)에 도달하여 압박할 때, 탄성 부재(19)가 압축된다. 이때, 각 분할 부위(21)가 홈(20)을 향해 면적을 확대한다.
열경화성 수지(G)가 경화되는 소정 시간까지 반도체 장치(C)를 가압 및 가열하면(스텝 S7), 압착 헤드(14)를 상방의 대기 위치로 복귀시켜 가압을 해제함과 함께, 반송 기구(1)에 의해 플레이트(P)와 기판(W)을 반출한다(스텝 S8).
플레이트(P)와 기판(W)을 소정의 위치까지 반송한 후에는, 다른 반송 로봇에 전달하거나, 혹은 스토커에 수납한다.
이상으로 1매의 기판(W) 상의 반도체 장치의 실장이 종료된다. 이후, 소정 매수의 기판에 대해 동일한 동작이 반복된다.
이 구성에 의하면, 헤드 본체(16)와 압박 부재(17)의 사이에 구비한 탄성 부재(19)의 개개 분할 부위(21)가, 압축에 수반하여 홈 방향으로 방사상으로 면적을 확대하면서 탄성 변형되므로, 종래의 1매의 평탄한 시트와 동일한 두께라도, 압축하였을 때의 변위량을 종래의 시트에 비해 크게 하는 것이 가능해진다. 따라서, 시트 전체의 두께를 얇게 하였다고 해도, 종래의 시트와 동등 이상의 변위량을 확보할 수 있다. 그 결과, 탄성 부재(19)의 두께가 얇아지기 때문에, 헤드 본체(16)에 매설된 히터(11)의 열을 효율적으로 압박 부재(17)에 전달시킬 수 있으므로, 단시간에 확실하게 열경화성 수지(G)를 열경화시킬 수 있다.
본 발명은 상술한 실시예의 것에 한정되지 않고, 다음과 같이 변형 실시할 수도 있다.
(1) 상기 실시예 장치에 있어서, 탄성 부재(19)는, 상기 실시예에 한정되지 않고, 예를 들어 이하와 같이 구성해도 된다.
예를 들어, 압박 부재(17)의 기단부면보다 작은 면적의 탄성 부재(19)를, 소정 간격을 두고 이차원 어레이 형상으로 정렬 배치해도 된다. 또한, 이들 각 실시예에 있어서, 분할 부위(21)의 형상은, 직사각형에 한정되지 않고, 방사상으로 균등하게 변위 가능한 형상이면 되고, 예를 들어 원형이나 육각 형상 등이어도 된다.
(2) 상기 실시예 장치의 압착 헤드(14)는, 1개의 반도체 장치(C)를 본 압착하는 싱글 타입, 또는 도 11에 도시하는 바와 같이, 당해 싱글 타입을 복수 개 구비한 멀티 타입에도 이용할 수 있다.
(3) 상기 실시예 장치에 있어서, 압착 헤드(14)의 히터(15)는, 헤드 본체(16)에 매설된 구성으로 되어 있지만, 헤드 본체(16)의 외부로부터 가열하는 구성이어도 된다. 또한, 상기 실시예에 있어서, 히터를 고온으로 가열하는 것으로 하였지만, 공정 중에 온도를 변화시키는 펄스 히터를 사용할 수도 있고, 열전도 지연용 플레이트를 통하지 않고 실장을 행할 수도 있다.
또한, 상기 실시예에 있어서는, 범프를 갖는 복수의 반도체 장치를 열경화성 수지를 개재하여 기판에 실장하는 예를 나타냈지만, 본 발명은 반도체 장치에 적절한 압박을 작용시켜 높이 불균일의 흡수가 필요해지는 실장이면 유효하게 적용할 수 있다. 예를 들어, 열경화성 수지를 개재시키지 않는 플립 칩 실장이나, 반도체 칩의 비전극면을 열경화성 수지를 개재하여 기판에 실장하는 다이 본딩 등에 사용해도 된다. 또한, 반도체 장치 이외의 전자 부품(저항기, 커패시터, 압전 소자, 등)을 기판에 실장할 때, 본 발명을 사용해도 된다.
1 : 반송 기구
2 : 본 압착 장치
4 : 반송 아암
6 : 보유 지지 프레임
9 : 압박 기구
10 : 보유 지지 스테이지
11 : 히터
13 : 실린더
14 : 압착 헤드
15 : 히터
16 : 헤드 본체
17 : 압박 부재
18 : 지지 홀더
19 : 탄성 부재
21 : 분할 부위
W : 기판
C : 반도체 장치
G : 열경화성 수지
P : 열전달 지연용 플레이트

Claims (8)

  1. 전자 부품을 기판에 실장하는 압착 헤드이며,
    헤드 본체와,
    상기 헤드 본체의 하부에 장착되어 전자 부품을 압박하는 압박 부재와,
    상기 헤드 본체와 압박 부재 사이에 개재되고, 소정 간격을 두고 분할된 복수 개의 면으로 헤드 본체와 압박 부재 중 적어도 어느 한쪽의 면에 맞닿는 탄성 부재를 구비한 것을 특징으로 하는, 압착 헤드.
  2. 제1항에 있어서,
    복수 개의 반도체 장치를 동시에 압박하는 복수 개의 압박 부재를 구비하고,
    상기 압박 부재마다 복수 개의 면을 갖는 탄성 부재를 개재시킨 것을 특징으로 하는, 압착 헤드.
  3. 제2항에 있어서,
    상기 탄성 부재는, 1매의 탄성 시트의 편면에 복수 개로 분할된 볼록면을 갖는 탄성 시트인 것을 특징으로 하는, 압착 헤드.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 탄성 부재는, 헤드 본체와 압박 부재의 사이에 복수 개의 탄성 부재를, 소정 간격을 두고 정렬 배치한 것을 특징으로 하는, 압착 헤드.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 헤드 본체에 매설된 가열기를 구비한 것을 특징으로 하는, 압착 헤드.
  6. 전자 부품을 기판에 실장하는 실장 장치이며,
    제1항 내지 제5항 중 어느 한 항에 기재된 압착 헤드와,
    상기 압착 헤드를 승강시키는 승강 기구와,
    상기 기판을 적재 보유 지지하는 보유 지지 스테이지를 구비한 것을 특징으로 하는, 실장 장치.
  7. 제6항에 있어서,
    상기 전자 부품이 범프를 갖는 반도체 장치이며, 열경화성 수지를 개재하여 상기 기판에 실장하는 것을 특징으로 하는, 실장 장치.
  8. 전자 부품을 기판에 실장하는 실장 방법이며,
    압착 헤드에 의해 전자 부품을 기판에 가압 및 가열하면서 기판에 실장하는 과정에서,
    상기 압착 헤드를 구성하는 헤드 본체와 압박 부재의 사이에서, 소정 간격을 두고 헤드 본체와 압박 부재 중 적어도 어느 한쪽의 면이 분할된 탄성 부재를 갖고,
    상기 탄성 부재를 두께 방향으로 변형시키면서, 인접하는 탄성 부재끼리의 간극을 향해 탄성 부재를 변위시키는 것을 특징으로 하는, 실장 방법
KR1020167027065A 2014-03-05 2015-03-03 압착 헤드, 그것을 사용한 실장 장치 및 실장 방법 KR20160127807A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014042750A JP6234277B2 (ja) 2014-03-05 2014-03-05 圧着ヘッド、それを用いた実装装置および実装方法
JPJP-P-2014-042750 2014-03-05
PCT/JP2015/056138 WO2015133446A1 (ja) 2014-03-05 2015-03-03 圧着ヘッド、それを用いた実装装置および実装方法

Publications (1)

Publication Number Publication Date
KR20160127807A true KR20160127807A (ko) 2016-11-04

Family

ID=54055252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027065A KR20160127807A (ko) 2014-03-05 2015-03-03 압착 헤드, 그것을 사용한 실장 장치 및 실장 방법

Country Status (4)

Country Link
JP (1) JP6234277B2 (ko)
KR (1) KR20160127807A (ko)
TW (1) TWI654912B (ko)
WO (1) WO2015133446A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6663805B2 (ja) 2016-06-28 2020-03-13 東レエンジニアリング株式会社 実装装置および実装方法
TWI673805B (zh) * 2017-01-30 2019-10-01 日商新川股份有限公司 安裝裝置以及安裝系統
JP2019050341A (ja) * 2017-09-12 2019-03-28 東レエンジニアリング株式会社 圧着ヘッドおよび実装装置
JP7181013B2 (ja) * 2018-06-20 2022-11-30 Juki株式会社 電子部品実装装置及び電子部品実装方法
JP2020080383A (ja) * 2018-11-13 2020-05-28 株式会社ブイ・テクノロジー 表示装置の製造方法及び製造装置
KR20200114573A (ko) 2019-03-29 2020-10-07 삼성전자주식회사 칩 본딩 장비, 본딩 툴 어셈블리 교체 시스템 및 칩 본딩 장비를 이용한 반도체 장치 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034423A (ja) 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
JP2011159847A (ja) 2010-02-02 2011-08-18 Apic Yamada Corp 半導体装置の接合装置及び接合方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786336A (ja) * 1993-09-10 1995-03-31 Fujitsu Ltd ボンディング装置
JP2007294607A (ja) * 2006-04-24 2007-11-08 Sony Chemical & Information Device Corp 押圧ヘッド及び押圧装置
JP2011009357A (ja) * 2009-06-24 2011-01-13 Fujitsu Ltd 実装装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034423A (ja) 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
JP2011159847A (ja) 2010-02-02 2011-08-18 Apic Yamada Corp 半導体装置の接合装置及び接合方法

Also Published As

Publication number Publication date
JP6234277B2 (ja) 2017-11-22
TW201536132A (zh) 2015-09-16
JP2015170646A (ja) 2015-09-28
WO2015133446A1 (ja) 2015-09-11
TWI654912B (zh) 2019-03-21

Similar Documents

Publication Publication Date Title
KR20160127807A (ko) 압착 헤드, 그것을 사용한 실장 장치 및 실장 방법
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
US20100024667A1 (en) Pressure-heating apparatus and method
KR20120109963A (ko) 접합장치 및 접합방법
KR20080079885A (ko) 칩 본딩 툴, 그 본딩 툴을 구비하는 플립 칩 본딩 장치 및 방법
TWI644370B (zh) 半導體安裝設備、半導體安裝設備頭、及用於製造層疊式晶片之方法
KR102403569B1 (ko) 열압착 본더, 열압착 본더 작동 방법, 및 미세 피치의 플립 칩 조립체 상호 접속 방법
KR20200051608A (ko) 압착 헤드 및 실장 장치
JP5608829B1 (ja) 部品実装装置
CN111344849B (zh) 封装装置
JP4640380B2 (ja) 半導体装置の実装方法
JP5406974B2 (ja) 熱圧着装置及び電気部品の実装方法
JP2003297878A (ja) 部品の基板への部品押圧接合装置及び接合方法
JP4628234B2 (ja) 圧着装置および圧着方法
KR20170011427A (ko) 반도체 패키지의 범프 본딩 방법 및 이를 수행하기 위한 장치
KR102284943B1 (ko) 본딩 장치 및 본딩 방법
JP3872763B2 (ja) ボンディング方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP7023700B2 (ja) 実装装置及び実装方法
TWI531013B (zh) 覆晶黏晶用晶片保持工具以及覆晶黏晶方法
JP2008188914A (ja) Ｉｃ接合方法及びインクジェット記録ヘッド
JP2006135019A (ja) 電子部品実装方法及び装置
KR20070022058A (ko) 부품 실장방법 및 부품 실장장치
JPH04263221A (ja) 熱圧着装置
JPH11340619A (ja) フリップチップ実装装置及びその製造方法