JP4796610B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP4796610B2
JP4796610B2 JP2008227676A JP2008227676A JP4796610B2 JP 4796610 B2 JP4796610 B2 JP 4796610B2 JP 2008227676 A JP2008227676 A JP 2008227676A JP 2008227676 A JP2008227676 A JP 2008227676A JP 4796610 B2 JP4796610 B2 JP 4796610B2
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
semiconductor
pressure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008227676A
Other languages
English (en)
Other versions
JP2008288622A (ja
Inventor
浩 牧
由貴夫 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008227676A priority Critical patent/JP4796610B2/ja
Publication of JP2008288622A publication Critical patent/JP2008288622A/ja
Application granted granted Critical
Publication of JP4796610B2 publication Critical patent/JP4796610B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体集積回路装置の製造方法に関し、特に、基板に半導体チップを接合する半導体集積回路装置の製造方法に適用して有効な技術に関する。
従来の基板とシリコンチップの接合では、基板レスト（ステージ）上に基板を配置し、さらに基板上に複数のシリコンチップを配置し、前記基板レストに設けられた加熱カートリッジによって基板を介してシリコンチップに熱を伝えている（例えば、特許文献１および特許文献１に対応する欧州特許出願である特許文献２参照）。
特表２００２−５３４７９９号公報（図２） ＥＰ１０３０３４９Ａ２（Ｆｉｇ．２）
フリップチップ接続による配線基板と半導体チップの接合では、半導体ウェハから半導体チップをピックアップし、半導体チップの主面を基板側に向けて半導体チップを基板上に配置した後、半導体チップと配線基板を熱圧着などによって接合している。
したがって、半導体チップを基板上に搬送する機構が配線基板の上側に配置されている。一方、加熱機構は、搬送機構が基板の上側に配置されているため、配線基板の上側に配置することが困難となり、配線基板の下側のステージに埋め込まれている。
この構造においてステージ側から加熱を行うと、配線基板を介してチップ−基板間の接合部を加熱することになるため、接合部の温度は十分に上がらず、接合不良が発生することが問題となる。
また、接合部の温度を十分に得ようと加熱温度を高くすると、配線基板に反りなどの変形が発生したり、さらに圧着部の剥がれやその後の工程での不具合が生じることが問題となる。
本発明の目的は、生産性の向上を図ることができる技術を提供することにある。
さらに、本発明の他の目的は、チップの接合品質の安定化を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、（ａ）複数のデバイス形成領域を有し、かつ、有機材からなるベース基材を有する有機配線基板を準備する工程；（ｂ）集積回路が形成された主面と、前記主面と反対側の裏面とを有する複数の半導体チップを準備する工程；（ｃ）前記複数の半導体チップの前記主面側が前記有機配線基板に向き合うように、前記複数の半導体チップを接着材を介して前記有機配線基板の前記複数のデバイス形成領域に仮接着する工程；（ｄ）前記複数の半導体チップの前記裏面が加熱ステージに接するように、前記複数の半導体チップが仮接着された前記有機配線基板を前記加熱ステージ上に配置する工程；（ｅ）前記複数の半導体チップを前記加熱ステージにより第１の温度で加熱し、かつ、前記有機配線基板の上方に配置された加熱冶具により、前記有機配線基板を第２の温度で加熱することによって、前記複数の半導体チップを前記有機配線基板の前記デバイス形成領域に前記接着材により本接着する工程とを有し、前記加熱冶具による前記第２の温度は、前記加熱ステージによる前記第１の温度より低いものである。
本願のその他の発明の概要を項に分けて以下に示す。すなわち、
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）基板を準備する工程；
（ｂ）複数の半導体チップを各々の主面を上方に向けてステージ上に配置する工程；
（ｃ）前記複数の半導体チップの上方に前記基板を配置する工程；
（ｄ）前記複数の半導体チップを一括して前記基板と熱圧着（加熱を伴った圧着、接合、接着などを言う）によって接合する工程。
２．前記項１記載の半導体集積回路装置の製造方法において、前記基板として有機基板を用いることを特徴とする半導体集積回路装置の製造方法。
３．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）基板を準備する工程；
（ｂ）複数の半導体チップを加熱ステージ上に配置する工程；
（ｃ）前記複数の半導体チップの上方に前記基板を配置する工程；
（ｄ）前記加熱ステージによって前記複数の半導体チップを直接加熱しながら、前記複数の半導体チップに対応してそれぞれ独立可動自在に支持された複数の加圧ブロックにより各々に対応する前記半導体チップを加圧することにより、前記複数の半導体チップを一括して前記基板と熱圧着によって接合する工程。
４．前記項３記載の半導体集積回路装置の製造方法において、前記（ｄ）工程で前記複数の加圧ブロックと前記加熱ステージとによって前記基板および前記半導体チップを挟んで圧着する際に、圧着前には第１の圧力のエアーを前記複数の加圧ブロックに付与し、この状態で前記複数の加圧ブロックそれぞれを前記基板に接触、もしくは前記複数の半導体チップを前記加熱ステージに接触させた後、前記第１の圧力より大きい第２の圧力のエアーを前記複数の加圧ブロックに付与して熱圧着を行うことを特徴とする半導体集積回路装置の製造方法。
５．前記項３記載の半導体集積回路装置の製造方法において、前記（ｄ）工程において前記加圧ブロックに付与する圧力を低圧から徐々に高くし、前記複数の加圧ブロックを支持する支持ブロック部と連結して設けられた荷重変化検出手段によって前記荷重変化検出手段に掛かる荷重の変化点を検出することにより、前記複数の半導体チップに掛かる圧力の大きさを求めることを特徴とする半導体集積回路装置の製造方法。
６．前記項３記載の半導体集積回路装置の製造方法において、前記（ｂ）工程の前に、前記複数の加圧ブロックと前記加熱ステージとを接触させ、この状態で前記加圧ブロックに付与する圧力を低圧から徐々に高くし、前記複数の加圧ブロックを支持する支持ブロック部と連結して設けられた荷重変化検出手段によって前記荷重変化検出手段に掛かる荷重の変化点を検出することにより、前記複数の半導体チップを前記加熱ステージに配置して熱圧着を行う際の前記複数の加圧ブロックに付与する圧力の設定値の大きさを求めることを特徴とする半導体集積回路装置の製造方法。
７．前記項３記載の半導体集積回路装置の製造方法において、前記複数の加圧ブロックは、１枚のシート状の弾性膜を介してエアーによって加圧されることを特徴とする半導体集積回路装置の製造方法。
８．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）基板を準備する工程；
（ｂ）第１の加熱ステージ上に半導体チップを配置する工程；
（ｃ）前記第１の加熱ステージ上において前記半導体チップの上方に前記基板を配置し、その後、前記半導体チップを前記第１の加熱ステージによって直接加熱しながら前記半導体チップと前記基板とを熱圧着によって仮接合する工程；
（ｄ）前記（ｃ）工程の後、前記第１の加熱ステージに隣接して設けられた第２の加熱ステージ上に、前記仮接合した前記半導体チップと前記基板とを配置する工程；
（ｅ）前記第２の加熱ステージ上において前記半導体チップを前記第２の加熱ステージによって直接加熱しながら、前記第１の加熱ステージでの加圧より長い時間前記半導体チップを加圧して前記半導体チップと前記基板とを熱圧着によって本接合する工程。
９．前記項８記載の半導体集積回路装置の製造方法において、前記第２の加熱ステージ上に前記複数の半導体チップを配置し、前記第２の加熱ステージによって前記複数の半導体チップを直接加熱しながら前記複数の半導体チップを一括して前記基板と熱圧着によって本接合することを特徴とする半導体集積回路装置の製造方法。
１０．前記項８記載の半導体集積回路装置の製造方法において、前記（ｂ）工程の前に、前記複数の半導体チップに対応してそれぞれ独立可動自在に支持された複数の加圧ブロックに、前記加圧ブロックが押し上げられない程度の高圧を付与し、この状態で前記複数の加圧ブロックと前記第２の加熱ステージとを接触させ、前記複数の加圧ブロックを支持する支持ブロック部と連結して設けられた荷重変化検出手段によって前記荷重変化検出手段に掛かる荷重の変化点を検出することにより、前記複数の加圧ブロックの着地高さを求めることを特徴とする半導体集積回路装置の製造方法。
１１．前記項８記載の半導体集積回路装置の製造方法において、前記複数の半導体チップに対応してそれぞれ独立可動自在に支持された複数の加圧ブロックを支持する支持ブロック部が、本体部に着脱自在に設けられていることを特徴とする半導体集積回路装置の製造方法。
１２．前記項１１記載の半導体集積回路装置の製造方法において、前記支持ブロック部はスペーサを介して前記本体部に着脱自在に設けられていることを特徴とする半導体集積回路装置の製造方法。
１３．前記項８記載の半導体集積回路装置の製造方法において、前記第２の加熱ステージには、前記半導体チップの裏面より小さな複数の小型ステージが設けられており、前記複数の小型ステージ上に前記半導体チップを配置することを特徴とする半導体集積回路装置の製造方法。
１４．前記項８記載の半導体集積回路装置の製造方法において、前記第２の加熱ステージには、そのチップ配置側の面に開口する複数の吸引系が設けられており、前記半導体チップと前記基板の熱圧着時に、前記チップ配置側の面の異物を前記第２の加熱ステージの吸引系を介して吸引して除去することを特徴とする半導体集積回路装置の製造方法。
１５．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）基板を準備する工程；
（ｂ）半導体チップを加熱ステージ上に配置する工程；
（ｃ）前記半導体チップの上方に前記基板を配置する工程；
（ｄ）前記半導体チップを前記加熱ステージによって加熱し、前記基板をこれより上方に配置された加熱手段によって加熱し、前記基板側より前記半導体チップ側を高い温度で加熱して前記半導体チップと前記基板とを熱圧着によって接合する工程。
１６．前記項１５記載の半導体集積回路装置の製造方法において、前記加熱手段によって前記基板側を１５０℃以下で加熱することを特徴とする半導体集積回路装置の製造方法。
１７．前記項１５記載の半導体集積回路装置の製造方法において、前記加熱手段によって前記基板側を１００℃以下で加熱することを特徴とする半導体集積回路装置の製造方法。
１８．前記項１５記載の半導体集積回路装置の製造方法において、前記加熱手段によって前記基板側を５０℃以下で加熱することを特徴とする半導体集積回路装置の製造方法。
１９．前記項１５記載の半導体集積回路装置の製造方法において、前記加熱手段によって前記基板側を常温で加熱することを特徴とする半導体集積回路装置の製造方法。
２０．前記項１５記載の半導体集積回路装置の製造方法において、前記基板として有機基板を用いることを特徴とする半導体集積回路装置の製造方法。
さらに本願のその他の発明の概要を項に分けて以下に示す。すなわち、
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）前記半導体集積回路装置の領域であるデバイス領域がマトリクス配置で複数形成された多数個取り基板を準備する工程；
（ｂ）複数の半導体チップそれぞれを各々の主面を上方に向けてステージ上に配置する工程；
（ｃ）前記複数の半導体チップの上方に前記多数個取り基板を配置する工程；
（ｄ）前記多数個取り基板のマトリクス配置の前記デバイス領域の幅方向の１列もしくは複数列ごとに前記複数の半導体チップを一括して前記多数個取り基板と熱圧着で接合する工程。
２．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）前記半導体集積回路装置の領域であるデバイス領域がマトリクス配置で複数形成された多数個取り基板を準備する工程；
（ｂ）複数の半導体チップを加熱ステージ上に配置する工程；
（ｃ）前記複数の半導体チップの上方に前記多数個取り基板を配置する工程；
（ｄ）前記加熱ステージによって前記複数の半導体チップを直接加熱しながら、前記複数の半導体チップに対応してそれぞれ独立可動自在に支持された複数の加圧ブロックにより各々に対応する前記半導体チップを加圧することにより、前記多数個取り基板のマトリクス配置の前記デバイス領域の幅方向の１列もしくは複数列ごとに前記複数の半導体チップを一括して前記多数個取り基板と熱圧着で接合する工程。
さらに本願のその他の発明の概要を項に分けて以下に示すと、
３．以下の構成を有する半導体製造装置：
（ａ）複数の半導体チップを配置可能な加熱ステージ；
（ｂ）前記複数の半導体チップに対応してそれぞれ独立可動自在に支持された複数の加圧ブロックを備えており、前記複数の加圧ブロックを加圧するためのエアーを供給する空間部を有した支持ブロック部；
（ｃ）前記支持ブロック部の前記空間部にエアーを取り込むエアー取り込み部；
（ｄ）前記支持ブロック部と連結して設けられており、荷重の変化点を検出する荷重変化検出手段。
４．以下の構成を有する半導体製造装置：
（ａ）複数の半導体チップを配置可能な加熱ステージ；
（ｂ）前記複数の半導体チップに対応してそれぞれ独立可動自在に支持された複数の加圧ブロックを備え、前記複数の加圧ブロックを加圧するためのエアーを供給する空間部を有しており、さらに本体部に着脱自在に設けられた支持ブロック部；
（ｃ）前記支持ブロック部の前記空間部にエアーを取り込むエアー取り込み部；
（ｄ）前記支持ブロック部と連結して設けられており、荷重の変化点を検出する荷重変化検出手段。
５．以下の構成を有する半導体製造装置：
（ａ）それぞれに半導体チップを配置可能であり、前記半導体チップの裏面より小さな複数の小型ステージが設けられた加熱ステージ；
（ｂ）前記複数の半導体チップに対応してそれぞれ独立可動自在に支持された複数の加圧ブロックを備えており、前記複数の加圧ブロックを加圧するためのエアーを供給する空間部を有した支持ブロック部；
（ｃ）前記支持ブロック部の前記空間部にエアーを取り込むエアー取り込み部；
（ｄ）前記支持ブロック部と連結して設けられており、荷重の変化点を検出する荷重変化検出手段。
６．以下の構成を有する半導体製造装置：
（ａ）複数の半導体チップを配置可能な加熱ステージ；
（ｂ）前記複数の半導体チップに対応してそれぞれ独立可動自在に支持された複数の加圧ブロックを備えており、前記複数の加圧ブロックを加圧するためのエアーを供給する空間部を有した支持ブロック部；
（ｃ）前記支持ブロック部内に配置され、前記複数の加圧ブロックに密着するシート状の弾性膜；
（ｄ）前記支持ブロック部の前記空間部にエアーを取り込むエアー取り込み部；
（ｅ）前記支持ブロック部と連結して設けられており、荷重の変化点を検出する荷重変化検出手段。
本願において開示される発明のうち、代表的なものに対応する実施形態によって得られる効果を簡単に説明すれば、以下のとおりである。
ダイボンディングを第１の加熱ステージと第２の加熱ステージとに分けて、第１の加熱ステージで短時間で仮接合を行い、第２の加熱ステージで複数の半導体チップを一括して本接合することにより、接合時間の短縮を図ることができる。これにより、ダイボンディングのスループットを向上でき、その生産性の向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、部材の成分に言及する場合（例えば、Ａからなる部材Ｘ）、特にそうでない旨明記した場合またはそうでないことが明確である場合を除き、それ以外の成分の含有を排除するものではない。雰囲気ガスなどについても同じである。
また、本願で半導体集積回路装置（単に半導体チップ）と言うときは、シリコン半導体チップ上に作られるものだけでなく、特にそうでない旨明示された場合をのぞき、ＳＯＩ基板上に作られるもの、その他ＴＦＴ液晶などの他の基板上に作られるものなども含むものとする。
同様に、集積回路チップなどと言うときは、特にそうでない旨明示された場合をのぞき、シリコン単結晶チップのみでなく、ＳＯＩ基板、ＧａＡｓ基板、その他ＴＦＴ液晶など作成するためのほぼ正方形または長方形の集積回路基板などを含むものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態）
図１は本発明の実施の形態の半導体集積回路装置の外部端子側の構造の一例を示す斜視図、図２は図１に示す半導体集積回路装置のチップ側の内部の構造の一例を封止体を透過して示す斜視図、図３は図１に示す半導体集積回路装置の構造の一例を示す断面図、図４は図１に示す半導体集積回路装置の組み立て手順の一例を示す製造プロセスフロー図、図５は図４に示す組み立てにおける配線基板の表面側の構造の一例を示す平面図、図６は図４に示す組み立てにおける配線基板の裏面側の構造の一例を示す平面図、図７は図４に示す組み立てのダイボンディング後の配線基板の裏面側の構造の一例を示す平面図、図８は本発明の実施の形態の半導体製造装置の概略構造の一例を示す平面図、図９は図８に示す半導体製造装置の主要部の構造の一例を示す断面図、図１０は図８に示す半導体製造装置の主要部の構造の一例を示す斜視図、図１１は図１０に示す主要部の第２の加熱ステージ側の構造の一例を示す断面図、図１２は図１１に示す主要部の低荷重着地時の動作フローの一例を示す断面図、図１３は図１１に示す主要部の変形例の低荷重着地時の動作フローを示す断面図、図１４は図１１に示す主要部の着地検出時の構造の一例を示す断面図、図１５は図１１に示す主要部の荷重設定時の構造の一例を示す断面図、図１６は図１１に示す主要部の品種切り替え時の構造の一例を示す断面図、図１７は図１１に示す主要部における弾性体密着状態の一例を示す断面図、図１８は図１１に示す主要部における異物吸引状態の一例を示す断面図、図１９は図１１に示す主要部における支持ブロック部取り付け状態の構造の一例を示す斜視図、図２０は図１９に示す支持ブロック部の取り付け方法の一例を示す斜視図、図２１は図２０に示す支持ブロック部の内部部品の構成の一例を示す斜視図、図２２は図２０に示す支持ブロック部の構造の一例を示す断面図、図２３は図２２に示す支持ブロック部の種々の変形例の構造を示す断面図、図２４は本発明の実施の形態の変形例の半導体集積回路装置の構造を示す断面図である。
本実施の形態の半導体集積回路装置は、配線基板である有機基板３と半導体チップ１とが接合された樹脂封止形の半導体パッケージであり、本実施の形態ではその一例として、図１に示すようなＢＯＣ（Board On Chip)７を取り上げて説明する。
図１〜図３に示すＢＯＣ７の構造について説明すると、一方の面の中央部にその長手方向に沿って形成された細長い開口部３ｅを有しており、さらに開口部３ｅの両側に２列に並んで配置されたバンプランド３ｆおよび開口部３ｅに近接して設けられた複数のボンディング電極３ｃおよびバンプランド３ｆとボンディング電極３ｃとを電気的に接続する配線３ｄを有する有機基板３と、有機基板３の他方の面に絶縁性のダイボンドテープ２を介して接合された半導体チップ１と、半導体チップ１のパッド（表面電極）１ａとこれに対応するボンディング電極３ｃとを電気的に接続する複数のワイヤ４と、半導体チップ１と複数のワイヤ４を樹脂によって封止する封止体６と、各バンプランド３ｆに設けられた外部端子である複数のはんだボール５とからなる。
半導体チップ１は、例えば、シリコンなどによって形成され、内部に集積回路が組み込まれている。さらに、半導体チップ１はその主面（第１の主面）１ｂを基板側に向け、有機基板３とダイボンドテープ２（エラストマ、ダイアタッチテープまたはダイボンドフィルムなどともいう）を介して接合されている。
すなわち、半導体チップ１の主面１ｂ上にダイボンドテープ２を介して有機基板３が配置されており、図３に示すように、有機基板３の開口部３ｅを介して半導体チップ１のパッド１ａとこれに対応する有機基板３の図１に示すボンディング電極３ｃとがワイヤ４によって接続されている。
なお、ワイヤ４は、例えば金線などである。
また、有機基板３は有機配線基板であり、有機材からなるベース基材に、銅などからなる配線３ｄやバンプランド３ｆおよびボンディング電極３ｃを形成したものである。なお、配線３ｄは、有機系の絶縁膜（有機層）であるソルダレジスト膜によって覆われて絶縁・保護されている。
封止体６は、例えば、エポキシ樹脂などである。
次に、ＢＯＣ７の組み立てについて説明する。
まず、図４のステップＳ１および図５に示すように、複数のＢＯＣ７の領域であるデバイス領域３ｈがマトリクス配置で形成された多数個取り基板３ｇを準備する。つまり、多数個取り基板３ｇは、複数の有機基板３を有している。図５は、多数個取り基板３ｇの表面３ａ側の構造を示すものであり、それぞれのデバイス領域３ｈには、中央の開口部３ｅの両側に複数の配線３ｄが形成されている。
また、図６は、多数個取り基板３ｇの裏面３ｂ側の構造を示すものであり、それぞれのデバイス領域３ｈには、中央の開口部３ｅの両側にエラストマであるダイボンドテープ２が貼り付けられている。あるいは、エラストマとして熱可塑性樹脂などの接着材が塗布されていてもよい。
なお、前記接着材は、熱可塑性または熱硬化性の何れであってもよく、例えば、単層構造の材料からなる。また、接着材が塗布材の場合、半硬化状態の塗布材を塗布する。
その後、図４のステップＳ２および図７に示すように、多数個取り基板３ｇの裏面３ｂ側の各デバイス領域３ｈにダイボンドテープ２を介して半導体チップ１を接合するダイボンディングを行う。その際、半導体チップ１の主面１ｂ側をダイボンドテープ２に接合して、半導体チップ１の各パッド１ａが多数個取り基板３ｇの各デバイス領域３ｈの開口部３ｅ内に配置されるように両者を接合する。
その後、ステップＳ３に示すワイヤボンディングを行う。
すなわち、図３に示すように半導体チップ１のパッド１ａとこれに対応する多数個取り基板３ｇのデバイス領域３ｈのボンディング電極３ｃ（図１参照）とをワイヤ４で接続する。
その後、ステップＳ４に示す樹脂モールディングを行う。
ここでは、多数個取り基板３ｇ上の複数のデバイス領域３ｈを一括して樹脂モールディングする。
その後、ステップＳ５に示すボールマウントを行う。
ここでは、多数個取り基板３ｇの各デバイス領域３ｈにおける各バンプランド３ｆに外部端子となるはんだボール５を搭載する。
その後、ステップＳ６に示すダイシングを行って各パッケージへの個片化を行う。すなわち、ダイシングによって多数個取り基板３ｇと封止体６とを各デバイス領域３ｈ単位に切断して個片化する。
これにより、ＢＯＣ７の組み立て完了となる。
次に、本実施の形態の半導体集積回路装置（ＢＯＣ７）の製造方法として、ＢＯＣ７の組み立てにおけるダイボンディングについてその詳細を説明する。
まず、前記ダイボンディング（チップマウント）工程で用いるチップマウンタ（半導体製造装置）８の主構成について説明する。
図８に示すチップマウンタ８は、多数個取り基板３ｇと半導体チップ１の仮圧着（仮接合）を行う第１の圧着部９と、前記仮圧着後に本圧着（本接合）を行う第２の圧着部１０と、チップ圧着前の多数個取り基板３ｇを収納するストッカー１１と、ストッカー１１から多数個取り基板３ｇを取り出してガイドレール１２上に移し替るハンドラ１３と、多数個取り基板３ｇをプリベークするプリベーク部１４と、ダイシング済みの半導体ウェハを収納するロードポート１５と、ロードポート１５から半導体ウェハを取り出してウェハステージ１７に移し替る搬出ロボット１６と、ウェハステージ１７上の半導体ウェハから半導体チップ１をピックアップして第１の圧着部９に搬送するピックアップ部１８と、半導体チップ１の本圧着を終えた多数個取り基板３ｇを収納する製品アンローダ１９とを有している。
図９および図１０に示すように、第１の圧着部９には、加圧を行う第１のヘッド９ａと、半導体チップ１を搭載可能な第１の加熱ステージ（第１のステージ）９ｂとが設けられており、それぞれに加熱手段であるヒータ９ｃが組み込まれている。また、第１のヘッド９ａは、その先端部に加圧ブロック９ｇを有した支持ブロック部９ｆを備えており、この支持ブロック部９ｆはブロック本体部９ｄに取り付けられている。さらに、ブロック本体部９ｄは傾き調整機構部９ｅに連結している。
また、第１の加熱ステージ９ｂは、ＸＹステージ９ｈに取り付けられている。
以上により、第１の圧着部９では、図９に示すように、１stepとして半導体チップ１の位置決め、および半導体チップ１と多数個取り基板３ｇの仮圧着を行う。前記仮圧着は、半導体チップ１が剥がれない程度の接合のことであり、第１の圧着部９では、チップ１つずつ第１のヘッド９ａによって熱圧着を行う。
なお、熱圧着の際には、半導体チップ１を第１の加熱ステージ９ｂによって多数個取り基板３ｇを介在することなく直接加熱するとともに、多数個取り基板３ｇの上方に配置されたブロック本体部９ｄ内のヒータ９ｃによって多数個取り基板３ｇを介して半導体チップ１と多数個取り基板３ｇの接合部を加熱する。第１の圧着部９での１つの半導体チップ１に対する加圧時間は、例えば、０.1秒程度である。
一方、第２の圧着部１０には、加圧を行う第２のヘッド１０ａと、半導体チップ１を搭載可能な第２の加熱ステージ（第２のステージ）１０ｂとが設けられており、それぞれに加熱手段であるヒータ１０ｃが組み込まれている。また、第２のヘッド１０ａは、その先端部に複数の加圧ブロック１０ｎを有した支持ブロック部１０ｍを備えており、この支持ブロック部１０ｍはブロック本体部（本体部）１０ｄに着脱自在に取り付けられている。さらに、ブロック本体部１０ｄは傾き調整機構部１０ｉに連結している。
また、複数の加圧ブロック１０ｎは、支持ブロック部１０ｍとブロック本体部１０ｄとによって内部に形成される空間部１０ｐに配置され、かつこの空間部１０ｐにおいて、１枚のシート状の弾性膜１０ｔによって各々上下方向に独立可動自在に押圧された状態で支持ブロック部１０ｍ内で支持されている。
なお、空間部１０ｐにエアーを供給する際のエアーの通路であるエアー供給系１０ｑがブロック本体部１０ｄに形成されている。
以上により、第２の圧着部１０では、第１の圧着部９で仮圧着が行われた半導体チップ１に対して、図９に示すように、２stepとして複数の半導体チップ１の多数個取り基板３ｇへの本圧着を行う。前記本圧着の際には、ブロック本体部１０ｄのエアー供給系１０ｑから空間部１０ｐに対して高圧を供給して各々の加圧ブロック１０ｎを所望の設定荷重で加圧するとともに、複数の半導体チップ１を第２の加熱ステージ１０ｂにより直接加熱する。
すなわち、第２の圧着部１０では、複数の半導体チップ１（例えば、図９では３個の半導体チップ１）を一括して（同時に）加熱および加圧する。第２の圧着部１０での１つの半導体チップ１に対する加圧時間は、第１の圧着部９に比較して遥かに長く、例えば、４秒程度である。
また、図１１に示すように、第２のヘッド１０ａには、荷重変化検出手段であるロードセル１０ｅが組み込まれており、実際の熱圧着時の半導体チップ１にかかっているトータルの荷重の大きさやヘッド先端部（加圧ブロック１０ｎの先端部）の着地高さの検出などを行うことができる。
ロードセル１０ｅは、ロードセル支持部１０ｈ上に配置されるとともに、高さ制御プレート１０ｆによって挟み込まれて支持されており、ロードセル１０ｅ以降の先端側のブロックの自重をキャンセルすることが可能な構造になっている。高さ制御プレート１０ｆは、サーボ駆動用のモータ１０ｇによって高さ制御することができる。また、ロードセル支持部１０ｈは、傾き調整機構部１０ｉを介してブロック本体部１０ｄと連結している。傾き調整機構部１０ｉは、ブロック本体部１０ｄの傾斜を調整するものである。
なお、第２の加熱ステージ１０ｂもその高さをサーボ制御することが可能になっている。
また、第２のヘッド１０ａでは、その先端圧力のみで荷重制御を行うことが可能になっている。すなわち、ブロック本体部１０ｄのエアー供給系１０ｑから空間部１０ｐに送り込むエアーの量を制御することにより、複数の加圧ブロック１０ｎに掛かる荷重を切り替えることが可能である。
これにより、第２の圧着部１０における熱圧着時に、図１２のＡ〜Ｄに示すように、製品に対して複数の加圧ブロック１０ｎを低荷重で着地させることができる。
すなわち、第１の圧着部９の第１の加熱ステージ９ｂで各半導体チップ１が仮圧着された多数個取り基板３ｇを、第１の圧着部９と隣接する第２の圧着部１０の第２の加熱ステージ１０ｂ上に配置する。この時、半導体チップ１は多数個取り基板３ｇの下側、すなわち第２の加熱ステージ１０ｂ側に配置されており、ブロック本体部１０ｄのエアー供給系１０ｑから空間部１０ｐに対して低圧（第１の圧力）のエアーを複数の加圧ブロック１０ｎに付与する（図１２のＡ）。
続いて、この状態で第２の加熱ステージ１０ｂを上昇し、複数の半導体チップ１を第２の加熱ステージ１０ｂ上に載置する（図１２のＢ）。第２の加熱ステージ１０ｂにはヒータ１０ｃが組み込まれているため、第２の加熱ステージ１０ｂによって複数の半導体チップ１それぞれを直接加熱する。
その後、第２のヘッド１０ａを下降させて、支持ブロック部１０ｍによってそれぞれ独立可動自在に支持された複数の加圧ブロック１０ｎを多数個取り基板３ｇに接触させる（図１２のＣ）。
多数個取り基板３ｇおよび複数の半導体チップ１が第２の加熱ステージ１０ｂと複数の加圧ブロック１０ｎとによって挟まれた後、前記低圧（第１の圧力）より大きい高圧（第２の圧力）のエアーをブロック本体部１０ｄのエアー供給系１０ｑから空間部１０ｐに対して供給して複数の加圧ブロック１０ｎに付与する（図１２のＤ）。
その際、全ての加圧ブロック１０ｎが小さい荷重で多数個取り基板３ｇ上に着地した後、弾性膜１０ｔによって各加圧ブロック１０ｎの高さのバラツキを吸収した状態で高圧に切り替える。
この状態で、第２の圧着部１０の第２の加熱ステージ１０ｂ上において、第２の加熱ステージ１０ｂによって複数の半導体チップ１それぞれを直接加熱しながら多数個取り基板３ｇと複数の半導体チップ１との熱圧着である本圧着を行う。
すなわち、本実施の形態の第２のヘッド１０ａでは、本圧着を行う際に、複数の加圧ブロック１０ｎが製品に接触するまでは低荷重を多数個取り基板３ｇに付与し、接触後、高圧に切り換えて当初の設定荷重を多数個取り基板３ｇと半導体チップ１それぞれに付与する。
これにより、本圧着時のヘッド着地の際に、製品に加圧ブロック１０ｎが衝撃を与えて、製品が損傷することを防止できる。
なお、第２の圧着部１０での第２のヘッド１０ａによる加圧は、第１の加熱ステージ９ｂでの加圧より長い時間半導体チップ１を加圧する。
例えば、第１の加熱ステージ９ｂでの加圧時間は、０.1秒程度であるのに対して、第２の加熱ステージ１０ｂでの加圧時間は、４秒程度である。
したがって、第２の加熱ステージ１０ｂで比較的長い時間加圧できるため、従来のダイボンディング方法に比較して製品の加熱温度を低く設定することができる。
図１３は、図１２に示すチップマウント方法の変形例であり、第１の加熱ステージ９ｂで仮圧着された多数個取り基板３ｇと半導体チップ１を第２の加熱ステージ１０ｂ上に配置した（図１３のＡ）後、第２のヘッド１０ａを降下し、複数の加圧ブロック１０ｎを多数個取り基板３ｇに接触させる（図１３のＢ）。その後、第２の加熱ステージ１０ｂを上昇させ、複数の加圧ブロック１０ｎと第２の加熱ステージ１０ｂとによって多数個取り基板３ｇと半導体チップ１を挟んだ状態とする（図１３のＣ）。図１２に示すチップマウント方法と同様にここまでを低圧で行う。
その後、図１２に示すチップマウント方法と同様に、前記低圧（第１の圧力）より大きい高圧（第２の圧力）のエアーをブロック本体部１０ｄのエアー供給系１０ｑから空間部１０ｐに対して供給して複数の加圧ブロック１０ｎに付与し、この状態で本圧着を行う（図１３のＤ）。
なお、第２の圧着部１０において本圧着を行う際には、多数個取り基板３ｇの下側に配置された半導体チップ１を、その裏面（第２の主面）１ｃ側から第２の加熱ステージ１０ｂ上で基板を介在することなく直接加熱するとともに、多数個取り基板３ｇを、これより上方に配置されたブロック本体部１０ｄ内のヒータ１０ｃによって支持ブロック部１０ｍおよび加圧ブロック１０ｎを介して加熱する。これによって、多数個取り基板３ｇとそれぞれの半導体チップ１の接合部とをその上下両側から加熱して熱圧着する。
すなわち、半導体チップ１を第２の加熱ステージ１０ｂ側から加熱し、さらに多数個取り基板３ｇを、この多数個取り基板３ｇを挟んで第２の加熱ステージ１０ｂと反対側から加熱して熱圧着を行う。
その際、基板側より半導体チップ側を高い温度で加熱する。例えば、半導体チップ１は、シリコンであり、熱伝導度が比較的良いため、半導体チップ側は２００℃程度で加熱する。一方、多数個取り基板３ｇは、絶縁性部材が主材料であるため、熱伝導度が悪く、さらに熱変形や配線断線を引き起こし易いことにより、なるべく低い温度、例えば１５０℃以下、可能であれば１００℃以下、好ましくは５０℃以下、最適には常温を設定する。
ここで、多数個取り基板３ｇ（有機基板３）の構造の一例を説明すると、その主要部を構成するベース基材である有機樹脂部材が、例えば、ＢＴ樹脂（ビスマレイミド・トリアジン系樹脂）によって形成され、前記有機樹脂部材の表裏両面に銅からなる配線層が形成され、さらに、それぞれの配線層の所定領域の表面に有機系の絶縁膜（有機層）であるソルダレジスト膜が形成されている。したがって、この場合の多数個取り基板３ｇ（有機基板３）は、配線層を２層有した多層配線基板である。
なお、ＢＴ樹脂のガラス転移温度（Ｔｇ）は、例えば、２４０〜３３０℃であり、したがって、この場合の第２の加熱ステージ１０ｂ上における半導体チップ１の裏面１ｃ側からの加熱温度（２００℃）は、ＢＴ樹脂のガラス転移温度（２４０〜３３０℃）より低く、基板の熱変形などの熱による不具合の発生を防止できる。
また、前記ソルダレジスト膜の剛性率は、前記有機樹脂部材であるＢＴ樹脂より低く、したがって、半導体チップ１と多数個取り基板３ｇ（有機基板３）の接合は、ＢＴ樹脂よりも剛性率が低い有機層である前記ソルダレジスト膜を介して行われるため、半導体チップ１と基板の密着度を高めることができる。
なお、多数個取り基板３ｇの構造については、前記構造に限定されるものではなく、例えば、２層以上の配線層を有する多層配線基板であってもよく、また、前記主要部を構成する有機樹脂部材は、ＢＴ樹脂以外の樹脂であってもよい。
また、半導体チップ１とダイボンドテープ２などの接着材との接合は、半導体チップ１の主面１ｂである表面と前記接着材との接合であり、例えば、半導体チップ１の表面に保護膜が形成されている場合、この保護膜と前記接着材とを接合つまり熱圧着する。
次に、図１４は、第２のヘッド１０ａの先端の加圧ブロック１０ｎの着地検出を示すものである。
前記着地検出を行う際には、まず、第２の加熱ステージ１０ｂ上に製品を載置しない状態で、支持ブロック部１０ｍによって独立可動自在に支持された複数の加圧ブロック１０ｎに対して、加圧ブロック１０ｎが押し上げられない程度の高圧をブロック本体部１０ｄのエアー供給系１０ｑから付与する。すなわち、通常の荷重では加圧ブロック１０ｎが押し上げられないように加圧ブロック１０ｎに対して高圧を掛ける。
この状態で第２の加熱ステージ１０ｂを上昇させて複数の加圧ブロック１０ｎと第２の加熱ステージ１０ｂとを接触させる。さらに、モータ１０ｇを駆動して高さ制御プレート１０ｆを下降させ、ロードセル１０ｅが変化を示した箇所が加圧ブロック１０ｎの初期高さとなる。この方法を用いることにより、加圧ブロック１０ｎの着地高さを求めることが可能になる。
さらに、第２の加熱ステージ１０ｂ上に製品を載置した状態で、加圧ブロック１０ｎに付与する圧力を低圧から徐々に高くしていき、ロードセル１０ｅに掛かる荷重の変化点を検出することにより、複数の半導体チップ１に掛かる圧力の大きさを求めることができる。すなわち、実際に半導体チップ１を本圧着している最中に、半導体チップ１に対してどれぐらいの荷重が掛かっているかを求めることができる。
次に、図１５は、設定荷重の検出を示すものである。
前記設定荷重の検出は、第２の加熱ステージ１０ｂ上に製品を載置しない状態で、まず、加圧ブロック１０ｎに低圧を掛けた状態で第２の加熱ステージ１０ｂを上昇させて複数の加圧ブロック１０ｎと第２の加熱ステージ１０ｂとを接触させる。すなわち、小さい圧力で加圧ブロック１０ｎを着地させておく。この状態でモータ１０ｇの駆動により高さ制御プレート１０ｆを一定量下降させてロードセル１０ｅを押し込む。
その後、複数の加圧ブロック１０ｎに付与する圧力を徐々に高くし、ロードセル１０ｅに掛かる荷重の変化点を検出することにより、複数の半導体チップ１を第２の加熱ステージ１０ｂに配置して熱圧着（本圧着）を行う際の複数の加圧ブロック１０ｎに付与する圧力の設定値の大きさを求めることができる。
これにより、複数の半導体チップ１を同時に熱圧着する際の設定荷重の大きさをチップマウンタ８のみで検出することができる。
なお、チップマウンタ８では、荷重到達で設定荷重を検出した後、その設定エアー圧力をチップマウンタ８に記憶させておく。
次に、図１６は、ツール交換の方法を示す図である。
すなわち、本実施の形態のチップマウンタ８では、第２のヘッド１０ａにおいて、複数の加圧ブロック１０ｎを支持した支持ブロック部１０ｍ（ツールともいう）がブロック本体部１０ｄに対して着脱自在に設けられており、この支持ブロック部１０ｍのみ（ツールのみ）を取り外して交換することにより、容易に品種変更に対応することが可能となる。変更は、例えば、半導体チップ１の連数、チップサイズもしくは荷重などによるものである。
次に、図１７は、加圧ブロック１０ｎに掛かる荷重の大きさと加圧ブロック１０ｎの高さのバラツキ吸収を示したものであり、それぞれの加圧ブロック１０ｎに掛かる荷重の大きさは、エアー圧Ｐ×受圧面積Ｓである。また、低圧時に、弾性膜１０ｔを加圧ブロック１０ｎの頭部形状に倣うように変形させ、これにより、加圧ブロック１０ｎの高さ誤差を吸収し、その後、設定圧に調整する。その結果、それぞれの加圧ブロック１０ｎの高さのバラツキを吸収することができる。
次に、図１８は、第２の加熱ステージ１０ｂにおけるシリコン屑（異物）の発生防止と屑の挟み込み防止について示したものである。
すなわち、第２の加熱ステージ１０ｂには、そのステージ表面に、それぞれが半導体チップ１の裏面（第２の主面）１ｃより小さな複数の小型ステージ１０ｊが設けられている。これにより、それぞれの半導体チップ１を各小型ステージ１０ｊに載置した際にも、半導体チップ１の裏面１ｃの端部が小型ステージ１０ｊに接触しないことにより、半導体チップ１のダイシングによるチッピング起点箇所に接触せず、したがって、シリコン屑の発生を防ぐことができる。
さらに、第２の加熱ステージ１０ｂには、そのチップ配置側の面に開口する複数の吸引系１０ｋが設けられており、半導体チップ１と多数個取り基板３ｇの本圧着による熱圧着時に、前記チップ配置側の面に脱落したシリコン屑などの異物をこの吸引系１０ｋを介して吸引して除去することができる。
すなわち、シリコン屑などの異物が発生した場合であっても、吸引系１０ｋから除去することができるため、半導体チップ１とステージとの間での異物の挟み込みを防止することができる。
次に、図１９は、支持ブロック部１０ｍがブロック本体部１０ｄに取り付けられた外観構造を示しており、ブロック本体部１０ｄの下部に、図２０に示すようにスライドさせてはめ込み、固定ネジ１０ｗによって固定する。
なお、図２１に示すように、支持ブロック部１０ｍは、凹状に形成されているとともに、その底部には、配置する加圧ブロック１０ｎに応じた数の貫通孔１０ｘが形成されている。図２２に示すように、各加圧ブロック１０ｎは、凸状を成してプランジャの役目をするものである。これにより、支持ブロック部１０ｍの底部の各貫通孔１０ｘには、各加圧ブロック１０ｎの凸部を配置する。このように組み付けると、それぞれの加圧ブロック１０ｎの先端部は、支持ブロック部１０ｍから前記先端部を下方に向けて僅かに突出するようになっている。
さらに、支持ブロック部１０ｍ内においては、図２１に示すように、加圧ブロック１０ｎ上に薄板状の弾性膜１０ｔを配置し、次に、弾性膜１０ｔ上に枠状の弾性体スペーサ１０ｓを配置し、最上段に枠状の金属スペーサ１０ｒを配置する。
また、図２２に示すように支持ブロック部１０ｍは、ブロック本体部１０ｄに着脱自在に取り付けられている。
なお、枠状の弾性体スペーサ１０ｓは、例えば、フッ素系ゴムなどによって形成され、空間部１０ｐを密閉してその真空漏れを防止するものである。さらに、弾性体スペーサ１０ｓの弾性力によって複数の加圧ブロック１０ｎの周縁部の荷重の安定化を図ることができる。
また、金属スペーサ１０ｒは、例えば、ステンレス鋼などによって形成され、弾性体スペーサ１０ｓのブロック本体部１０ｄへの密着である焼き付けや貼り付けを防止して、支持ブロック部１０ｍのブロック本体部１０ｄへの着脱が容易にできるようにしている。すなわち、支持ブロック部１０ｍは、金属スペーサ１０ｒを介してブロック本体部１０ｄに着脱自在に取り付けられるようになっている。
また、弾性膜１０ｔは、例えば、フッ素系ゴムなどによって形成され、厚さ0.５ｍｍ程度のシート状の部材である。この弾性膜１０ｔは、空間部１０ｐにエアー圧が付与された際に、複数の加圧ブロック１０ｎそれぞれの頭部を一括して加圧するものであるが、非常に薄い部材であるため、個々の加圧ブロック１０ｎの上下動に追従して動くことが可能なものである。
また、図２２に示すように、支持ブロック部１０ｍが取り付けられるブロック本体部１０ｄには、空間部１０ｐに連通するエアー供給系１０ｑが形成されており、さらに、ブロック本体部１０ｄにはこのエアー供給系１０ｑにエアーを取り込む中継管（エアー取り込み部）１０ｕが取り付けられている。中継管１０ｕには、ホース１０ｖが接続され、加圧時のエアーは、ホース１０ｖを通って中継管１０ｕを介してエアー供給系１０ｑに送られる。
したがって、中継管１０ｕは、ホース１０ｖに熱を伝えない程度に長い方が好ましい。すなわち、中継管１０ｕが短いと、熱がホース１０ｖに伝わってホース１０ｖが膨張し、エアーの量が変化してしまうため、供給するエアーの量が変化しないように中継管１０ｕを長くしてその耐熱性を高めることが望ましい。
また、図２３は、支持ブロック部１０ｍにおける荷重安定化を図った種々の構造を示したものであり、シール薄型化により弾性膜１０ｔを薄くして弾性膜１０ｔの応答性を高めた構造、立上り薄型化で弾性膜１０ｔをダイヤフラム型とした構造、プランジャピッチ間拡大により隣あった加圧ブロック１０ｎ同士の間に隙間を設けた構造、シールバッファ機構により弾性膜１０ｔの各加圧ブロック１０ｎ間に対応した箇所に撓みを設け隣の加圧ブロック１０ｎの動作の影響を受けにくくした構造が示されている。
本実施の形態の半導体集積回路装置の製造方法では、多数個取り基板３ｇに半導体チップ１を接合するダイボンディングにおいて、前記ダイボンディングを第１の加熱ステージ９ｂと第２の加熱ステージ１０ｂとに分けて、第１の加熱ステージ９ｂで短時間で仮接合（仮圧着）を行い、その後、第２の加熱ステージ１０ｂに移して複数の半導体チップ１を一括して本接合（本圧着）することにより、接合時間の短縮を図ることができる。
これにより、ダイボンディングのスループットを向上でき、その生産性の向上を図ることができる。
また、第２の加熱ステージ１０ｂで比較的長い時間加圧できるため、従来のダイボンディング方法に比較して加熱温度を低く設定することができる。
その結果、多数個取り基板３ｇが配線３ｄを有した有機性の基板の場合には、この有機性の基板の反りなどの変形を低減できるとともに、配線パターンの剥離などの不良の発生も低減することができる。
すなわち、有機性の基板においては、基板表面の絶縁膜（有機層）であるソルダレジスト膜と銅配線との熱膨張係数が大幅に異なっており、加熱温度が高いとこの熱膨張係数の差による配線パターンの剥離や基板変形も起こり易いが、本実施の形態では加熱温度を低く設定できるため、有機性の基板の前記不良の発生を低減できる。さらに、基板変形を低減できるため、基板と半導体チップ１の接着力の安定化を図ることができる。
また、従来のフリップチップ接続による配線基板と半導体チップ１の接合では、半導体ウェハから半導体チップ１をピックアップし、半導体チップ１の主面１ｂを基板側に向けて半導体チップ１を基板上に配置した後、半導体チップ１と配線基板を熱圧着などによって接合しており、この場合、半導体チップ１を基板上に搬送する機構が配線基板の上側に配置されることになる。さらにこの場合の加熱機構は、搬送機構が基板の上側に配置されるため、配線基板の上側に配置することが困難となり、配線基板の下側のステージに埋め込まれており、この構造においてステージ側から加熱を行うと、配線基板を介してチップ−基板間の接合部を加熱することになるため、接合部の温度は十分に上がらず、接合不良が発生する。さらに、接合部の温度を十分に得ようと加熱温度を高くすると、配線基板に反りなどの変形が発生したり、圧着部の剥がれなどの不具合が生じる。
これに比較して、本実施の形態の半導体集積回路装置の製造方法では、ダイボンディングの際に、ステージ上に半導体チップ１をその主面１ｂを上向きにして配置し、半導体チップ１の上方に多数個取り基板３ｇを配置して両者を接合するため、半導体チップ１の裏面１ｃを基板を介在することなく直接加熱することができ、チップを効率良く加熱することができる。
その結果、半導体チップ１と配線基板である多数個取り基板３ｇとの接合部を十分に加熱することができるとともに、基板側からの加熱温度をチップ側に比べて低く設定することができる。
これにより、配線基板の熱変形を低減することができる。
さらに、半導体チップ１と配線基板との接合部を十分に加熱することができるため、半導体チップ１の接合の安定化を図ることができる。これにより、接合部（圧着部）の剥がれなどの不具合の発生を防止することができ、半導体チップ１の接合品質の安定化を図って製品の信頼性の向上を図ることができる。
また、ＢＯＣ７などの半導体集積回路装置の薄型化などによって薄膜化された半導体チップ１を用いる場合、前記従来のフリップチップ接続による配線基板と半導体チップ１の接合においては、チップの表裏反転機構が必要になり、薄膜化されたチップのハンドリングが困難となってチップの表裏反転時に不具合が起こり易い。
これに比較して本実施の形態の半導体集積回路装置の製造方法では、表裏反転機構を使用することなくステージ上に主面１ｂを上方に向けて半導体チップ１を載置するため、反転機構が不要になる分、半導体製造装置の構造を簡略化できるとともに、ステージ上において半導体チップ１の裏面１ｃ側から基板を介在させない直接的な加熱を行うため、半導体チップ１が薄くなる分、半導体チップ１と配線基板との接合部をさらに効率良く加熱することができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、半導体集積回路装置の一例として、ＢＯＣ７を取り上げて説明したが、前記半導体装置は、多数個取り基板３ｇなどの基板を用いて、この基板と半導体チップ１とを接合して組み立てられるものであれば、ＢＯＣ７に限定されるものではなく、図２４に示すようなＬＯＣ（Lead On Chip) ２０などの他の半導体装置であってもよい。
ＬＯＣ２０は、インナリード２０ａと半導体チップ１とがダイボンドテープ２を介して接合されたものであり、バスバーリード２０ｃを跨いでインナリード２０ａと半導体チップ１とがワイヤ４によって電気的に接続されている。さらに、アウタリード２０ｂは、ガルウィング状に形成されている。
ＬＯＣ２０の組み立てにおいては、インナリード２０ａやアウタリード２０ｂを有したリードフレーム（基板）と、半導体チップ１とを接合する際に、本実施の形態の半導体集積回路装置の製造方法を適用する。
本発明は、基板と半導体チップを接合する半導体集積回路装置の製造技術に好適である。
本発明の実施の形態の半導体集積回路装置の外部端子側の構造の一例を示す斜視図である。 図１に示す半導体集積回路装置のチップ側の内部の構造の一例を封止体を透過して示す斜視図である。 図１に示す半導体集積回路装置の構造の一例を示す断面図である。 図１に示す半導体集積回路装置の組み立て手順の一例を示す製造プロセスフロー図である。 図４に示す組み立てにおける配線基板の表面側の構造の一例を示す平面図である。 図４に示す組み立てにおける配線基板の裏面側の構造の一例を示す平面図である。 図４に示す組み立てのダイボンディング後の配線基板の裏面側の構造の一例を示す平面図である。 本発明の実施の形態の半導体製造装置の概略構造の一例を示す平面図である。 図８に示す半導体製造装置の主要部の構造の一例を示す断面図である。 図８に示す半導体製造装置の主要部の構造の一例を示す斜視図である。 図１０に示す主要部の第２の加熱ステージ側の構造の一例を示す断面図である。 図１１に示す主要部の低荷重着地時の動作フローの一例を示す断面図である。 図１１に示す主要部の変形例の低荷重着地時の動作フローを示す断面図である。 図１１に示す主要部の着地検出時の構造の一例を示す断面図である。 図１１に示す主要部の荷重設定時の構造の一例を示す断面図である。 図１１に示す主要部の品種切り替え時の構造の一例を示す断面図である。 図１１に示す主要部における弾性体密着状態の一例を示す断面図である。 図１１に示す主要部における異物吸引状態の一例を示す断面図である。 図１１に示す主要部における支持ブロック部取り付け状態の構造の一例を示す斜視図である。 図１９に示す支持ブロック部の取り付け方法の一例を示す斜視図である。 図２０に示す支持ブロック部の内部部品の構成の一例を示す斜視図である。 図２０に示す支持ブロック部の構造の一例を示す断面図である。 図２２に示す支持ブロック部の種々の変形例の構造を示す断面図である。 本発明の実施の形態の変形例の半導体集積回路装置の構造を示す断面図である。
符号の説明
１ 半導体チップ
１ａ パッド
１ｂ 主面
１ｃ 裏面
２ ダイボンドテープ
３ 有機基板（基板）
３ａ 表面
３ｂ 裏面
３ｃ ボンディング電極
３ｄ 配線
３ｅ 開口部
３ｆ バンプランド
３ｇ 多数個取り基板（基板）
３ｈ デバイス領域
４ ワイヤ
５ はんだボール
６ 封止体
７ ＢＯＣ（半導体集積回路装置）
８ チップマウンタ
９ 第１の圧着部
９ａ 第１のヘッド
９ｂ 第１の加熱ステージ
９ｃ ヒータ（加熱手段）
９ｄ ブロック本体部（本体部）
９ｅ 傾き調整機構部
９ｆ 支持ブロック部
９ｇ 加圧ブロック
９ｈ ＸＹステージ
１０ 第２の圧着部
１０ａ 第２のヘッド
１０ｂ 第２の加熱ステージ
１０ｃ ヒータ（加熱手段）
１０ｄ ブロック本体部（本体部）
１０ｅ ロードセル（荷重変化検出手段）
１０ｆ 高さ制御プレート
１０ｇ モータ
１０ｈ ロードセル支持部
１０ｉ 傾き調整機構部
１０ｊ 小型ステージ
１０ｋ 吸引系
１０ｍ 支持ブロック部
１０ｎ 加圧ブロック
１０ｐ 空間部
１０ｑ エアー供給系
１０ｒ 金属スペーサ
１０ｓ 弾性体スペーサ
１０ｔ 弾性膜
１０ｕ 中継管（エアー取り込み部）
１０ｖ ホース
１０ｗ 固定ネジ
１０ｘ 貫通孔
１１ ストッカー
１２ ガイドレール
１３ ハンドラ
１４ プリベーク部
１５ ロードポート
１６ 搬出ロボット
１７ ウェハステージ
１８ ピックアップ部
１９ 製品アンローダ
２０ ＬＯＣ（半導体集積回路装置）
２０ａ インナリード
２０ｂ アウタリード
２０ｃ バスバーリード

Claims (8)

  1. （ａ）複数のデバイス形成領域を有し、かつ、有機材からなるベース基材を有する有機配線基板を準備する工程；
    （ｂ）集積回路が形成された主面と、前記主面と反対側の裏面とを有する複数の半導体チップを準備する工程；
    （ｃ）前記複数の半導体チップの前記主面側が前記有機配線基板に向き合うように、前記複数の半導体チップを接着材を介して前記有機配線基板の前記複数のデバイス形成領域に仮接着する工程；
    （ｄ）前記複数の半導体チップの前記裏面が加熱ステージに接するように、前記複数の半導体チップが仮接着された前記有機配線基板を前記加熱ステージ上に配置する工程；
    （ｅ）前記複数の半導体チップを前記加熱ステージにより第１の温度で加熱し、かつ、前記有機配線基板の上方に配置された加熱冶具により、前記有機配線基板を第２の温度で加熱するとともに、前記加熱冶具は、加圧機構を有し、前記加熱冶具により前記半導体チップを、前記有機配線基板を介して、第１の圧力で着地させ、次に第２の圧力により、前記複数の半導体チップを前記有機配線基板の前記デバイス形成領域に前記接着材により本接着する工程とを有し、
    前記加熱冶具による前記第２の温度は、前記加熱ステージによる前記第１の温度より低く、前記加熱冶具による前記第１の圧力は前記第２の圧力よりも低いことを特徴とする半導体集積回路装置の製造方法。
  2. 請求項１記載の半導体集積回路装置の製造方法において、前記（ｅ）工程は、前記加熱冶具によって前記有機配線基板を前記複数の半導体チップの方向に加圧することによって、前記複数の半導体チップを前記有機配線基板の前記デバイス形成領域に熱圧着することを特徴とする半導体集積回路装置の製造方法。
  3. 請求項２記載の半導体集積回路装置の製造方法において、前記第２の温度は、１５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
  4. 請求項２記載の半導体集積回路装置の製造方法において、前記第２の温度は、１００℃以下であることを特徴とする半導体集積回路装置の製造方法。
  5. 請求項２記載の半導体集積回路装置の製造方法において、前記第２の温度は、５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
  6. 請求項２記載の半導体集積回路装置の製造方法において、前記第１の温度は、前記有機配線基板のベース基材のガラス転移温度より低いことを特徴とする半導体集積回路装置の製造方法。
  7. 請求項６記載の半導体集積回路装置の製造方法において、前記第１の温度は、２００℃程度であることを特徴とする半導体集積回路装置の製造方法。
  8. 請求項１記載の半導体集積回路装置の製造方法において、前記（ａ）工程における前記有機配線基板は、前記複数のデバイス形成領域の各々に供給された前記接着材を有し、
    前記（ｃ）工程における前記仮接着は、前記複数の半導体チップに対して個別で施され、前記（ｅ）工程における前記本接着は、前記複数の半導体チップに対して一括して施されることを特徴とする半導体集積回路装置の製造方法。
JP2008227676A 2008-09-05 2008-09-05 半導体集積回路装置の製造方法 Expired - Fee Related JP4796610B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008227676A JP4796610B2 (ja) 2008-09-05 2008-09-05 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008227676A JP4796610B2 (ja) 2008-09-05 2008-09-05 半導体集積回路装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003327046A Division JP4206320B2 (ja) 2003-09-19 2003-09-19 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008288622A JP2008288622A (ja) 2008-11-27
JP4796610B2 true JP4796610B2 (ja) 2011-10-19

Family

ID=40147976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008227676A Expired - Fee Related JP4796610B2 (ja) 2008-09-05 2008-09-05 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4796610B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207754A (ja) 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
CN110970321B (zh) * 2018-09-30 2022-06-10 上海微电子装备（集团）股份有限公司 一种芯片贴片设备及芯片贴片方法
CN116068434B (zh) * 2023-04-07 2023-06-09 安徽国麒科技有限公司 一种锂离子电池的分容快速检测装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284438A (ja) * 1989-04-26 1990-11-21 Seiko Epson Corp 半導体装置の実装方法
JP2000100837A (ja) * 1998-09-17 2000-04-07 Miyagi Oki Denki Kk 半導体素子の実装装置
JP2001168146A (ja) * 1999-12-09 2001-06-22 Sony Corp 部品装着装置及び部品装着方法
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008288622A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
JP4206320B2 (ja) 半導体集積回路装置の製造方法
JP3839323B2 (ja) 半導体装置の製造方法
KR20100112536A (ko) 반도체 집적 회로 장치의 제조 방법
US9553069B2 (en) Bonding apparatus and substrate manufacturing equipment including the same
JP2011159847A (ja) 半導体装置の接合装置及び接合方法
JP2009289959A (ja) ボンディング装置およびボンディング方法
JP4796610B2 (ja) 半導体集積回路装置の製造方法
KR101619460B1 (ko) 적층형 반도체 패키지의 제조장치
JP2001345355A (ja) サポートフレーム貼付装置
JP4991180B2 (ja) 電子部品の実装方法および装置
JP4640380B2 (ja) 半導体装置の実装方法
KR101619455B1 (ko) 적층형 반도체 패키지의 제조방법
KR101300573B1 (ko) 반도체 패키지 제조용 칩 이송 장치
JP2007142128A (ja) 半導体装置およびその製造方法
JP2004235411A (ja) 電子部品のボンディング方法及び装置
JP5512723B2 (ja) 電子部品の実装方法および装置
US20230290666A1 (en) Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
JP2002118149A (ja) 半導体装置の製造方法および半導体製造装置
KR102284943B1 (ko) 본딩 장치 및 본딩 방법
JP2000232113A (ja) ダイボンダ
JPH10223687A (ja) フリップチップ実装モジュール及び製造方法、製造装置
KR20070022058A (ko) 부품 실장방법 및 부품 실장장치
JPH0251258B2 (ja)
JPH11297757A (ja) 半導体装置の製造方法および製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4796610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees