JPH10223687A - フリップチップ実装モジュール及び製造方法、製造装置 - Google Patents

フリップチップ実装モジュール及び製造方法、製造装置

Info

Publication number
JPH10223687A
JPH10223687A JP2484897A JP2484897A JPH10223687A JP H10223687 A JPH10223687 A JP H10223687A JP 2484897 A JP2484897 A JP 2484897A JP 2484897 A JP2484897 A JP 2484897A JP H10223687 A JPH10223687 A JP H10223687A
Authority
JP
Japan
Prior art keywords
semiconductor pellet
flip
semiconductor
bump electrode
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2484897A
Other languages
English (en)
Inventor
Shigeo Mizogami
繁男 溝上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2484897A priority Critical patent/JPH10223687A/ja
Publication of JPH10223687A publication Critical patent/JPH10223687A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体ペレットと印刷配線基板とを接着用樹脂
で接着したフリップチップ実装モジュールは半導体ペレ
ットが不良であると修理できず、廃棄しなければならな
かった。 【解決手段】一主面に多数のバンプ電極6が形成された
半導体ペレット3と、導電パッド23と導電パターンと
を形成した印刷配線基板22とを対向させて上記バンプ
電極6と導電パッド23とを重合させかつそれぞれの対
向面間に接着用樹脂7を介在させて加圧し一体化したフ
リップチップ実装モジュールにおいて、上記半導体ペレ
ット3は、印刷配線基板22へのマウントに先立って電
気的特性試験用基板18に加圧されてバンプ電極6の高
さが揃えられかつ電気的特性検査がなされたものである
ことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一主面に多数のバン
プ電極が形成された半導体ペレットを、導電パッドを含
む導電パターンを有する印刷配線基板上に、それぞれの
対向面間に接着用樹脂を介在させかつバンプ電極と導電
パッドとを重合させて加圧しマウントしたフリップチッ
プ実装モジュール及びその製造方法、製造装置に関す
る。
【0002】
【従来の技術】各種製品を製造するための製造装置は、
製品材料を移動させる製造ラインに沿って製造ライン上
の製品材料の位置や状態を検出する各種センサと各工程
毎の作業を行うための装置とを配置し、センサの出力に
基づいて作業装置の起動、状態変更、停止などの制御を
行い各工程毎の所定の作業を行うようにしている。この
制御には一般的にマイクロプロセッサが用いられ、各セ
ンサからの出力に基づいて予め設定されたプログラムに
従って作業装置をきめ細かく制御している。ところが多
くの作業装置の細かい制御まで一つの制御部で負担させ
ると制御部の負荷が重くなり製造装置全体の処理速度が
低下するため、各作業装置毎に補助制御部を設け処理速
度の低下防止している。この補助制御部は制御部の一部
として、各補助装置に対応して一枚あるいは複数枚の印
刷配線基板に組み込まれ、制御部と同一または近接配置
された筐体に収容され、制御部の自己診断時の動作確認
など保守、点検や修理を容易にしている。一方、作業装
置が大電流のパルス信号により駆動されるものでは、製
造装置が大掛かりとなると各作業装置と制御部とを接続
する配線が長くなり、駆動用パルス信号が配線から放射
され不要信号(雑音)を発生し、この雑音がセンサの検
出出力信号に畳重するなどしてマイクロプロセッサに入
力されると制御部が誤動作し異常処理される虞がある。
この場合、作業装置の数が多数あると誤動作の原因が把
握しにくく、障害の復旧に時間を要することがあった。
このような問題を解決するには、雑音の発生を防止する
ため各補助制御部と作業装置の間の配線を可及的に短く
し、小電流の制御信号で制御すればよい。そのため、作
業装置と一体配置することのできる小型の補助制御部の
実現が要請されている。このような要請に応えることが
できるものとして、フリップチップ実装モジュールがあ
る。この一例を図5から説明する。図において、1はセ
ラミックやガラスなどの絶縁基板、2は絶縁基板1の一
主面に形成された電極パッドで、他の電子部品(図示せ
ず)と電気的に接続し電子回路を構成するための導電パ
ターン(図示せず)に接続されている。この電極パッド
2、導電パターンは通常、銅が用いられ、電極パッド2
には金メッキされる。3はマイクロプロセッサなどの半
導体ペレットで、内部に互いに電気的に分離されて回路
素子(図示せず)が形成され、各回路素子は表面に形成
した配線パターン(図示せず)によって要部が電気的に
接続され電子回路が形成されている。この半導体ペレッ
ト3は一主面を絶縁膜4で被覆して配線パターンを保護
し、この絶縁膜4の一部に窓明けして平面電極5を形成
し、さらにこの平面電極5にバンプ電極(突起電極)6
を形成している。平面電極5はアルミニウムで形成さ
れ、バンプ電極6は金で形成されている。7は絶縁基板
1の導電パッド2で囲まれる領域に予め塗付され、導電
パッド2と半導体ペレット3のバンプ電極6とを位置決
めして重合させ加圧して電気的接続をする際に押し拡げ
られ、絶縁基板1と半導体ペレット3とを接着する接着
用樹脂を示す。このフリップチップ実装モジュールの製
造方法の一例を図6に示す製造装置から説明する。図
中、8は半導体ペレット3をバンプ電極6形成面を下に
向けて収容し整列させる配列トレイで、図示省略するが
移動機構に支持され取り出し予定の半導体ペレット3を
所定ポジションに位置させる。9は配列トレイ8内で整
列された半導体ペレット3を所定ポジションで吸着し一
つずつ取り出す吸着コレットで、上下動並びに水平動す
る。10は吸着コレット9の移動経路下方から吸着コレ
ット9に吸着された半導体ペレット3下面を撮像するテ
レビカメラ、11はテレビカメラ10によって得られた
映像信号からバンプ電極6の配列位置を演算する画像認
識部、12は絶縁基板1を支持する平坦な支持テーブル
で、所定ピッチでXY方向に移動し、絶縁基板1上の電
極パッド2と吸着コレット9によって吸着され降下する
半導体ペレット3のバンプ電極6とが正確に重合するよ
うに画像処理部11から出力される制御信号により位置
が微小制御される。13は絶縁基板1上の半導体ペレッ
ト3マウント予定部に接着用樹脂7を供給する樹脂供給
ノズルを示す。絶縁基板1は個々の寸法が数10mm程
度の大きさの場合、個々の基板の管理が煩雑であるた
め、通常は、数個乃至数10個の絶縁基板を連接したも
のが用いられ、半導体ペレット3を含む電子部品が実装
された後に個々に分離される。このような装置を用い、
先ず支持テーブル12上に配列トレイ8内の半導体ペレ
ット3の配列方向に合わせて絶縁基板1を仮配置する。
つぎに吸着コレット9を配列トレイ8上に移動させて降
下させ取り出し予定の半導体ペレット3を吸着して上昇
し水平動して支持テーブル12の上方に移動させる。こ
の移動中間位置で半導体ペレット3の下面をテレビカメ
ラ10で撮像し、画像処理部11によりバンプ電極6の
配列状態を検出し、この検出結果に基づいて支持テーブ
ル12の位置を微調整する。そして、位置決めされた絶
縁基板1上の所定位置に樹脂供給ノズル13により樹脂
7を供給する。さらに吸着コレット9を支持テーブル1
2上に移動させて半導体ペレット3を絶縁基板1のマウ
ント予定部に降下させて、バンプ電極6と導電パッド2
とを重合させ、さらに吸着コレット9にて重合部を加圧
し電気的接続を行う。これにより樹脂7は拡がって半導
体ペレット3の下面全体を絶縁基板1に接着し図5に示
すフリップチップ実装モジュールを得る。この種モジュ
ールの製造装置に関連するものとして、整列配置させた
半導体ペレットを一つずつ取り出す際に表裏反転させ、
移動途中で位置ずれ補正しさらに半導体ペレット下面に
接着用樹脂を塗付するようにした製造装置は例えば特開
平3ー159197号公報に開示されている。このモジ
ュールは半導体ペレット3の機能によってはそのままで
も使用可能であるが、半導体ペレット3をマウントした
後、必要に応じ他の電子部品がリフロー方式によりマウ
ントされる。また、吸着コレット9には加熱手段(図示
せず)が付設され、半導体ペレット3を介して樹脂7を
加熱し半硬化状態にして接着を確実にしている。このモ
ジュールはバンプ電極6と導電パッド2の重合部が展延
性の良好な金であるため、基板1の変形や熱膨張により
生じるストレスにも耐えることができ、多電極化にも対
応できるという利点がある。
【0003】
【発明が解決しようとする課題】しかしながら、半導体
ペレット3と絶縁基板1とは樹脂7により面接着されて
おり、バンプ電極6と電極パッド2の重合部に付着した
樹脂の接着力は平面電極5とバンプ電極6との間の接着
力よりも強力であるため、一旦樹脂7が硬化すると半導
体ペレット3を剥離することができず、剥離できたとし
てもバンプ電極6と電極パッド2の分離ができず、絶縁
基板1上に残留した樹脂によって次の半導体ペレットの
位置決めができない。そのため、半導体ペレット3の電
気的特性検査をマウント前に行って良判定された半導体
ペレットのみ使用しているが、この検査は実動作状態で
の検査ではないためモジュール完成後、半導体ペレット
3の不良が判明しても交換は不可能であった。また、他
の電子部品がマウントされないと完成しないモジュール
ではリフロー方式でマウントされた電子部品の交換は可
能であっても、樹脂7で接着された半導体ペレットは交
換できず、高価なモジュール全体を廃棄せざるを得ない
という問題があった。金を用いてバンプ電極6を形成し
た図5モジュールにおいて、絶縁基板1の導電パッド2
に金メッキを施すかわりに、鉛ー錫合金(半田)や銀ペ
ーストによる層を形成して、樹脂接着する前に、半導体
ペレット3を絶縁基板1にマウントし、半導体ペレット
3を導電パッド2に電気的に接続し、この状態でモジュ
ールとしての動作確認を行い、良判定されたもののみ液
状樹脂にて半導体ペレット3と絶縁基板1とを接着し、
不良判定されたものは、半田を溶融したり、半導体ペレ
ットに外力を加えて銀ペーストに応力を与え剥離させ、
不良の半導体ペレットを除去し、新しい半導体ペレット
と交換することもできる。この後、半導体ペレット3と
絶縁基板1の間に液状樹脂を注入し接着して動作が保証
されたモジュールを完成することができる。しかしなが
ら、金バンプ電極に対して導電パターンに半田又は銀ペ
ーストを被着したものでは、外力または熱膨張による応
力がバンプ電極6と導電パッド2の重合部にかかると、
展延性の劣る半田や銀ペーストに応力が集中し、樹脂に
て接着されていても重合部にクラックが生じ電気的接続
を損ない不良になるという問題があった。またバンプ電
極6として高温半田を用い、導電パッド2に低融点半田
をメッキしたものでも樹脂接着前であれば不良と判定さ
れた半導体ペレットの交換は可能である。高温半田でバ
ンプ電極を形成する方法として、メッキ法や蒸着法があ
るが、メッキ法では、バンプ電極を100μm乃至12
0μm程度の十分な高さにするとその径も125μm乃
至150μmと大きくなるため、バンプ電極の配列ピッ
チを大きくせざるを得ず、最大電極数が制限されるとい
う問題があった。また蒸着法では半田合金を蒸着後、高
温半田の成分である鉛と錫が蒸気圧の関係で鉛ー錫層に
分離し電極表面の融点が低下するため、蒸着後水素雰囲
気炉で再合金化するとともにバンプを半球化しなければ
ない。さらにはバンプ電極の下地の平面電極はアルミニ
ウムで形成されるが、高温半田との間で相互拡散を生じ
るため、アルミニウム上に例えばクロム、銅、金を順次
積層してバリアメタル層を形成する必要があり、製造工
程が多く、半導体ペレットの製造コストが高くつくとい
う問題もあった。
【0004】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、導電パッドを含む導電
パターンを有する印刷配線基板上に、一主面に多数のバ
ンプ電極が形成された半導体ペレットを、接着用樹脂を
介して導電パッドとバンプ電極とを重合させて加圧しマ
ウントしたフリップチップ実装モジュールにおいて、上
記半導体ペレットが、印刷配線基板へのマウントに先立
って、電気的特性試験用基板に加圧されてバンプ電極の
高さが揃えられかつ電気的特性検査がなされたものであ
ることを特徴とするフリップチップ実装モジュールを提
供する。また本発明は一主面に多数のバンプ電極が形成
された半導体ペレットを、バンプ電極と対応して導電パ
ッドが形成されかつ各導電パッドに半導体ペレットの電
気的特性を検査するための回路素子が接続された電気的
特性試験用基板上で、バンプ電極と導電パッドとを重合
させて加圧し、バンプ電極のレベリングと半導体ペレッ
トの電気的特性検査とを行う工程と、半導体ペレット
を、導電パッドを含む導電パターンを有する印刷配線基
板上に、それぞれの対向面間に接着用樹脂を介在させか
つバンプ電極と導電パッドとを重合させて加圧しマウン
トする工程とを含むことを特徴とするフリップチップ実
装モジュールの製造方法と、多数のバンプ電極が形成さ
れた半導体ペレットを、そのバンプ電極形成面を下に向
けて吸着する吸着コレットと、半導体ペレットのバンプ
電極と対応して導電パッドが形成されかつ各導電パッド
に半導体ペレットの電気的特性を検査するための回路素
子が接続された電気的特性試験用基板を備え、吸着コレ
ットに相対的に近接離隔して半導体ペレットのバンプ電
極と電気的特性試験用基板の導電パッドとを重合させ重
合部を加圧してバンプ電極のレベリングを行うとともに
半導体ペレットの電気的特性を検査する電気的特性検査
部と、半導体ペレットのバンプ電極に対応した導電パッ
ドを含む導電パターンが形成され、半導体ペレットマウ
ント予定部に接着用樹脂が被着された印刷配線基板を支
持し、電気的特性検査の結果、良判定された半導体ペレ
ットを吸着した吸着コレットに相対的に近接離隔して半
導体ペレットのバンプ電極と導電パッドとを重合させ、
半導体ペレットを印刷配線基板にマウントするマウント
部とを備えたことを特徴とするフリップチップ実装モジ
ュールの製造装置とを提供する。
【0005】
【発明の実施の形態】本発明によるフリップチップ実装
モジュールは印刷配線基板上にマウントされる半導体ペ
レットを、マウントに先立ってその下面に形成されたバ
ンプ電極を電気的特性試験用基板に加圧し、バンプ電極
の高さを揃えかつ電気的特性検査を行い、良判定された
半導体ペレットのバンプ電極と印刷配線基板の電極パッ
ドとを重合させて加圧し接着用樹脂を介してマウントし
たものであるが、このバンプ電極は、メッキ法、蒸着法
により形成することができる。またバンプ電極は金属ワ
イヤの先端を溶融して形成した金属ボールを加圧するす
るボールボンディング法によっても形成できる。金属ワ
イヤとして金線を用いることにより金のバンプ電極を形
成できる。また本発明によるフリップチップ実装モジュ
ールの製造方法では、半導体ペレットを、電気的特性試
験用基板上に仮マウントしバンプ電極のレベリングと半
導体ペレットの電気的特性検査とを行い、半導体ペレッ
トを、導電パッドを含む導電パターンを有する印刷配線
基板上に、それぞれの対向面間に接着用樹脂を介在させ
かつバンプ電極と導電パッドとを重合させて加圧しマウ
ントする。このとき半導体ペレットの、電気的特性試験
用基板上での加圧力を、印刷配線基板上での加圧力より
小さく設定する。またバンプ電極のレベリングと半導体
ペレットの電気的特性検査とが行われた半導体ペレット
を複数個、一括して印刷配線基板上にマウントすること
もできる。さらには印刷配線基板上にマウントされた半
導体ペレットを所定の時間加圧するとともに加熱し接着
用樹脂の硬化を促進させることもできる。また本発明に
よるフリップチップ実装モジュールの製造装置では、半
導体ペレットをそのバンプ電極形成面を下に向けて吸着
する吸着コレットと、半導体ペレットのバンプ電極と対
応して形成された導電パッドに半導体ペレットの電気的
特性を検査するための回路素子が接続された電気的特性
試験用基板を備え吸着コレットに相対的に近接離隔して
半導体ペレットのバンプ電極と電気的特性試験用基板の
導電パッドとを重合させ重合部を加圧してバンプ電極の
レベリングを行うとともに半導体ペレットの電気的特性
を検査する電気的特性検査部と、半導体ペレットのバン
プ電極に対応した導電パッドを含む導電パターンが形成
され半導体ペレットマウント予定部に接着用樹脂が被着
された印刷配線基板を支持して、電気的特性検査の結
果、良判定された半導体ペレットを吸着した吸着コレッ
トに相対的に近接離隔して半導体ペレットのバンプ電極
と導電パッドとを重合させ、半導体ペレットを印刷配線
基板にマウントするマウント部とを備えたことを特徴と
するが、この装置では、半導体ペレットを吸着して印刷
配線基板にマウントする吸着コレットに半導体ペレット
を加熱し接着用樹脂の硬化を促進させる加熱手段を付設
することができる。またマウント部に印刷配線基板を加
熱し接着用樹脂の硬化を促進させる加熱手段を付設する
こともできる。
【0006】
【実施例】以下に本発明の実施例を図1に示すフリップ
チップ実装モジュールの製造装置から説明する。同図に
おいて、図5と同一符号は同一物を示し重複する説明を
省略する。14は半導体ペレット3を、その一主面に形
成したバンプ電極6を下向きにして収容し整列させたペ
レット配列トレイを示す。この半導体ペレット3のバン
プ電極6は図示省略するがキャピラリに挿通しその下端
より突出させた金ワイヤの先端を溶融させて金ボールを
形成し、この金ボールをキャピラリの下端で、半導体ペ
レット3の一主面のバンプ電極形成予定部に形成した平
坦なアルミニウム電極上に加圧して押し潰し超音波接続
して、この金ボールに近い部分からワイヤを切断して形
成しており、例えば25μm径の金ワイヤを用いた場
合、図2に示すように直径80μm、厚さ25μmのバ
ンプ電極6に全高70μm程度のワイヤの切断残り部分
6aが残留する。このワイヤ切断残り部分6aはバンプ
電極6に対してほぼ垂直で所定長さとなるように切断さ
れるが、この高さと方向のばらつきを厳密に抑えること
はできない。15はペレット配列トレイ14を支持して
定ピッチでXY方向に移動し、トレイ14内の半導体ペ
レット3を取り出しポジションに移動させる第1の支持
テーブル、16は半導体ペレット3の電気的特性を検査
する電気的特性検査部で、支持台17に支持させた電気
的特性試験用基板18に回路素子19を接続し、さらに
半導体ペレット3と回路素子19とで構成される回路全
体の動作試験をする検査装置20とで構成される。電気
的特性試験用基板18は半導体ペレット3のバンプ電極
6に対応して導電パッド18aが形成され、この電極パ
ッド18aが回路素子19によって構成される回路に接
続されて、半導体ペレット3が組み込まれるモジュール
と同じ回路を形成する。また、電気的特性試験用基板1
8は少なくとも導電パッド18aの形成領域が平坦でか
つ撓み変形しないように材料が選択され支持台17の支
持面が設定されている。そして導電パッド18aは銅に
金または金合金をメッキしておりバンプ電極6との電気
的接続を確実にしている。21はマウント部で、半導体
ペレット3がマウントされるモジュールとなる小基板2
2aを多数、図示点線部分で切断可能に連結一体化し、
小基板22aの少なくとも上面に半導体ペレット3のバ
ンプ電極6と接続される導電パッド23が形成された印
刷配線基板22を支持する第2の支持テーブル24を有
する。この支持テーブル24は図示省略するがXY方向
に定ピッチ移動し、小基板22a上の半導体ペレット3
が供給されるペレット供給ポジションに位置決めする。
25はペレット供給ポジションにある小基板22a上に
接着用樹脂7を供給する樹脂供給ノズルを示す。第1の
支持テーブル15に支持されたペレット配列トレイ14
の取り出しポジション、支持台17上の電気的特性検査
用基板18、支持テーブル24上の印刷配線基板21の
ペレット供給ポジションは一直線上に等間隔に配置され
ている。26は第1の支持テーブル15上のペレット取
り出しポジションと電気的特性検査部16の間の上方で
水平動しそれらの上方で上下動する第1の吸着コレッ
ト、27は電気的特性検査部16とマウント部21のペ
レット供給ポジション間の上方で水平動しそれらの上方
で上下動する第2の吸着コレットで、第1、第2の吸着
コレット26、27は図示省略するが、水平面内で往復
旋回動するアームや、水平方向に往復動するガイド体に
支持されて互いに所定距離離れて配置され、同期して動
作する。以下にこの装置の動作を説明する。先ず、半導
体ペレット3をそのバンプ電極6を下に向けて収容し整
列させたペレット配列トレイ14を用意し、第1の支持
テーブル15に位置決め載置し、第1の支持テーブル1
5を駆動制御して取り出し予定の半導体ペレットを取り
出しポジションに位置させる。次にペレット取り出しポ
ジションで第1の吸着コレット26を降下させ半導体ペ
レット3を吸着しコレット26を上昇させることによ
り、一つのペレットを取り出す。そして第1の吸着コレ
ット26を水平動させ電気的特性検査部16上で降下さ
せ、半導体ペレット3のバンプ電極6のワイヤ切断残り
部分6aを電気的特性試験用基板18の導電パッド18
a上に重合させる。さらに、第1の吸着コレット26を
降下させると、ワイヤ切断残り部分6aと導電パッド1
8aの接触圧が高まり、導電パッド18aに比して十分
長いワイヤ切断残り部分6aが変形し、図3に示すよう
に接触面が平坦となる。そしてさらに接触圧を例えば1
電極当たり20g、電極数が100個の場合、全体で2
Kgの荷重となるように調整するとワイヤ切断残り部分
6aの下端の平坦部分は拡がり、バンプ電極の高さは7
0μmから50μmに圧縮される。このようにしてバン
プ電極6の高さが揃えられると、導電パッド18aとの
接触が確実になり、半導体ペレット3の電気的特性検査
も安定して行うことができる。この半導体ペレット3に
はこの半導体ペレット3がマウントされるモジュールを
構成する回路素子19が接続されるため電気的特性検査
は実働状態で行われ、半導体ペレット3がマイクロプロ
セッサの場合には、実働プログラムに準拠した試験用プ
ログラムに基づいて動作試験を行うことができ、より確
実な電気的特性検査ができる。このようにして半導体ペ
レット3の電気的特性検査が完了すると、第1の吸着コ
レット26の吸着動作を停止し、半導体ペレット3を開
放して上昇し、ペレット取り出しポジションの上方に移
動させる。このとき、バンプ電極6と導電パッド18a
とはともに金または金合金で形成されているため、剥離
も容易で、レベリングされたバンプ電極6の変形がな
く、電気的特性検査用基板18も繰り返し使用できる。
この動作と同時に第2の吸着コレット27が電気的特性
検査部16上に位置する。そしてペレット供給ポジショ
ンでは小基板22a上に樹脂供給ノズル25により接着
用樹脂7が供給される。次に第1の吸着コレット26が
上記動作を繰り返すと、第2の吸着コレット27は電気
的特性検査部16上の半導体ペレット3を吸着し、第1
の吸着コレット26と連動して上昇、水平動し、マウン
ト部21上に移動し、降下して樹脂7が供給された小基
板22aに、既にバンプ電極6のレベリングが行われ電
気的特性検査が完了した半導体ペレット3を供給する。
半導体ペレット3はバンプ電極6が小基板22aの導電
パッド23に重合し、樹脂7を押し拡げて小基板22a
に接着される。第2の吸着コレット27には電気的特性
検査部16での荷重より大きい荷重、例えば3Kgの荷
重をかけその状態を保持させる。この半導体ペレット3
はバンプ電極6の高さが揃っているため、ペレット3が
導電パッド23に倣い、バンプ電極6と導電パッド23
の重合部に第2の吸着コレット27から与えられる荷重
が平均してかかり、電気的接続が確実となる。樹脂7が
半導体ペレット3と小基板22aの間で完全に押し拡げ
られ流動が停止して位置ずれしなくなるまで、加圧状態
を保ち、その後、第2の吸着コレット27は吸着状態を
停止して半導体ペレット3を開放し上昇させる。このよ
うにして、図4に示すフリップチップ実装モジュールが
得られる。この一連の作業が完了すると、ペレット配列
トレイ14、印刷配線基板21をそれぞれ所定ポジショ
ンに移動させ、上記動作を繰り返してマウント作業を継
続する。このようにして製造されたモジュールは半導体
ペレット3が、小基板22aのマウントに先立って電気
的特性試験用基板18に加圧されてワイヤ切断残り部分
6aを含むバンプ電極6の高さが揃えられかつ電気的特
性検査がなされたものであるため、動作が保証され、バ
ンプ電極6と導電パッド23の重合部が圧接しているた
め、熱膨張による応力が重合部にかかっても、重合部が
ずれ合い、バンプ電極6と導電パッド23とをともに金
で形成することにより、熱膨張差をなくすことができ重
合部にクラックを生じず、電気的接続不良を発生する虞
もなくすことができる。また本発明に用いられる半導体
ペレット3はアルミニウムの平坦電極に直接金のバンプ
電極を形成したものを用いることができるから、バンプ
電極の突起高さも十分確保でき、バリアメタル層を形成
する必要がなく、製造が容易で、製造コストも安くでき
る。半導体ペレット3は電気的特性検査の結果、不良判
定された場合、電気的特性検査部16とマウント部21
の間で除去できるから、良判定された半導体ペレットの
みを小基板22aに供給することができ、不良の発生が
なく、仮にモジュール完成後、不良品を廃棄しても、そ
の発生頻度は極めて小さいため、接着後半導体ペレット
の交換ができなくともコスト面への影響はない。従来、
モジュール完成後電気的特性が不良と判定され半導体ペ
レット3を交換を要するものが2%程度発生していた
が、不良率を0.01%に低減できた。従って、個々の
モジュールの信頼性が十分高いため、このモジュールを
補助制御部に採用して作業装置と一体配置し、全工程で
分散配置することができ、保守点検が容易で、高速動作
可能なフリップチップ実装モジュールを実現できる。
尚、本発明の実施例で用いられる半導体ペレット3は、
アルミニウムの平坦電極に金ボールを加圧してバンプ電
極6を形成したものを用いたが、金属ボールを超音波接
合して電極を形成する場合、バンプ電極6の材料として
金の他に、銅、銀ー錫半田、鉛ー錫半田などのワイヤを
用いることができる。またこの場合、電気的特性試験用
基板18の導電パッド18aは、バンプ電極6の接離に
よってバンプ電極6の金属が付着しにくい材料が選択さ
れる。また、上記実施例では、半導体ペレット3と印刷
配線基板22とを接着する樹脂7の硬化を促進させるた
めに、第2の吸着コレット27または支持テーブル24
に加熱手段を設けることができる。さらには、上記実施
例ではペレット配列トレイ14から取り出した半導体ペ
レット3を一つずつ印刷配線基板22にマウントするよ
うにしたが、バンプ電極6のレベリングと電気的特性検
査が完了し、良判定された半導体ペレット3をペレット
配列トレイに収容して整列させ、このペレット配列トレ
イに収容された半導体ペレットを一括して吸着する吸着
コレットを用い、一枚の印刷配線基板22に多数個の半
導体ペレットを一括してマウントすることもできる。こ
れにより、マウント部21での処理時間を短縮でき、処
理速度を向上できる。また、第1、第2の吸着コレット
26、27は別設したことにより、半導体ペレット3の
受け渡しの際に位置ずれする虞がある。このような場合
には、図示省略するが吸着コレット26、27の移動経
路に半導体ペレット3のバンプ電極6を撮像するテレビ
カメラを配置し、この撮像信号により半導体ペレット3
の位置ずれを検知し、支持台17や第2の支持テーブル
24の導電パッド18a、23の位置を補正することも
できる。さらに、第1、第2の吸着コレット26、27
を一体化し、取り出し、供給を一つの吸着コレットで行
うこともできる。この場合にも、テレビカメラにてバン
プ電極6の位置を検知することが望ましいが、一つのテ
レビカメラの撮像結果から電気的特性検査部16とマウ
ンタ部21の位置制御を行わせることもできる。このモ
ジュールは半導体ペレット3がマウント前に電極のレベ
リングと電気的特性検査が行われ良判定されたものであ
る点で図5に示すモジュールと相違する。この半導体ペ
レット3が独立した機能を果たすことができればそのま
までも使用されるが、リフロー方式により回路素子19
に含まれる素子がマウントされ使用されることもある。
このリフロー接続された回路素子は不良の場合には容易
に交換できる。
【0007】
【発明の効果】以上のように本発明によれば、印刷配線
基板へマウントされる半導体ペレットは、予め電気的特
性試験用基板に加圧されてバンプ電極の高さが揃えられ
かつ電気的特性検査がなされたものであるから、不良率
が極めて小さく、信頼性が高いモジュールを得ることが
できる。
【図面の簡単な説明】
【図1】 本発明によるフリップチップ実装モジュール
を製造する製造装置の側断面図
【図2】 半導体ペレットに形成されたバンプ電極の外
形形状を説明する要部拡大側断面図
【図3】 図1装置での電気的特性検査部におけるバン
プ電極と電極パッドの重合状態を示す要部拡大側断面図
【図4】 本発明によるフリップチップ実装モジュール
の側断面図
【図5】 本発明の前提となるフリップチップ実装モジ
ュールの側断面図
【図6】 本発明の前提となるフリップチップ実装モジ
ュールの製造装置を示す側断面図
【符号の説明】
3 半導体ペレット 6 バンプ電極 7 接着用樹脂 16 電気的特性検査部 18 電気的特性試験用基板 21 マウント部 22 印刷配線基板 23 導電パッド 26 第1の吸着コレット 27 第2の吸着コレット

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】一主面に多数のバンプ電極が形成された半
    導体ペレットと、導電パッドと導電パターンとを形成し
    た印刷配線基板とを対向させて上記バンプ電極と導電パ
    ッドとを重合させかつそれぞれの対向面間に接着用樹脂
    を介在させて加圧し一体化したフリップチップ実装モジ
    ュールにおいて、 上記半導体ペレットは、印刷配線基板へのマウントに先
    立って電気的特性試験用基板に加圧されてバンプ電極の
    高さが揃えられかつ電気的特性検査がなされたものであ
    ることを特徴とするフリップチップ実装モジュール。
  2. 【請求項2】バンプ電極が、金属ワイヤの先端を溶融し
    て形成した金属ボールを加圧することにより形成された
    ものであることを特徴とする請求項1に記載のフリップ
    チップ実装モジュール。
  3. 【請求項3】バンプ電極が、アルミニウム電極パッド上
    に金ボールを圧着することにより形成されたことを特徴
    とする請求項2に記載のフリップチップ実装モジュー
    ル。
  4. 【請求項4】バンプ電極並びに導電パッドの少なくとも
    互いに重合する部分が、金または金を含む合金からなる
    ことを特徴とする請求項1に記載のフリップチップ実装
    モジュール。
  5. 【請求項5】一主面に多数のバンプ電極が形成された半
    導体ペレットを、バンプ電極と対応して導電パッドが形
    成されかつ各導電パッドに半導体ペレットの電気的特性
    を検査するための回路素子が接続された電気的特性試験
    用基板上で、バンプ電極と導電パッドとを重合させて加
    圧し、バンプ電極のレベリングと半導体ペレットの電気
    的特性検査とを行う工程と、半導体ペレットを、導電パ
    ッドを含む導電パターンを有する印刷配線基板上に、そ
    れぞれの対向面間に接着用樹脂を介在させかつバンプ電
    極と導電パッドとを重合させて加圧しマウントする工程
    とを含むことを特徴とするフリップチップ実装モジュー
    ルの製造方法。
  6. 【請求項6】半導体ペレットの電気的特性を検査するた
    めに電気的特性試験用基板に接続される回路素子が、被
    検半導体ペレットが実装される印刷配線基板に接続され
    る回路素子と同等のものであることを特徴とする請求項
    5に記載のフリップチップ実装モジュールの製造方法。
  7. 【請求項7】バンプ電極のレベリングと半導体ペレット
    の電気的特性検査とが行われた半導体ペレットを複数
    個、一括して印刷配線基板上にマウントすることを特徴
    とする請求項5に記載のフリップチップ実装モジュール
    の製造方法。
  8. 【請求項8】印刷配線基板上にマウントされた半導体ペ
    レットを所定の時間加圧するとともに接着用樹脂を加熱
    し硬化させることを特徴とする請求項7に記載のフリッ
    プチップ実装モジュールの製造方法。
  9. 【請求項9】多数のバンプ電極が形成された半導体ペレ
    ットを、そのバンプ電極形成面を下に向けて吸着する吸
    着コレットと、半導体ペレットのバンプ電極に対応して
    導電パッドが形成されかつ各導電パッドに半導体ペレッ
    トの電気的特性を検査するための回路素子が接続された
    電気的特性試験用基板を備え、吸着コレットと電気的特
    性試験用基板とを相対的に近接離隔させて半導体ペレッ
    トのバンプ電極と電気的特性試験用基板の導電パッドと
    を重合させ重合部を加圧してバンプ電極のレベリングを
    行うとともに半導体ペレットの電気的特性を検査する電
    気的特性検査部と、半導体ペレットのバンプ電極に対応
    した導電パッドと導電パターンとが形成され、半導体ペ
    レットマウント予定部に接着用樹脂が被着された印刷配
    線基板を支持し、吸着コレットに相対的に近接離隔して
    電気的特性検査の結果、良判定された半導体ペレットの
    バンプ電極と導電パッドとを重合させ半導体ペレットを
    印刷配線基板にマウントするマウント部とを備えたこと
    を特徴とするフリップチップ実装モジュールの製造装
    置。
  10. 【請求項10】印刷配線基板に半導体ペレットを接着す
    る接着用樹脂を加熱し硬化を促進させる加熱手段を付設
    したことを特徴とする請求項9に記載のフリップチップ
    実装モジュールの製造装置。
JP2484897A 1997-02-07 1997-02-07 フリップチップ実装モジュール及び製造方法、製造装置 Pending JPH10223687A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2484897A JPH10223687A (ja) 1997-02-07 1997-02-07 フリップチップ実装モジュール及び製造方法、製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2484897A JPH10223687A (ja) 1997-02-07 1997-02-07 フリップチップ実装モジュール及び製造方法、製造装置

Publications (1)

Publication Number Publication Date
JPH10223687A true JPH10223687A (ja) 1998-08-21

Family

ID=12149645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2484897A Pending JPH10223687A (ja) 1997-02-07 1997-02-07 フリップチップ実装モジュール及び製造方法、製造装置

Country Status (1)

Country Link
JP (1) JPH10223687A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120724A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 超音波実装方法およびこれに用いる超音波実装装置
KR101146320B1 (ko) * 2006-06-21 2012-05-21 삼성테크윈 주식회사 보조제어 장치를 구비한 칩 마운터
KR101273921B1 (ko) * 2013-01-16 2013-06-12 (주)코셈 정전용량 센서 어레이 패널을 이용한 콜렛의 수평도 및 압력 측정 시스템
JP2014157998A (ja) * 2013-02-18 2014-08-28 Murata Mfg Co Ltd 電子部品の実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120724A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 超音波実装方法およびこれに用いる超音波実装装置
JP4491321B2 (ja) * 2004-10-19 2010-06-30 富士通株式会社 超音波実装方法およびこれに用いる超音波実装装置
KR101146320B1 (ko) * 2006-06-21 2012-05-21 삼성테크윈 주식회사 보조제어 장치를 구비한 칩 마운터
KR101273921B1 (ko) * 2013-01-16 2013-06-12 (주)코셈 정전용량 센서 어레이 패널을 이용한 콜렛의 수평도 및 압력 측정 시스템
JP2014157998A (ja) * 2013-02-18 2014-08-28 Murata Mfg Co Ltd 電子部品の実装方法

Similar Documents

Publication Publication Date Title
EP0680803B1 (en) Bonding flip chips to a substrate
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
KR100600454B1 (ko) 전자소자의 실장방법
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
US20120304460A1 (en) Module manufacturing method
JP2005093838A (ja) 半導体集積回路装置の製造方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
US5975409A (en) Ceramic ball grid array using in-situ solder stretch
US20120306063A1 (en) High-frequency module manufacturing method
US20030193093A1 (en) Dielectric interposer for chip to substrate soldering
JP2001024085A (ja) 半導体装置
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
JPH10223687A (ja) フリップチップ実装モジュール及び製造方法、製造装置
US20060057780A1 (en) Manufacturing apparatus of semiconductor devices, and method of manufacturing semiconductor devices
Zama et al. Flip chip interconnect systems using copper wire stud bump and lead free solder
JP4780858B2 (ja) 半導体装置の製造方法
EP0469848A2 (en) Attaching integrated circuits to circuit boards
JP2009212258A (ja) 半導体装置の製造方法
CN110739238B (zh) Cof封装方法
JPH07159485A (ja) 半導体装置のテストボード
CN110739228A (zh) 一种快速贴装bga芯片的方法
JPH01209736A (ja) 半導体素子の交換方法