JP4491321B2 - 超音波実装方法およびこれに用いる超音波実装装置 - Google Patents

超音波実装方法およびこれに用いる超音波実装装置 Download PDF

Info

Publication number
JP4491321B2
JP4491321B2 JP2004304643A JP2004304643A JP4491321B2 JP 4491321 B2 JP4491321 B2 JP 4491321B2 JP 2004304643 A JP2004304643 A JP 2004304643A JP 2004304643 A JP2004304643 A JP 2004304643A JP 4491321 B2 JP4491321 B2 JP 4491321B2
Authority
JP
Japan
Prior art keywords
ultrasonic
substrate
ultrasonic vibration
semiconductor chip
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004304643A
Other languages
English (en)
Other versions
JP2006120724A (ja
Inventor
貴由 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004304643A priority Critical patent/JP4491321B2/ja
Publication of JP2006120724A publication Critical patent/JP2006120724A/ja
Application granted granted Critical
Publication of JP4491321B2 publication Critical patent/JP4491321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体チップを基板に接合する超音波実装方法およびこれに用いる超音波実装装置に関する。
近年、半導体パッケージ等の半導体装置を製造するにあたって半導体チップを配線基板にフリップチップ接合して搭載する際、半導体チップのバンプ等の電極端子と配線基板のパッド等の電極端子とを当接させ、半導体チップに超音波振動を印加することで、半導体チップと配線基板との電極端子同士を接合(ボンディング)する方法が用いられている。
特許文献1には、超音波振動を用いた従来のフリップチップの接続方法が記載されている。
特許文献1記載のフリップチップの接続方法においては、マウントヘッドに吸着保持させたフリップチップ(半導体チップ)のバンプ(金バンプ)を、基板の被接続端子(金もしくはアルミニウム端子)に接触させて荷重を加え、マウントヘッドに内蔵された超音波振動子を超音波振動させることで、マウントヘッドを介してフリップチップを超音波振動させる(特許文献1 段落0016−0018,第1−2図)。
これにより、被接続部の酸化層などを容易に除去でき、信頼性の高い電気的接続行うことができるものとしている(特許文献1 段落0022)
特開平10−12669号公報(段落0016−0018,0022,第1−2図)
しかしながら、従来の超音波振動を用いた半導体チップの接合方法では、1つの超音波実装装置で1つづつの半導体チップの接合しか行えず、効率がよくないという課題があった。
そこで、本発明は、上記課題を解決すべく成され、その目的とするところは、1つの超音波実装装置で同時に複数の半導体チップの接合が行え、実装効率を向上させることのできる超音波実装方法およびこれに用いる超音波実装装置を提供するにある。
本発明に係る超音波実装方法では、半導体チップを基板に超音波接合する超音波実装方法において、伝播する超音波振動により生じる、超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に凸部を設けたホーンを有する超音波実装装置を用い、ステージ上に、前記ホーンの凸部に対応する配列で基板を配置し、該基板上に複数の半導体チップを配置し、該半導体チップに前記ホーンの凸部を互いに接触させて超音波振動を印加することによって、該基板に同時に複数の半導体チップを接合することを特徴とする。
また本発明に係る超音波実装装置では、超音波振動が伝播するホーンを有し、該ホーンを半導体チップに接触させ、超音波を印加することによって半導体チップを基板に超音波接合する超音波実装装置において、前記ホーンに、超音波振動により生じる超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に、半導体チップに接触して超音波振動を印加し、前記基板に同時に複数の半導体チップを接合するための凸部を設けたことを特徴とする。
また本発明に係る超音波実装方法では、半導体チップを基板に超音波接合する超音波実装方法において、伝播する超音波振動により生じる、超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に凸部を設けたステージを有する超音波実装装置を用い、該ステージの前記凸部上に基板を配置し、該基板上に複数の半導体チップを配置し、半導体チップをツールによって押圧保持しつつ、前記ステージに超音波振動を印加することによって、基板に複数の半導体チップを同時に接合することを特徴とする。
また本発明に係る超音波実装装置では、ステージ上に複数の基板を配置し、該基板上に半導体チップを配置し、半導体チップをツールにより押圧保持しつつステージに超音波振動を印加する超音波実装装置であって、前記ステージに、超音波振動により生じる超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に、前記基板に複数の半導体チップを同時に接合するための凸部を設けたことを特徴とする。
また本発明に係る超音波実装装置では、ステージ上に複数の基板を配置し、該基板上に半導体チップを配置し、半導体チップをツールにより押圧保持しつつステージに超音波振動を印加する超音波実装装置であって、前記ステージに、超音波振動により生じる超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に、前記基板を配置するための凸部を設け、前記ツールに、超音波振動により生じる超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に、半導体チップに接触して超音波振動を印加する凸部を有するホーンを用い、前記ステージおよび前記ホーンに超音波振動を印加して複数の半導体チップを基板に同時に接合することを特徴とする。
本発明に係る超音波実装方法および超音波実装装置では、1つの超音波実装装置により複数の半導体チップを基板に同時にフリップチップ接続することができ、実装効率を格段に向上させることができる。
以下、本発明を実施するための最良の形態を、添付図面に基づいて詳細に説明する。
図1は半導体チップの超音波実装方法および超音波実装装置の第1の実施例を示す説明図である。
超音波実装装置10は、振動子12と、この振動子12から超音波振動が印加され、超音波振動が伝播するホーン14と、発振制御装置(図示せず)を有している。
本実施例で特徴とするところは、ホーン14に、超音波振動により生じる超音波振動の最大振幅点(複数の腹の各位置)に対応して、半導体チップ18に接触して超音波振動を印加するための凸部16を設けた点にある。
超音波振動は、ホーン14中を粗密波として伝播する。この場合に、ホーン14の両端側に超音波振動の腹(最大振幅点)が生じ、ホーン14の中間部に複数の最大振幅点と節ができる。
この超音波振動の最大振幅点は、当然ながら1/2波長ごとに生じる。ホーン14の材質にもよるが、50kHz程度の振動数の場合、ほぼ20cm程度の波長となる。したがって、半波長は10cm程度となる。本実施の形態では、この超音波振動によってホーン14に生じる複数の最大振幅点の位置に凸部16を設けるのである。この最大振幅点の間隔は、用いる超音波の振動数によって変わる。
粗密波の最大振幅点の位置は、ホーン14から半導体チップ18に対して水平方向に最大の振動を与えることができる位置であり、超音波エネルギーを最大限伝達しうる位置であって、この位置に凸部16を設けることで半導体チップ18を効率よく超音波接合できる。
なお、凸部16は、複数設けるのであるが、振動の伝播する方向に必ずしも連続して設ける必要はなく、nλ/2(nは整数)の適宜の最大振幅点の位置に設ければよい。
実施例1の超音波実装装置10を用いて超音波実装をするには次のようにする。
すなわち、ステージ20上に、前記ホーン14の凸部16に対応する配列で複数の基板22を配置し、該基板22に、基板22の電極(金パッドあるいはアルミニウムパッド)と半導体チップ18との電極(金バンプ)とを位置合わせして半導体チップ18を配置する。半導体チップ18は、超音波実装装置10のホーン14の凸部16下面側に真空吸着し、この状態で対応する基板22上に配置するようにするとよい。なお基板22はステージ20上に適宜接着剤等によって固定するとよい。
上記のようにセットした後、超音波をホーン14の凸部16を介して半導体チップ18に超音波振動を印加することによって、複数の半導体チップ18を基板22上に同時にフリップチップ接続することができ、実装効率を向上させることができる。
なお、上記では1つの基板(計4個)に1つの半導体チップ(計4個)を実装したが、1つの基板22上に複数の半導体チップ18を実装する場合にも上記実装装置10を用いることができる。本発明において基板に複数の半導体チップを実装するとは、この両者を含む概念である。
図2は第2の実施例に係る実装方法および実装装置30を示す。
本実施例では、ステージ20側を超音波実装装置30に構成している。
すなわち、ステージ20の両側に振動子12を取り付け、この振動子12を図示しない発振制御装置によって超音波振動させるのである。
そして、本実施例では、ステージ20に、超音波振動により生じる超音波振動の複数の最大振幅点の位置に対応して、基板22を配置するための凸部24を設けた。
この場合にも、ステージ20の両端側に超音波振動の腹(最大振幅点)が生じ、ステージ20の中間部に複数の最大振幅点と節ができる。
この超音波振動の最大振幅点は、当然ながら1/2波長ごとに生じる。ステージ20の材質にもよるが、50kHz程度の振動数の場合、ほぼ20cm程度の波長となる。したがって、半波長は10cm程度となる。本実施の形態では、この超音波振動によってステージ20に生じる複数の最大振幅点の位置に凸部24を設けるのである。この最大振幅点の間隔は、用いる超音波の振動数によって変わる。
なお、凸部24は、複数設けるのであるが、振動の伝播する方向に必ずしも連続して設ける必要はなく、nλ/2(nは整数)の適宜の最大振幅点の位置に設ければよい。
実施例2の超音波実装装置30を用いて半導体チップを超音波実装するには次のようにする。
すなわち、ステージ20の凸部24上に基板22を配置し、該各基板22上に半導体チップ18を配置し、半導体チップ18をツール26によって基板22側に押圧保持しつつ、ステージ20に振動子12から超音波振動を印加することによって、複数の基板22に半導体チップ18を同時にフリップチップ接続することができる。
基板22は凸部24上に適宜な接着剤によって固定するとよい。
また、半導体チップ18は、ツール26の対応位置に真空吸着して保持し、基板22上に、基板22の電極と半導体チップ18との電極とを位置合わせして半導体チップ18を配置するようにするとよい。
なお、上記では1つの基板(計4個)に1つの半導体チップ(計4個)を実装したが、1つの基板22上に複数の半導体チップ18を実装する場合にも上記実装装置10を用いることができる。
図3は実装方法の第3の実施例を示す説明図である。
本実施例では、実施例2(図2)における実装装置において、ツール26の代わりに図1に示す実装装置を用いたものである。図1と、図2のものと同一の部材は同一の符号で示し、説明を省略する。
この実施例3で半導体チップ18を基板22上に超音波実装するには次のようにする。
すなわち、ステージ20の前記各凸部24上に基板22を配置し、該各基板22上に半導体チップ18を配置し、各半導体チップ18にホーン14の凸部16を当接させ、ステージ20およびホーン14に超音波振動を印加して複数の半導体チップ18を基板22に同時にフリップチップ接続するのである。
基板22は凸部24上に適宜な接着剤によって固定するとよい。
また、半導体チップ18は、ホーン14の凸部16に真空吸着して保持し、基板22上に、基板22の電極と半導体チップ18との電極とを位置合わせして半導体チップ18を配置するようにするとよい。
なお、上記では1つの基板(計4個)に1つの半導体チップ(計4個)を実装したが、1つの基板22上に複数の半導体チップ18を実装する場合にも上記実装装置10を用いることができる。
なお、上記第1〜第3の実施例において、凸部16、24を一直線上に配置した例を示したが、これに限られず、たとえばマトリクス状に配置することもできる。この場合にも、超音波振動の最大振幅点がこの凸部位置に略生じるようにするのである。
本発明に係る半導体チップの超音波実装方法および実装装置の第1の実施例を示した説明図である。 本発明に係る半導体チップの超音波実装方法および実装装置の第2の実施例を示した説明図である。 本発明に係る半導体チップの超音波実装方法の第3の実施例を示した説明図である。
符号の説明
10 超音波実装装置
12 振動子
14 ホーン
16 凸部
18 半導体チップ
20 ステージ
22 基板
24 凸部
26 ツール
30 超音波実装装置

Claims (5)

  1. 半導体チップを基板に超音波接合する超音波実装方法において、
    伝播する超音波振動により生じる、超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に凸部を設けたホーンを有する超音波実装装置を用い、ステージ上に、前記ホーンの凸部に対応する配列で基板を配置し、該基板上に複数の半導体チップを配置し、該半導体チップに前記ホーンの凸部を互いに接触させて超音波振動を印加することによって、該基板に同時に複数の半導体チップを接合することを特徴とする超音波実装方法。
  2. 超音波振動が伝播するホーンを有し、該ホーンを半導体チップに接触させ、超音波を印加することによって半導体チップを基板に超音波接合する超音波実装装置において、
    前記ホーンに、超音波振動により生じる超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に、半導体チップに接触して超音波振動を印加し、前記基板に同時に複数の半導体チップを接合するための凸部を設けたことを特徴とする超音波実装装置。
  3. 半導体チップを基板に超音波接合する超音波実装方法において、
    伝播する超音波振動により生じる、超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に凸部を設けたステージを有する超音波実装装置を用い、該ステージの前記凸部上に基板を配置し、該基板上に複数の半導体チップを配置し、半導体チップをツールによって押圧保持しつつ、前記ステージに超音波振動を印加することによって、基板に複数の半導体チップを同時に接合することを特徴とする超音波実装方法。
  4. ステージ上に複数の基板を配置し、該基板上に半導体チップを配置し、半導体チップをツールにより押圧保持しつつステージに超音波振動を印加する超音波実装装置であって、
    前記ステージに、超音波振動により生じる超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に、前記基板に複数の半導体チップを同時に接合するための凸部を設けたことを特徴とする超音波実装装置。
  5. ステージ上に複数の基板を配置し、該基板上に半導体チップを配置し、半導体チップをツールにより押圧保持しつつステージに超音波振動を印加する超音波実装装置であって、
    前記ステージに、超音波振動により生じる超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に、前記基板を配置するための凸部を設け、
    前記ツールに、超音波振動により生じる超音波振動の複数の最大振幅点に対応する位置にそれぞれ別個に、半導体チップに接触して超音波振動を印加する凸部を有するホーンを用い、前記ステージおよび前記ホーンに超音波振動を印加して複数の半導体チップを基板に同時に接合することを特徴とする超音波実装装置。
JP2004304643A 2004-10-19 2004-10-19 超音波実装方法およびこれに用いる超音波実装装置 Expired - Fee Related JP4491321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004304643A JP4491321B2 (ja) 2004-10-19 2004-10-19 超音波実装方法およびこれに用いる超音波実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304643A JP4491321B2 (ja) 2004-10-19 2004-10-19 超音波実装方法およびこれに用いる超音波実装装置

Publications (2)

Publication Number Publication Date
JP2006120724A JP2006120724A (ja) 2006-05-11
JP4491321B2 true JP4491321B2 (ja) 2010-06-30

Family

ID=36538345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304643A Expired - Fee Related JP4491321B2 (ja) 2004-10-19 2004-10-19 超音波実装方法およびこれに用いる超音波実装装置

Country Status (1)

Country Link
JP (1) JP4491321B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228620A (ja) * 2010-03-31 2011-11-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置の製造装置
JP5796249B2 (ja) * 2011-03-28 2015-10-21 アピックヤマダ株式会社 接合装置および接合方法
TWI564106B (zh) 2011-03-28 2017-01-01 山田尖端科技股份有限公司 接合裝置以及接合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223687A (ja) * 1997-02-07 1998-08-21 Nec Kansai Ltd フリップチップ実装モジュール及び製造方法、製造装置
JP2003145282A (ja) * 2001-11-09 2003-05-20 Mitsubishi Electric Corp 超音波振動接合装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223687A (ja) * 1997-02-07 1998-08-21 Nec Kansai Ltd フリップチップ実装モジュール及び製造方法、製造装置
JP2003145282A (ja) * 2001-11-09 2003-05-20 Mitsubishi Electric Corp 超音波振動接合装置

Also Published As

Publication number Publication date
JP2006120724A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
US7523775B2 (en) Bonding apparatus and method of bonding for a semiconductor chip
JP3678148B2 (ja) 圧電デバイス
JP2003100803A (ja) 半導体装置及びその製造方法
JP4161267B2 (ja) 弾性表面波装置
JP3539315B2 (ja) 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
US7150388B2 (en) Method of bonding and bonding apparatus for a semiconductor chip
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
JPH07153765A (ja) ボール状バンプの接合方法及び接合装置
JP2010258302A (ja) 超音波フリップチップ実装方法およびそれに用いられる基板
JP4893814B2 (ja) 半導体チップの接合方法および接合装置
JP4687290B2 (ja) 半導体チップのボンディング装置及びボンディング方法
JP4395043B2 (ja) 半導体チップの接合方法、半導体チップおよび基板
JP2003318216A (ja) ワイヤボンディング方法
JP4765673B2 (ja) 電子デバイスの製造方法および電子デバイス
JP2007173362A (ja) フライングリードの接合方法
JP2006128486A (ja) 電子部品の超音波実装方法
JP2008003011A (ja) 圧電デバイスおよびその製造方法
JP3796943B2 (ja) ワイヤボンディング装置及びワイヤボンディング方法
JP2003282629A (ja) 超音波フリップチップ実装方法
JPH07183339A (ja) 電子部品実装基板および電子部品実装方法
JP2005079527A (ja) 電子部品実装装置、電子部品実装方法および電子回路装置
JP4729438B2 (ja) 半導体装置、およびその製造方法
JP2009176938A (ja) 半導体装置の製造方法
JP2006186127A (ja) 半導体装置の製造装置および半導体装置の製造方法
JP3408443B2 (ja) 超音波複合振動を用いた半導体チップの基板への実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees