JP4395043B2 - 半導体チップの接合方法、半導体チップおよび基板 - Google Patents

半導体チップの接合方法、半導体チップおよび基板 Download PDF

Info

Publication number
JP4395043B2
JP4395043B2 JP2004304635A JP2004304635A JP4395043B2 JP 4395043 B2 JP4395043 B2 JP 4395043B2 JP 2004304635 A JP2004304635 A JP 2004304635A JP 2004304635 A JP2004304635 A JP 2004304635A JP 4395043 B2 JP4395043 B2 JP 4395043B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
ultrasonic
ultrasonic vibration
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004304635A
Other languages
English (en)
Other versions
JP2006120723A (ja
Inventor
貴由 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004304635A priority Critical patent/JP4395043B2/ja
Publication of JP2006120723A publication Critical patent/JP2006120723A/ja
Application granted granted Critical
Publication of JP4395043B2 publication Critical patent/JP4395043B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体チップの電極端子と基板の電極端子とを当接させ、半導体チップに超音波振動を印加することで、半導体チップと基板との電極端子同士を接合する半導体チップの接合方法、およびこれに用いて好適な半導体チップ、基板に関する。
近年、半導体パッケージ等の半導体装置を製造するにあたって半導体チップを配線基板にフリップチップ接合して搭載する際、半導体チップのバンプ等の電極端子と配線基板のパッド等の電極端子とを当接させ、半導体チップに超音波振動を印加することで、半導体チップと配線基板との電極端子同士を接合(ボンディング)する方法が用いられている。
特許文献1には、超音波振動を用いた従来のフリップチップの接続方法が記載されている。
特許文献1記載のフリップチップの接続方法においては、マウントヘッドに吸着保持させたフリップチップ(半導体チップ)のバンプを、基板の被接続端子に接触させて荷重を加え、マウントヘッドに内蔵された超音波振動子を超音波振動させることで、マウントヘッドを介してフリップチップを超音波振動させる(特許文献1 段落0016−0018,第1−2図)。
これにより、被接続部の酸化層などを容易に除去でき、信頼性の高い電気的接続行うことができるものとしている(特許文献1 段落0022)
特開平10−12669号公報(段落0016−0018,0022,第1−2図)
しかしながら、上記従来の超音波振動を用いた半導体チップの接合方法では、大掛かりな超音波実装装置が必要となるという課題がある。
そこで、本願発明は、上記課題を解決すべく成され、大掛かりな超音波実装装置が不要となる半導体チップの接合方法、およびこれに用いて好適な半導体チップ、基板を提供することを目的とする。
本発明に係る半導体チップの接合方法は、半導体チップの電極端子と基板の電極端子とを当接させ、超音波振動を印加することで、半導体チップと基板との電極端子同士を接合する半導体チップの接合方法において、前記半導体チップあるいは基板の少なくとも一方に超音波振動子を組み込み、該超音波振動子を発振させることによって発生する超音波振動によって半導体チップを基板に実装することを特徴とする。
前記超音波振動は、前記半導体チップもしくは基板を伝わる粗密波であって、半波長が、該粗密波の進行方向に隣接する各電極端子の間隔の、自然数分の1の長さであるとともに、最大振幅点が、半導体チップおよび基板の各電極端子の位置となるように設定すると好適である。
超音波振動子には圧電振動子を好適に用いることができる。
また本発明に係る半導体チップは、電極端子と基板の電極端子とを当接させ、超音波振動を印加することで、基板にフリップチップ接続される半導体チップであって、超音波振動子が取り付けられているとともに、隣接する電極端子の間隔が、超音波振動子から発せられる超音波振動の半波長の整数倍の長さ間隔に設定されていることを特徴とする。
また本発明に係る基板は、電極端子と半導体チップの電極端子とを当接させ、超音波振動を印加することで、半導体チップがフリップチップ接続される基板であって、超音波振動子が取り付けられているとともに、隣接する電極端子の間隔が、超音波振動子から発せられる超音波振動の半波長の整数倍の長さ間隔に設定されていることを特徴とする。
本発明に係る半導体チップの接合方法によれば、大型の超音波実装装置が不要となり、コストの低減化が図れる。
また、超音波振動の粗密波の半波長を、各電極端子間の間隔の自然数分の1の長さに設定し、粗密波の最大振幅点が各電極端子の位置となるように設定することにより、非常に高周波の超音波振動を用いて電極端子の接合を行うことができ、電極端子同士の接合強度を高めることができる。
以下、本発明に係る半導体チップの接合方法を実施するための最良の形態を、添付図面に基づいて詳細に説明する。
図1および図2は、本発明に係る半導体チップの接合方法の原理を模式的に示した説明図である。
図1および図2において、10は半導体チップ、12は基板であり、半導体チップ10の電極端子(金バンプ)14と基板12の電極端子(金もしくはアルミニウムパッド)(図示せず)とを当接させ、超音波振動を印加することで、半導体チップ10と基板12との電極端子同士を接合するものである。
本実施例においては、半導体チップ10あるいは基板12の少なくとも一方に超音波振動子16を組み込み、この超音波振動子16を発振させることによって発生する超音波振動によって半導体チップ10を基板12にフリップチップ接続するのである。
超音波振動子16は、水晶などの圧電振動子、電歪振動子(BaTiO3など)、磁歪振動子(ニッケル、フェライトなど)などを用いることができる。
これら超音波振動子16は、半導体チップ10の表面、基板12の表面に貼付してもよいし、あるいは、半導体チップ10、基板12に微小スリットを形成し、このスリット内に組み込むようにしてもよい。
超音波振動子16は、一対の振動素子片を逆向きに組み合わせたものを用いて、振動の方向を逆向きとし、相対的な振動の振幅値が大きくなるようにして、振動エネルギーを大きくなるようにすると好適である。
また、半導体チップ10と基板12とに取り付けた超音波振動子16の振動の位相をずらし、両者間の相対的な振動の振幅値を大きくなるように設定して振動エネルギーを大きくするのも好適である。
超音波振動子16の超音波振動は、半導体チップ10もしくは基板12を伝わる粗密波である。この超音波振動の半波長が、該粗密波の進行方向に隣接する各電極端子の間隔の、自然数分の1の長さであるとともに、最大振幅点が、半導体チップ10および基板12の各電極端子の位置となるように設定すると、電極端子位置での振動エネルギーが最大となって好適である。
換言すれば、半導体チップ10および基板12の各隣接する電極端子間の間隔が、超音波振動子から発せられる超音波振動の半波長の整数倍の長さ間隔となるように設定し、超音波の粗密波の腹の位置が半導体チップ10および基板12の電極端子位置となるようにするのである。たとえば、図2において、実線位置の電極端子14を、超音波振動のエネルギーが最大となる最大振幅点(腹)となる破線位置になるように設定するのである。
これによって、電極端子間の良好な超音波接合が可能となる。
上記の半導体チップ10を基板12にフリップチップ接続するには、半導体チップ10を、その接続端子14を基板12の接続端子(図示せず)に位置合わせして基板12上に乗せ、適宜なツール(図示せず)によって半導体チップ10を基板12に加圧しながら、超音波振動子16に電圧を印加し、超音波を発生させて、半導体チップ10を基板12にフリップチップ接続するのである。
超音波をさらに高周波化(50kHz→200kHz)することによって、接合エネルギーが増し、接合が良好に行えると共に、短波長となるから、電極端子間の小さな半導体チップ10にも、電極端子上に振動エネルギーが集中するような上記設定(電極端子間の間隔を半波長の整数倍とする)が可能となる。
半導体チップ、基板内に超音波振動子を組み込んだ状態の説明図である。 本発明に係る半導体チップの接合方法の原理を模式的に示した説明図である。
符号の説明
10 半導体チップ
12 基板
14 電極端子
16 超音波振動子

Claims (5)

  1. 半導体チップの電極端子と基板の電極端子とを当接させ、超音波振動を印加することで、半導体チップと基板との電極端子同士を接合する半導体チップの接合方法において、
    前記半導体チップあるいは基板の少なくとも一方に超音波振動子を組み込み、該超音波振動子を発振させることによって発生する超音波振動によって半導体チップを基板に実装することを特徴とする半導体チップの実装方法。
  2. 前記超音波振動は、前記半導体チップもしくは基板を伝わる粗密波であって、半波長が、該粗密波の進行方向に隣接する各電極端子の間隔の、自然数分の1の長さであるとともに、最大振幅点が、半導体チップおよび基板の各電極端子の位置となるように設定されていることを特徴とする請求項1記載の半導体チップの接合方法。
  3. 超音波振動子が圧電振動子であることを特徴とする請求項1または2記載の半導体チップの接合方法。
  4. 電極端子と基板の電極端子とを当接させ、超音波振動を印加することで、基板にフリップチップ接続される半導体チップであって、超音波振動子が取り付けられているとともに、隣接する電極端子の間隔が、超音波振動子から発せられる超音波振動の半波長の整数倍の長さ間隔に設定されていることを特徴とする半導体チップ。
  5. 電極端子と半導体チップの電極端子とを当接させ、超音波振動を印加することで、半導体チップがフリップチップ接続される基板であって、超音波振動子が取り付けられているとともに、隣接する電極端子の間隔が、超音波振動子から発せられる超音波振動の半波長の整数倍の長さ間隔に設定されていることを特徴とする基板。
JP2004304635A 2004-10-19 2004-10-19 半導体チップの接合方法、半導体チップおよび基板 Expired - Fee Related JP4395043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004304635A JP4395043B2 (ja) 2004-10-19 2004-10-19 半導体チップの接合方法、半導体チップおよび基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304635A JP4395043B2 (ja) 2004-10-19 2004-10-19 半導体チップの接合方法、半導体チップおよび基板

Publications (2)

Publication Number Publication Date
JP2006120723A JP2006120723A (ja) 2006-05-11
JP4395043B2 true JP4395043B2 (ja) 2010-01-06

Family

ID=36538344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304635A Expired - Fee Related JP4395043B2 (ja) 2004-10-19 2004-10-19 半導体チップの接合方法、半導体チップおよび基板

Country Status (1)

Country Link
JP (1) JP4395043B2 (ja)

Also Published As

Publication number Publication date
JP2006120723A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
US7523775B2 (en) Bonding apparatus and method of bonding for a semiconductor chip
US6811630B2 (en) Ultrasonic vibration method and ultrasonic vibration apparatus
KR100571306B1 (ko) 초음파 트랜스듀서 조립체
JP3952959B2 (ja) 超音波ホーンおよびこの超音波ホーンを用いた超音波接合装置
TWI334804B (en) Transducer assembly for a bonding apparatus
JP2006135249A (ja) 超音波実装方法およびこれに用いる超音波実装装置
US20120138662A1 (en) Wire bonding method
US7150388B2 (en) Method of bonding and bonding apparatus for a semiconductor chip
US7208059B2 (en) Method of ultrasonic-mounting electronic component and ultrasonic mounting machine
JP4078444B1 (ja) 超音波ホーンおよび超音波接合装置
JP4395043B2 (ja) 半導体チップの接合方法、半導体チップおよび基板
JPH08153759A (ja) シングルポイントボンダーおよび半導体装置の製造方法
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
JP4893814B2 (ja) 半導体チップの接合方法および接合装置
JP2002299996A (ja) 電子部品装置
JP3487162B2 (ja) ボンディングツールおよびボンディング装置
JP2007173362A (ja) フライングリードの接合方法
JP2005079527A (ja) 電子部品実装装置、電子部品実装方法および電子回路装置
JP2003059972A (ja) ボンディングヘッド及びこれを備えたボンディング装置
KR100996958B1 (ko) 와이어본딩용 트랜스듀서 어셈블리
JP2003209142A (ja) ボンディングヘッドおよび実装装置
JP2002343831A (ja) ボンディングヘッド及びこれを備えたボンディング装置
JP3746714B2 (ja) ボンディングツール、ボンディングツールを備える電子部品の接合方法、および接合装置
JP2000228426A (ja) 超音波振動接合方法
JP2006066689A (ja) 半導体素子及びバンプ電極の平坦化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091016

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees