JP4395043B2 - 半導体チップの接合方法、半導体チップおよび基板 - Google Patents
半導体チップの接合方法、半導体チップおよび基板 Download PDFInfo
- Publication number
- JP4395043B2 JP4395043B2 JP2004304635A JP2004304635A JP4395043B2 JP 4395043 B2 JP4395043 B2 JP 4395043B2 JP 2004304635 A JP2004304635 A JP 2004304635A JP 2004304635 A JP2004304635 A JP 2004304635A JP 4395043 B2 JP4395043 B2 JP 4395043B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- ultrasonic
- ultrasonic vibration
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
特許文献1記載のフリップチップの接続方法においては、マウントヘッドに吸着保持させたフリップチップ(半導体チップ)のバンプを、基板の被接続端子に接触させて荷重を加え、マウントヘッドに内蔵された超音波振動子を超音波振動させることで、マウントヘッドを介してフリップチップを超音波振動させる(特許文献1 段落0016−0018,第1−2図)。
これにより、被接続部の酸化層などを容易に除去でき、信頼性の高い電気的接続行うことができるものとしている(特許文献1 段落0022)
超音波振動子には圧電振動子を好適に用いることができる。
また、超音波振動の粗密波の半波長を、各電極端子間の間隔の自然数分の1の長さに設定し、粗密波の最大振幅点が各電極端子の位置となるように設定することにより、非常に高周波の超音波振動を用いて電極端子の接合を行うことができ、電極端子同士の接合強度を高めることができる。
図1および図2において、10は半導体チップ、12は基板であり、半導体チップ10の電極端子(金バンプ)14と基板12の電極端子(金もしくはアルミニウムパッド)(図示せず)とを当接させ、超音波振動を印加することで、半導体チップ10と基板12との電極端子同士を接合するものである。
超音波振動子16は、水晶などの圧電振動子、電歪振動子(BaTiO3など)、磁歪振動子(ニッケル、フェライトなど)などを用いることができる。
これによって、電極端子間の良好な超音波接合が可能となる。
12 基板
14 電極端子
16 超音波振動子
Claims (5)
- 半導体チップの電極端子と基板の電極端子とを当接させ、超音波振動を印加することで、半導体チップと基板との電極端子同士を接合する半導体チップの接合方法において、
前記半導体チップあるいは基板の少なくとも一方に超音波振動子を組み込み、該超音波振動子を発振させることによって発生する超音波振動によって半導体チップを基板に実装することを特徴とする半導体チップの実装方法。 - 前記超音波振動は、前記半導体チップもしくは基板を伝わる粗密波であって、半波長が、該粗密波の進行方向に隣接する各電極端子の間隔の、自然数分の1の長さであるとともに、最大振幅点が、半導体チップおよび基板の各電極端子の位置となるように設定されていることを特徴とする請求項1記載の半導体チップの接合方法。
- 超音波振動子が圧電振動子であることを特徴とする請求項1または2記載の半導体チップの接合方法。
- 電極端子と基板の電極端子とを当接させ、超音波振動を印加することで、基板にフリップチップ接続される半導体チップであって、超音波振動子が取り付けられているとともに、隣接する電極端子の間隔が、超音波振動子から発せられる超音波振動の半波長の整数倍の長さ間隔に設定されていることを特徴とする半導体チップ。
- 電極端子と半導体チップの電極端子とを当接させ、超音波振動を印加することで、半導体チップがフリップチップ接続される基板であって、超音波振動子が取り付けられているとともに、隣接する電極端子の間隔が、超音波振動子から発せられる超音波振動の半波長の整数倍の長さ間隔に設定されていることを特徴とする基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304635A JP4395043B2 (ja) | 2004-10-19 | 2004-10-19 | 半導体チップの接合方法、半導体チップおよび基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304635A JP4395043B2 (ja) | 2004-10-19 | 2004-10-19 | 半導体チップの接合方法、半導体チップおよび基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006120723A JP2006120723A (ja) | 2006-05-11 |
JP4395043B2 true JP4395043B2 (ja) | 2010-01-06 |
Family
ID=36538344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004304635A Expired - Fee Related JP4395043B2 (ja) | 2004-10-19 | 2004-10-19 | 半導体チップの接合方法、半導体チップおよび基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395043B2 (ja) |
-
2004
- 2004-10-19 JP JP2004304635A patent/JP4395043B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006120723A (ja) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7523775B2 (en) | Bonding apparatus and method of bonding for a semiconductor chip | |
US6811630B2 (en) | Ultrasonic vibration method and ultrasonic vibration apparatus | |
KR100571306B1 (ko) | 초음파 트랜스듀서 조립체 | |
JP3952959B2 (ja) | 超音波ホーンおよびこの超音波ホーンを用いた超音波接合装置 | |
TWI334804B (en) | Transducer assembly for a bonding apparatus | |
JP2006135249A (ja) | 超音波実装方法およびこれに用いる超音波実装装置 | |
US20120138662A1 (en) | Wire bonding method | |
US7150388B2 (en) | Method of bonding and bonding apparatus for a semiconductor chip | |
US7208059B2 (en) | Method of ultrasonic-mounting electronic component and ultrasonic mounting machine | |
JP4078444B1 (ja) | 超音波ホーンおよび超音波接合装置 | |
JP4395043B2 (ja) | 半導体チップの接合方法、半導体チップおよび基板 | |
JPH08153759A (ja) | シングルポイントボンダーおよび半導体装置の製造方法 | |
JP4491321B2 (ja) | 超音波実装方法およびこれに用いる超音波実装装置 | |
JP4893814B2 (ja) | 半導体チップの接合方法および接合装置 | |
JP2002299996A (ja) | 電子部品装置 | |
JP3487162B2 (ja) | ボンディングツールおよびボンディング装置 | |
JP2007173362A (ja) | フライングリードの接合方法 | |
JP2005079527A (ja) | 電子部品実装装置、電子部品実装方法および電子回路装置 | |
JP2003059972A (ja) | ボンディングヘッド及びこれを備えたボンディング装置 | |
KR100996958B1 (ko) | 와이어본딩용 트랜스듀서 어셈블리 | |
JP2003209142A (ja) | ボンディングヘッドおよび実装装置 | |
JP2002343831A (ja) | ボンディングヘッド及びこれを備えたボンディング装置 | |
JP3746714B2 (ja) | ボンディングツール、ボンディングツールを備える電子部品の接合方法、および接合装置 | |
JP2000228426A (ja) | 超音波振動接合方法 | |
JP2006066689A (ja) | 半導体素子及びバンプ電極の平坦化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |