JP4687290B2 - 半導体チップのボンディング装置及びボンディング方法 - Google Patents

半導体チップのボンディング装置及びボンディング方法 Download PDF

Info

Publication number
JP4687290B2
JP4687290B2 JP2005202266A JP2005202266A JP4687290B2 JP 4687290 B2 JP4687290 B2 JP 4687290B2 JP 2005202266 A JP2005202266 A JP 2005202266A JP 2005202266 A JP2005202266 A JP 2005202266A JP 4687290 B2 JP4687290 B2 JP 4687290B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
tool
stage
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005202266A
Other languages
English (en)
Other versions
JP2007019436A (ja
Inventor
裕司 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005202266A priority Critical patent/JP4687290B2/ja
Publication of JP2007019436A publication Critical patent/JP2007019436A/ja
Application granted granted Critical
Publication of JP4687290B2 publication Critical patent/JP4687290B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75302Shape
    • H01L2224/75303Shape of the pressing surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • H01L2224/75744Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • H01L2224/75745Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップのボンディング装置及びボンディング方法に関し、特に、半導体チップを他の半導体チップなどの実装基板にフリップチップでマウントしてボンディングするボンディング装置及びボンディング方法に関する。
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のVLSIなどの半導体装置においては3年で7割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板(プリント配線基板)上の部品実装密度をいかに向上させるかが重要な課題として研究および開発がなされてきた。
例えば、半導体装置の実装用のパッケージ形態としては、DIP(Dual Inline Package )などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にハンダや金などからなるバンプ(突起電極)を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。
例えば、φ30μm以下程度の微細バンプを上下に有する場合のフリップチップボンディングは、特許文献1などに記載されているように、ボンダーステージに吸着した下バンプ付きチップ(あるいはバンプ付き実装基板)に、ボンディングツールに吸着した上バンプ付きチップを対向させ、バンプ同士を位置合わせした後、ボンディングツールを下げ、バンプ同士を接触させて下バンプ付きチップに上バンプ付きチップをマウントした後、加圧加熱してバンプ同士のボンディングを行う。このようなボンディングをローカルリフローボンディングと称する。
上記のバンプ同士を接触させる際に、ボンディングツールで上バンプ付チップをスクラブすることでバンプ表面の酸化膜を破って接触させ、リフロー時にフラックスなしでも接合させることができる。
あるいは、ボンディングツールにより上バンプ付チップに超音波振動を印加することで、超音波接合によりバンプ同士を接合することができる。
上記のボンディングにおいて、下バンプ付チップのバンプと上バンプ付チップのバンプを位置合わせする場合、まず、バンプ同士の粗い位置合わせを行ってから、続けて微調整を行い、所定の範囲内に位置合わせを行う。
上記のバンプ同士の位置合わせにおいて、所定の範囲内に位置合わせができていない場合、バンプの接続不良が発生したり、チップ間のギャップを所定の値にすることが困難となってしまうので、十分な精度でバンプ同士の位置合わせを行う必要があり、粗い位置合わせについても十分な精度が求められている。
しかし実際には上記の位置合わせにおいて、ボンダーステージやボンディングツールが上下のバンプ付チップを吸着する位置にバラツキがあるため、粗い位置合わせに時間がかかってしまい、ボンディング工程時間が長くなると言う不利益を有していた。
ところで、インタポーザにチップを超音波接合する場合において、設定振幅が3μmであっても、超音波を印加するツールとインタポーザの実際の相対振幅が0.1μm程度、ツールとチップの相対振幅が0.313〜0.557μm程度であり、実際の振幅が設定の振幅に到達していないことが報告されている(非特許文献1参照)。
特開2000−349123号公報 高橋健司、「COCの電極接続技術」、エレクトロニクス実装学会誌、vol.7、no.2、MAR. 2004、p.116−122
本発明が解決しようとする問題は、半導体チップを他の半導体チップなどの実装基板にフリップチップでマウントしてボンディングする際に、半導体チップのバンプと実装基板のバンプなどの電極の粗い位置合わせに時間がかかってしまうことである。
上記の課題を解決するため、本発明のボンディング装置は、電極が形成された実装基板の前記電極形成面の裏面を吸着して前記実装基板を保持するボンディングステージと、バンプが形成された半導体チップの前記バンプ形成面の裏面を吸着して、前記実装基板の前記電極形成面と前記半導体チップの前記バンプ形成面とが対向するように前記半導体チップを保持し、前記実装基板に対して前記半導体チップを位置合わせして前記半導体チップを前記実装基板に近づけ、前記バンプと前記電極とを接触させて前記半導体チップを押圧し、前記半導体チップに振動を印加するボンディングツールとを有し、前記ボンディングツールの吸着面に前記半導体チップの裏面と同一形状のツール凹部底面を有するツール凹部が設けられており、前記ボンディングツールは前記半導体チップの裏面と前記ツール凹部底面とが接するように吸着して保持する。
上記の本発明のボンディング装置は、ボンディングステージとボンディングツールを有する。
ボンディングステージは、電極が形成された実装基板の電極形成面の裏面を吸着して前記実装基板を保持する。
ボンディングツールは、バンプが形成された半導体チップのバンプ形成面の裏面を吸着して、実装基板の電極形成面と半導体チップのバンプ形成面とが対向するように半導体チップを保持し、実装基板に対して半導体チップを位置合わせして半導体チップを実装基板に近づけ、バンプと電極とを接触させて半導体チップを押圧し、半導体チップに振動を印加する。
ここで、ボンディングツールの吸着面に半導体チップの裏面と同一形状のツール凹部底面を有するツール凹部が設けられており、ボンディングツールは、半導体チップの裏面とツール凹部底面とが接するように吸着して保持する。
また、上記の課題を解決するため、本発明のボンディング装置は、電極が形成された実装基板の前記電極形成面の裏面を吸着して前記実装基板を保持するボンディングステージとバンプが形成された半導体チップの前記バンプ形成面の裏面を吸着して、前記実装基板の前記電極形成面と前記半導体チップの前記バンプ形成面とが対向するように前記半導体チップを保持し、前記実装基板に対して前記半導体チップを位置合わせして前記半導体チップを前記実装基板に近づけ、前記バンプと前記電極とを接触させて前記半導体チップを押圧し、前記半導体チップに振動を印加するボンディングツールとを有し、前記ボンディングステージの吸着面に前記実装基板の裏面と同一形状のステージ凹部底面を有するステージ凹部が設けられており、前記ボンディングステージは前記実装基板の裏面と前記ステージ凹部底面とが接するように吸着して保持する。
上記の本発明のボンディング装置は、ボンディングステージとボンディングツールを有する。ボンディングステージとボンディングツールは上記と同様の構成である。
但し、ボンディングステージの吸着面に実装基板の裏面と同一形状のステージ凹部底面を有するステージ凹部が設けられており、ボンディングステージは、実装基板の裏面とステージ凹部底面とが接するように吸着して保持する。
また、上記の課題を解決するため、本発明のボンディング方法は、電極が形成された実装基板の前記電極形成面の裏面を、ボンディングステージで吸着して保持する工程と、バンプが形成された半導体チップの前記バンプ形成面の裏面を、前記半導体チップの裏面と同一形状のツール凹部底面を有するツール凹部が設けられたボンディングツールで、前記半導体チップの裏面が前記ツール凹部底面に接するように吸着して、前記実装基板の前記電極形成面と前記半導体チップの前記バンプ形成面とが対向するように前記半導体チップを保持する工程と、前記ボンディングツールで、前記実装基板に対して前記半導体チップを位置合わせして前記半導体チップを前記実装基板に近づけ、前記バンプと前記電極とを接触させて前記半導体チップを押圧する工程と、前記ボンディングツールで、前記半導体チップに振動を印加する工程とを有する。
上記の本発明のボンディング方法は、まず、電極が形成された実装基板の電極形成面の裏面を、ボンディングステージで吸着して保持する。
一方、バンプが形成された半導体チップのバンプ形成面の裏面を、半導体チップの裏面と同一形状のツール凹部底面を有するツール凹部が設けられたボンディングツールで、半導体チップの裏面がツール凹部底面に接するように吸着して、実装基板の電極形成面と半導体チップのバンプ形成面とが対向するように半導体チップを保持する。
次に、ボンディングツールで、実装基板に対して半導体チップを位置合わせして半導体チップを実装基板に近づけ、バンプと電極とを接触させて半導体チップを押圧する。
次に、ボンディングツールで、半導体チップに振動を印加する。
また、上記の課題を解決するため、本発明のボンディング方法は、電極が形成された実装基板の前記電極形成面の裏面を、前記実装基板の裏面と同一形状のステージ凹部底面を有するステージ凹部が設けられたボンディングステージで、前記実装基板の裏面が前記ステージ凹部底面に接するように吸着して保持する工程と、バンプが形成された半導体チップの前記バンプ形成面の裏面をボンディングツールで吸着して、前記実装基板の前記電極形成面と前記半導体チップの前記バンプ形成面とが対向するように前記半導体チップを保持する工程と、前記ボンディングツールで、前記実装基板に対して前記半導体チップを位置合わせして前記半導体チップを前記実装基板に近づけ、前記バンプと前記電極とを接触させて前記半導体チップを押圧する工程と、前記ボンディングツールで、前記半導体チップに振動を印加する工程とを有する。
上記の本発明のボンディング方法は、まず、電極が形成された実装基板の電極形成面の裏面を、実装基板の裏面と同一形状のステージ凹部底面を有するステージ凹部が設けられたボンディングステージで、実装基板の裏面がステージ凹部底面に接するように吸着して保持する。
一方、バンプが形成された半導体チップのバンプ形成面の裏面をボンディングツールで吸着して、実装基板の電極形成面と半導体チップのバンプ形成面とが対向するように半導体チップを保持する。
次に、ボンディングツールで、実装基板に対して半導体チップを位置合わせして半導体チップを実装基板に近づけ、バンプと電極とを接触させて半導体チップを押圧する。
次に、ボンディングツールで、半導体チップに振動を印加する。
本発明のボンディング方法によれば、ボンディングステージ及び/またはボンディングツールに、半導体チップ及び/または実装基板の位置決めをして保持するための凹部が設けられているので、半導体チップを他の半導体チップなどの実装基板にフリップチップでマウントしてボンディングする際に、半導体チップのバンプと実装基板の電極との位置合わせが容易となって、特に粗い位置合わせにかかる時間が短縮できる。
本発明のボンディング装置によれば、半導体チップ及び/または実装基板の位置決めをして保持するための凹部が設けられているボンディングステージ及び/またはボンディングツールを用いるので、半導体チップを他の半導体チップなどの実装基板にフリップチップでマウントしてボンディングする際に、半導体チップのバンプと実装基板の電極との位置合わせが容易となって、特に粗い位置合わせにかかる時間が短縮できる。
以下に、本発明の実施の形態に係る半導体チップのボンディング装置及び方法について、図面を参照して説明する。
図1は本実施形態に係るボンディング装置及び方法でボンディングされた半導体装置の断面図である。
例えば、内蔵されている電子回路に接続してバンプ16が形成された半導体チップ15が、電極が形成された実装基板に実装された構成であるが、本実施形態においては実装基板として、例えば、絶縁膜26を介して、内蔵された電子回路に接続してバンプ(電極)27が形成された半導体チップ25が用いられている。実装基板としての半導体チップを下半導体チップと称し、これに対して半導体チップ15を上半導体チップと称する。
上記の上半導体チップ15のバンプ16と下半導体チップ25のバンプ27とが接合されており、上半導体チップ15が下半導体チップ25上にフリップチップでボンディングされている。
上記の上半導体チップ15と下半導体チップ25は、例えばそれぞれレーザ光を用いたダイシング方法で個片化されており、設計サイズに対して±1μm以内の外形精度でカットされたものである。
本実施形態のボンディング装置は、ボンディングステージとボンディングツールを有する。
図2(a)は、本実施形態に係るボンディング装置のボンディングツールの吸着面側の平面図であり、図2(b)は図2(a)中のA−A’における断面図である。
ボンディングツール10は、吸引孔14が設けられており、バンプ16が形成された上半導体チップ15のバンプ形成面の裏面を吸着する。ここで、ボンディングツール10の吸着面に上半導体チップ15の裏面と同一形状のツール凹部底面12を有するツール凹部11が設けられている。
ボンディングツール10が上半導体チップ15を保持する際には、上半導体チップ15の裏面とツール凹部底面12とが接するように吸着して保持する構成となっている。
ボンディングツール10のツール凹部底面12は、上半導体チップ15の裏面と同一形状となっている。ここで、上記のように上半導体チップ15は設計サイズに対して±1μm以内の幅をもって個片化されているので、例えば、ツール凹部底面12が上半導体チップ15の最大サイズに相当する形状となっていることをもって、上半導体チップ15の裏面と同一形状となっているものとする。
ボンディングツール10のツール凹部底面12の作成精度自体にもある程度の幅があるので、ツール凹部底面12が最小になってしまっても上半導体チップ15の最大サイズを下回らないようにする。
また、ツール凹部11のツール凹部側面13は、ツール凹部底面12に近づくにつれてツール凹部11の開口面積が狭まるテーパ状に形成されているものとし、例えばツール凹部底面12に対して45°の角度の斜面とする。
図3(a)は、本実施形態に係るボンディング装置のボンディングステージの吸着面側の平面図であり、図3(b)は図3(a)中のA−A’における断面図である。
ボンディングステージ20は、吸引孔24が設けられており、バンプ27が形成された下半導体チップ25のバンプ27の形成面の裏面を吸着する。ここで、ボンディングステージ20の吸着面に下半導体チップ25の裏面と同一形状のステージ凹部底面22を有するステージ凹部21が設けられている。
ボンディングステージ20が下半導体チップ25を保持する際には、下半導体チップ25の裏面とステージ凹部底面22とが接するように吸着して保持する構成となっている。
ボンディングステージ20についても、ボンディングツール10と同様に、ステージ凹部底面22は、下半導体チップ25の裏面と同一形状となっている。ここで、上記のように下半導体チップ25は設計サイズに対して±1μm以内の幅をもって個片化されているので、例えば、ステージ凹部底面22が下半導体チップ25の最大サイズに相当する形状となっていることをもって、下半導体チップ25の裏面と同一形状となっているものとし、ボンディングステージ20のステージ凹部底面22の作成精度自体にもある程度の幅があるので、ステージ凹部底面22が最小になってしまっても下半導体チップ25の最大サイズを下回らないようにする。
また、ステージ凹部21のステージ凹部側面23は、ステージ凹部底面22に近づくにつれてステージ凹部21の開口面積が狭まるテーパ状に形成されているものとし、例えばステージ凹部底面22に対して45°の角度の斜面とする。
図4は、本実施形態に係るボンディング装置の断面図である。
ボンディングツール10は、上半導体チップ15の裏面とツール凹部底面12とが接するように吸着して保持する。
一方、ボンディングステージ20は、下半導体チップ25の裏面とステージ凹部底面22とが接するように吸着して保持する。
下半導体チップ25のバンプ27形成面と上半導体チップ15のバンプ16形成面とが対向するように、ボンディングツール10によって上半導体チップ15が保持される。
図5は、本実施形態に係るボンディング装置のボンディング時の断面図である。
上記の構成のボンディングステージ20に対するボンディングツール10の動作により、下半導体チップ25に対して上半導体チップ15を位置合わせして上半導体チップ15を下半導体チップ25に近づけ、上半導体チップ15のバンプ16と下半導体チップ25のバンプ27とを接触させて、上半導体チップ15を押圧する。
ここで、上記の下半導体チップ25に対する上半導体チップ15の位置合わせは、画像処理などを用いながら、まず、下半導体チップ25のバンプ27と上半導体チップ15のバンプ16の粗い位置合わせを行ってから、続けて微調整を行い、所定の範囲内に位置合わせを行う。
本実施形態においては、ボンディングツールには、上半導体チップの裏面と同一形状の底面を有するツール凹部が形成されているので、吸着した時点でボンディングツールに対する上半導体チップの位置が一定になり、一方、ボンディングステージには下半導体チップの裏面と同一形状の底面を有するステージ凹部が形成されているので、吸着した時点でボンディングステージに対する下半導体チップの位置が一定になり、ボンディングステージやボンディングツールが上下の半導体チップを吸着する位置のバラツキが非常に小さくなり、粗い位置あわせにかかる時間が短縮でき、これによってボンディング工程時間を短縮することができる。
さらに、上記のように上半導体チップ15のバンプ16と下半導体チップ25のバンプ27とを接触させて、上半導体チップ15を押圧した状態で、ボンディングツール10により上半導体チップ15に振動Vを印加する。
例えば、上半導体チップ15のバンプ16と下半導体チップ25のバンプ27を接触させる際に、ボンディングツールで上バンプ付チップをスクラブすることで、バンプ表面の酸化膜を破って接触させ、リフロー時にフラックスなしでも接合させることができる。
リフローは、上記のスクラブと同時に行ってローカルリフローとしてもよく、あるいはスクラブにより上半導体チップ15のバンプ16と下半導体チップ25のバンプ27を仮付けし、一斉リフローで接合することもできる。
あるいは、上半導体チップ15のバンプ16と下半導体チップ25のバンプ27を接触させる際に、ボンディングツールにより上バンプ付チップに超音波振動を印加することで、リフローなしで超音波接合によりバンプ同士を接合することができる。
上記の構造のボンディングツール及びボンディングステージを備えたボンディング装置での振動の印加において、ボンディングツール及びボンディングステージに形成された凹部の底面と側面の角部が、上下の半導体チップのバンプ形成面の裏面側の角に引っかかるため、ボンディングツール及びボンディングステージ上で上下の半導体チップが滑ってしまうことがなく、エネルギーのロスを低減して振動を効率的にバンプ間の接合部分に伝達することができる。
例えば、上下の半導体チップが設計サイズに対して±1μm以内の外形精度でカットされたものであり、ボンディングツール及びボンディングステージに形成された凹部の底面が上下の半導体チップの最大サイズに相当する形状となっている場合、ボンディングツールを2μm以上のストロークで振動させたときに、ボンディングツールの振動数を減衰させることなく、上下の半導体チップに振動を伝達でき、例えば確実なフラックスレス接続や振動数の調整を安定化できる。
上記のように、本実施形態に係る半導体チップのボンディング装置によれば、半導体チップ及び/または実装基板の位置決めをして保持するための凹部が設けられているボンディングステージ及び/またはボンディングツールを用いるので、半導体チップを他の半導体チップなどの実装基板にフリップチップでマウントしてボンディングする際に、半導体チップのバンプと実装基板の電極との位置合わせが容易となって、特に粗い位置合わせにかかる時間が短縮できる。
上記の半導体チップのボンディング装置を用いて行うボンディング方法について説明する。
まず、図4に示すように、バンプ27が形成された下半導体チップ25のバンプ27の形成面の裏面を、下半導体チップ25の裏面と同一形状のステージ凹部底面22を有するステージ凹部21が設けられたボンディングステージ20で、下半導体チップ25の裏面がステージ凹部底面22に接するように吸着して保持する。
一方、バンプ16が形成された上半導体チップ15のバンプ16の形成面の裏面を、上半導体チップ15の裏面と同一形状のツール凹部底面12を有するツール凹部11が設けられたボンディングツール10で、上半導体チップ15の裏面がツール凹部底面12に接するように吸着する。
上記のようにして、下半導体チップ25のバンプ27の形成面と上半導体チップ15のバンプ16の形成面とが対向するように、上半導体チップ15を保持する。
上記のボンディングツール及びボンディングステージとして、例えば、ツール凹部及びステージ凹部の凹部側面が、底面に近づくにつれてツール凹部及びステージ凹部の開口面積が狭まるテーパ状に形成されている形状とする。
次に、図5に示すように、ボンディングツール10で、下半導体チップ25に対して上半導体チップ15を位置合わせして上半導体チップ15を下半導体チップ25に近づけ、上半導体チップ15のバンプ16と下半導体チップ25のバンプ27を接触させて、上半導体チップ15を押圧する。
次に、ボンディングツール10で、上半導体チップ15に振動を印加する。
例えば、ボンディングツール10が、上半導体チップ15のバンプ16と下半導体チップ25のバンプ27をスクラブして、上半導体チップ15のバンプ16及び/または下半導体チップ25のバンプ27バンプの表面に形成された酸化膜を破るように、上半導体チップ15に振動を印加する。これと同時に、あるいはこれによって仮付けして改めてリフロー処理を行うことで、上半導体チップ15のバンプ16と下半導体チップ25のバンプ27を接合できる。
あるいは、ボンディングツール10が、上半導体チップ15のバンプ16と下半導体チップ25のバンプ27を超音波接合するように、上半導体チップ15に超音波振動を印加する。
上記のボンディングツールによって振動を印加する際には、ボンディングツール及びボンディングステージに形成された凹部の底面と側面の角部が上下の半導体チップのバンプ形成面の裏面側の角に引っかかるため、ボンディングツール及びボンディングステージ上で上下の半導体チップが滑ってしまうことがなく、エネルギーのロスを低減して振動を効率的にバンプ間の接合部分に伝達することができる。
本実施形態に係る半導体チップのボンディング装置及び方法では、例えば、ハンダバンプや金あるいは銅などのスタッドバンプを有する半導体チップをボンディングすることができる。
本発明は、上記の実施形態の説明に限定されない。
例えば、実装基板としては上記の実施形態では下半導体チップを用いているが、半導体チップの他、樹脂基板やセラミック基板などの通常の実装基板や中間基板などを用いることができ、これら実装基板に形成された電極と半導体チップとのバンプをフリップチップで接合することができる。
また、実施形態においてはボンディングツールとボンディングステージの両者に凹部を設けているが、本発明としてはこれに限らず、ボンディングツールとボンディングステージのいずれか一方に凹部をもうけた場合にもおいても相当の効果が得ることができる。また、ボンディングツールとボンディングステージに形成される凹部としては、この代わりに半導体チップや実装基板の4つの角部のみ、あるいは四辺のみを係止する構造としても、実質的に凹部が形成されているのと同様の効果が得られる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
図1は本発明の実施形態に係るボンディング装置及び方法でボンディングされた半導体装置の断面図である。 図2(a)は、本発明の実施形態に係るボンディング装置のボンディングツールの吸着面側の平面図であり、図2(b)は図2(a)中のA−A’における断面図である。 図3(a)は、本発明の実施形態に係るボンディング装置のボンディングステージの吸着面側の平面図であり、図3(b)は図3(a)中のA−A’における断面図である。 図4は、本発明の実施形態に係るボンディング装置の断面図である。 図5は、本発明の実施形態に係るボンディング装置のボンディング時の断面図である。
符号の説明
10…ボンディングツール、11…ツール凹部、12…ツール凹部底面、13…ツール凹部側面、14…吸引孔、15…下半導体チップ、16…バンプ、20…ボンディングステージ、21…ステージ凹部、22…ステージ凹部底面、23…ステージ凹部側面、24…吸引孔、25…下半導体チップ、26…絶縁膜、27…バンプ

Claims (10)

  1. 電極が形成された実装基板の前記電極形成面の裏面を吸着して前記実装基板を保持するボンディングステージと
    バンプが形成された半導体チップの前記バンプ形成面の裏面を吸着して、前記実装基板の前記電極形成面と前記半導体チップの前記バンプ形成面とが対向するように前記半導体チップを保持し、前記実装基板に対して前記半導体チップを位置合わせして前記半導体チップを前記実装基板に近づけ、前記バンプと前記電極とを接触させて前記半導体チップを押圧し、前記半導体チップに振動を印加するボンディングツールと
    を有し、
    前記ボンディングツールの吸着面に前記半導体チップの裏面と同一形状のツール凹部底面を有するツール凹部が設けられており、前記ツール凹部の側面が、前記底面に近づくにつれて前記ツール凹部の開口面積が狭まるテーパ状に形成されており、前記ボンディングツールは前記半導体チップの裏面と前記ツール凹部底面とが接するように吸着して保持する
    半導体チップのボンディング装置。
  2. 前記ボンディングツールが、前記バンプと前記電極をスクラブして少なくとも前記バンプ及び前記電極のいずれかの表面に形成された酸化膜を破るように、前記半導体チップに振動を印加する
    請求項1に記載の半導体チップのボンディング装置。
  3. 前記ボンディングツールが、前記バンプと前記電極を超音波接合するように、前記半導体チップに超音波振動を印加する
    請求項1に記載の半導体チップのボンディング装置。
  4. 前記ボンディングステージの吸着面に前記実装基板の裏面と同一形状のステージ凹部底面を有するステージ凹部が設けられており、前記ボンディングステージは前記実装基板の裏面と前記ステージ凹部底面とが接するように吸着して保持する
    請求項1〜3のいずれかに記載の半導体チップのボンディング装置。
  5. 前記ステージ凹部の側面が、前記底面に近づくにつれて前記ステージ凹部の開口面積が狭まるテーパ状に形成されている
    請求項に記載の半導体チップのボンディング装置。
  6. 電極が形成された実装基板の前記電極形成面の裏面を、ボンディングステージで吸着して保持する工程と、
    バンプが形成された半導体チップの前記バンプ形成面の裏面を、前記半導体チップの裏面と同一形状のツール凹部底面を有するツール凹部が設けられ、前記ツール凹部の側面が前記底面に近づくにつれて前記ツール凹部の開口面積が狭まるテーパ状に形成されているボンディングツールで、前記半導体チップの裏面が前記ツール凹部底面に接するように吸着して、前記実装基板の前記電極形成面と前記半導体チップの前記バンプ形成面とが対向するように前記半導体チップを保持する工程と、
    前記ボンディングツールで、前記実装基板に対して前記半導体チップを位置合わせして前記半導体チップを前記実装基板に近づけ、前記バンプと前記電極とを接触させて前記半導体チップを押圧する工程と、
    前記ボンディングツールで、前記半導体チップに振動を印加する工程と
    を有する半導体チップのボンディング方法。
  7. 前記半導体チップに振動を印加する工程において、前記ボンディングツールが、前記バンプと前記電極をスクラブして少なくとも前記バンプ及び前記電極のいずれかの表面に形成された酸化膜を破るように、前記半導体チップに振動を印加する
    請求項に記載の半導体チップのボンディング方法。
  8. 前記半導体チップに振動を印加する工程において、前記ボンディングツールが、前記バンプと前記電極を超音波接合するように、前記半導体チップに超音波振動を印加する
    請求項に記載の半導体チップのボンディング方法。
  9. 前記ボンディングステージとして、吸着面に前記実装基板の裏面と同一形状のステージ凹部底面を有するステージ凹部が設けられているボンディングステージを用い、
    前記電極形成面の裏面をボンディングステージで吸着して保持する工程において、前記ボンディングステージで前記実装基板の裏面と前記ステージ凹部底面とが接するように吸着して保持する
    請求項6〜8のいずれかに記載の半導体チップのボンディング方法。
  10. 前記ボンディングステージとして、前記ステージ凹部の側面が前記底面に近づくにつれて前記ステージ凹部の開口面積が狭まるテーパ状に形成されているボンディングステージを用いる
    請求項に記載の半導体チップのボンディング方法。
JP2005202266A 2005-07-11 2005-07-11 半導体チップのボンディング装置及びボンディング方法 Expired - Fee Related JP4687290B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005202266A JP4687290B2 (ja) 2005-07-11 2005-07-11 半導体チップのボンディング装置及びボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005202266A JP4687290B2 (ja) 2005-07-11 2005-07-11 半導体チップのボンディング装置及びボンディング方法

Publications (2)

Publication Number Publication Date
JP2007019436A JP2007019436A (ja) 2007-01-25
JP4687290B2 true JP4687290B2 (ja) 2011-05-25

Family

ID=37756292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005202266A Expired - Fee Related JP4687290B2 (ja) 2005-07-11 2005-07-11 半導体チップのボンディング装置及びボンディング方法

Country Status (1)

Country Link
JP (1) JP4687290B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118534A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP2743972A1 (en) * 2012-12-17 2014-06-18 Imec Method for bonding semiconductor substrates and devices obtained thereby
KR102471274B1 (ko) 2018-02-13 2022-11-28 삼성전자주식회사 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244630A (ja) * 1988-03-26 1989-09-29 Nec Corp 半導体ペレットのボンディング方法
JP2000036501A (ja) * 1998-05-12 2000-02-02 Sharp Corp ダイボンド装置
JP2002124535A (ja) * 2000-10-17 2002-04-26 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2004047692A (ja) * 2002-07-11 2004-02-12 Mitsubishi Electric Corp 電子部品製造装置および電子部品製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244630A (ja) * 1988-03-26 1989-09-29 Nec Corp 半導体ペレットのボンディング方法
JP2000036501A (ja) * 1998-05-12 2000-02-02 Sharp Corp ダイボンド装置
JP2002124535A (ja) * 2000-10-17 2002-04-26 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2004047692A (ja) * 2002-07-11 2004-02-12 Mitsubishi Electric Corp 電子部品製造装置および電子部品製造方法

Also Published As

Publication number Publication date
JP2007019436A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
US7514788B2 (en) Structure of mounting electronic component
KR100686315B1 (ko) 전자 회로 장치의 제조 방법
JP2008166439A (ja) 半導体装置およびその製造方法
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP2005064362A5 (ja)
TW451376B (en) Production of semiconductor device
JP4687290B2 (ja) 半導体チップのボンディング装置及びボンディング方法
JP4175138B2 (ja) 半導体装置
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
US20050196901A1 (en) Device mounting method and device transport apparatus
US20100269333A1 (en) Method for Mounting Flip Chip and Substrate Used Therein
JP3075398B2 (ja) 超音波ボンディング用コレットおよびボンディング方法
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
JP6379447B2 (ja) Icチップの実装方法
JP6536397B2 (ja) 電子装置、電子装置の製造方法及び電子機器
JP2003258012A (ja) バンプ付け装置
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
KR100651152B1 (ko) 전자 부품의 본딩 방법 및 전자 부품의 본딩 장치
JP3326554B2 (ja) 積層チップの製造方法
JP2001284409A (ja) 電子部品素子実装装置
JP2003209142A (ja) ボンディングヘッドおよび実装装置
JP2004095612A (ja) 半導体装置及び配線基板
JP2004207291A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006186127A (ja) 半導体装置の製造装置および半導体装置の製造方法
JP2002299374A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees