JP6379447B2 - Icチップの実装方法 - Google Patents

Icチップの実装方法 Download PDF

Info

Publication number
JP6379447B2
JP6379447B2 JP2013085573A JP2013085573A JP6379447B2 JP 6379447 B2 JP6379447 B2 JP 6379447B2 JP 2013085573 A JP2013085573 A JP 2013085573A JP 2013085573 A JP2013085573 A JP 2013085573A JP 6379447 B2 JP6379447 B2 JP 6379447B2
Authority
JP
Japan
Prior art keywords
chip
horn
slip layer
ultrasonic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013085573A
Other languages
English (en)
Other versions
JP2014207405A (ja
Inventor
片岡 慎
慎 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2013085573A priority Critical patent/JP6379447B2/ja
Publication of JP2014207405A publication Critical patent/JP2014207405A/ja
Application granted granted Critical
Publication of JP6379447B2 publication Critical patent/JP6379447B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、超音波振動を利用したICチップと基板間の端子同士の接合技術に係り、特には、超音波振動を相対する端子の一方に十全に伝達するためのICチップ側の構成及び超音波ホーン側の構成に関する。
半導体素子(以下、ICチップと記す。)には、入出力用の端子ピッチが狭く且つその数が多い場合には、一旦ピッチ拡張用のインターポーザー基板に実装してから、プリント基板に搭載される。この場合、ICチップのインターポーザーへの接続は、ワイヤーボンディングやはんだを使ったフリップチップ接続が採用される。
一方、ICカードやICタグに使われるICチップは、端子の数が数個と少なく離間距離も十分あるため、ACP(Anisotropic Conductive Paste)あるいはACF(Anisotropic Conductive Firm)を介してインレット基材側(以下、単に基板と記す。)の端子に接続されてきたが、超音波振動を利用した金属端子同士の直接接合がなされることも多い。
一般に同種の金属で、表面が清浄で結晶粒界が露出しているのであれば、接触により
一体化して強固な金属結合に至るが、表面に酸化膜が存在したり、汚れていると金属結合が生じない。超音波接合は、接合すべき界面を超音波振動により平行方向に接触しつつ往復運動させて酸化膜や汚染物質を除去して、金属粒界同士を原子間距離程度に近接させて接合させるもので、接合を加速するために融点の1/3程度の温度で行われるのが普通である。
超音波接合は、図5(a)〜(c)に示すように接続端子3aを備える基板3を金床5(アンビルとも記す。)に固定し、超音波ホーン4の吸着面4aに接続端子1a側が露出するようにICチップ1を固定し、超音波ホーン4をアンビル5側に押し付けて端子同士を当接し振動を加えれば極めて短時間で接続を行える。したがって、ICチップ実装工程の工程数が少なく、樹脂固定が介在するACF、ACPの間接接合に比較して、接続強度が格段に優れ、生産性が高いという利点がある。
特開平8−139138号公報
ところで、超音波振動による直接接合方式には以下の問題がある。
ICチップと基板(ICカード、ICタグであればインレット基材)の端子部がそれぞれ接触・加圧された状態で、ICチップに超音波ホーンにより超音波振動を加えようとした場合、端子同士が接触する接触部における摩擦力がICチップとそれを吸着している超音波ホーンの摩擦力とくらべて同等か大きい場合、ICチップと超音波ホーンの界面で滑り(スリップ)が発生することがある。スリップが生じるとエネルギーロスが生じ、超音波エネルギーが、端子同士の接触部に十分伝達されず、両者を金属結合させることが困難となる場合がある。
ICチップと超音波ホーンとの摩擦力を向上させるために、両者が接触する界面に細か
い凹凸をつけて荒らす等の手法も考えられるが、その場合、ICチップには抗折強度の低下、超音波ホーンにはICチップ吸着時のエアー漏れによるIC吸着不良の発生といった問題が発生し好ましくはない。
また、ICチップと超音波ホーンとの摩擦力を向上させる別の方法として、ICチップ及び超音波ホーンの材質をより柔らかいものに変更する(例えばヤング率のより低いもの)等が考えられるが、その場合、ICチップについてはその生産プロセスの問題から材料の変更が困難であることと、超音波ホーンについてはホーンの繰返し使用による磨耗が激しくなるといった問題が想定される。
そこで、本発明は、ICチップ側と超音波ホーンとの摩擦力を大きくして、チップ表面と超音波ホーン間のスリップを低減させる構造・構成を、ICチップ側とホーン側について提供することを課題とした。
上記の課題を達成するための請求項1に記載の発明は、金床の上に接続用端子を有するICチップ実装用基板を載置する工程と、ICチップを超音波ホーンの平面状吸着面に吸着させる工程と、ICチップの接続用端子とICチップ実装用基板の接続用端子が当接するようにICチップもしくはICチップ実装用基板を加圧する工程と、超音波振動を加えて接続用端子同士を金属結合させる工程と、音波ホーンからICチップを分離する工程と、を有することを特徴とするICチップの実装方法であって、該超音波ホーンの平面状吸着面が、ICチップの面積とほぼ同じ面積で吸着面周囲より凹んでいる凹みを有一方の面にICチップの接続用端子を有するICチップが、ICチップの接続用端子を有する面と反対側の面上に、単層又は複層からなるスリップ防止層が積層されたICチップであって、該スリップ防止層はICチップのシリコン面に接着固定されてなり、単層からなるスリップ防止層がシリコンよりも軟質なガラスクロス入りエポキシ樹脂からなり、また複層からなるスリップ防止層の最上層がシリコンよりも軟質なガラスクロス入りエポキシ樹脂からなることを特徴とするICチップの実装方法であって、該凹みの深さが、ICチップに積層されているスリップ防止層の総厚と同等かそれよりも小さいことを特徴とするICチップの実装方法としたものである。
本発明になるICチップの表面構成と超音波ホーン吸着面の構造を採用すると、ICチップ表面と超音波ホーン表面がスリップすることが少ない。また超音波振動の内部減衰も少ないので、超音波振動がICチップの接続用バンプに確実に伝達される。その結果、基板側の接続端子と接続用バンプの端子同士が安定して接触し確実に金属結合に到るという効果がある。
ICチップ表面に積層したスリップ防止層は、チップ保護層として使用できるので、ICチップに外力あるいは衝撃が加わった場合に、これらを緩和してICが破損するのを防止することが期待できる。また、スリップ防止層は、既存のウエハプロセスをそのまま利用できるという効果があり低価格化につながる。
超音ホーンに設けた凹み等は、接合時にICチップの角部に加わる圧縮応力を軽減し、ICチップの曲がり、反り等の変形を防止することができるので、ICチップ実装基板の信頼性向上が期待できる。
本発明になるスリップ防止層を備えるICチップの構成を説明する断面視の図である。(a)単層の場合、(b)多層の場合である。 本発明になる超音波ホーン吸着面の凹みを説明する正面視の図である。(a)ICチップ吸着前、(b)吸着後。 本発明になる超音波ホーン吸着面の凹みの別の構成を説明する正面視の図である。(a)ICチップ吸着前、(b)吸着後。 超音波ホーン吸着面の凹みに、ICチップが収容される態様を模式的に説明する図である。(a)接触前、(b)吸着時、(c)加圧・接合時。 (a)〜(e)超音波接合のプロセスを模式的に説明する図面である。
先ず、超音波接合について簡単に説明する。図5が超音波振動による端子金属同士の接合の様子を模式的に示した図である。超音波振動4bは、超音波振動源、トランスデューサ、ブースター等を経て超音波ホーン4からホーン先端で面状に接触する物体、図ではICチップ1の一方の面に伝達される。ホーン4先端の接触部分の形状は適宜設定できるが接触面積は広いほうが好ましいので一般には平面である。ICチップ1の他方の面(裏面)に形成された接続用の金属バンプ1aも同じように水平方向に振動する。振動数は概ね数十kHz〜数百kHz,振幅は数μm程度である(図5(a))。
ICチップ1が実装されるべき実装用基板3(一般にはインレットである。)は、真空吸引等によりアンビル5に固定される(図5(b))。基板3側の接続用端子3aとホーン4側のICチップ1の接続バンプ1aを位置合わせし、ホーン4あるいはアンビル5のい
ずれかもしくは両方を加圧して端子同士を当接させ、その状態のままホーン4を所定の条件(振動数、振幅、温度等)で振動させる(図5(c))。振動に伴う表面同士の摩擦によって互いに擦れあって酸化皮膜など汚染層が除去され、振動を停止すると速やかに金属粒界同士が金属結合するようになる。端子表面は、金属結合しやすい金メッキ層、あるいはニッケル下地金メッキ層で被覆しておくのが好ましい。
ホーン4先端に、ICチップ1のような軽いものは吸着して固定される。吸着はホーン4の平坦な吸着面4aに吸着穴を所定数設けて行う(図示せず)。接合後、ホーン4とICチップ1の分離を行うには、吸着穴より圧縮空気を送り込めば簡単に外すことができる(図5(d),(e))。
したがって、超音波接合を効果的に遂行するには、振動する側の端子がホーンに同期して確実に振動すること、すなわち、ホーン先端部がICチップを完全に保持してスリップしないことが肝要である。ところが、ICチップを組成するシリコンが硬質(ヤング率;185GPa程度)で、ホーン表面に対してスリップしやすく、シリコンが同期して振動しにくいという問題がある。
そこで、本発明は、図1(a)と(b)に示すように、ICチップに関してはホーン側のICチップ1表面にシリコンよりも軟質な素材、例えばFR−4(ガラスクロス入りエポキシ樹脂)等からなる単層もしくは複数の層を積層してスリップしにくくした(以下、スリップ防止層2と記す。)ものである。
図1(b)の複数層の場合、内層2bのヤング率はシリコンより大きくても構わないが、少なくともホーンと接する最上層2aは、ヤング率をシリコンより小さく設定する必要がある。また、シリコンと接触する最下層(図1では2b)を含め、層同士は、それぞれの層を接着・粘着又は過熱・加圧等の手法により固着して層間でずれないようにする必要がある。
しかしながら、積層した層のヤング率があまり低すぎると、当該スリップ防止層2だけが変形・振動するようになり、加えられた超音波エネルギーが吸収されてICチップ1が十分振動しなくなるから、これら各層のヤング率は、0.01GPaよりは大きい値であることが好ましい。因みに、0.01GPaは天然ゴムのヤング率である。
天然ゴムの皮膜付ICチップ(ICチップの厚み150μm、皮膜厚み100μm)を用いて、金メッキ付Cu配線基板に対し、5Nの加重・3μmの振幅・40kHzの超音波振動を用いたICチップの実装を行ったところ、皮膜がない場合は接合可能であったが、上記皮膜を形成した場合にはICバンプと基板端子の接合が行われなかったので余り低いヤング率は好ましくない。
スリップ防止層2を設ける別の利点は、ICチップ実装後には、ICチップ1が外部に面する部分がほぼ全体的にスリップ防止層2で覆われることとなり、ICチップ1に何らかの衝撃等、外力が加わった際にはそれを緩和し、ICチップ本体(シリコン)が破損することを防止できることである。
前記スリップ防止層2を備えるICチップは、通常のウエハプロセスを用いて製造できる。一般には配線形成したウエハーは、ダイシングして個片に分割されるが、ウエハレベルパッケージのようにダイシングする前に、裏面に順次、所定の材料をスピンコート、乾燥等所定の手順で下層側と接着固定するようにベタ形成してくことは容易である。既存設備を用いて容易に製造できる。
超音波接合では、接合する金属表面は、互いに平行で面的に接触する必要がある。ICチップの接続バンプ1aが、図示はしないが直線上に配置されるような場合には、平行バランスが悪化して擦れあわず金属接合しなくなる。一般には突起3個で支持するのが平行バランスが優れるので、端子も直線状にない3点で支持して超音波接合するのが好ましい態様である。超音波実装の信頼性向上につながる。
本発明は、ICチップ1側の構成だけでなく超音波ホーン4の形状もICチップ1に適合させることでスリップ防止を達成している。すなわち、図2(a)に示すようにホーン4先端部表面にICチップ1が、きっちりと収容されるような底面が平坦な凹み6を形成している。
凹みとICチップとがサイズ的に同じであると凹み6への収容が難しいこともあるので、図2(b)に示すように開口部のサイズをICチップ1のサイズより大きくして側壁6bをテーパー状に形成し、底面6aのサイズをチップ1サイズより小さく設定するのが好ましい。テーパー角については、図4(a)にも示したが45°以上、望ましくは60°以上である。いずれにしても凹み6のテーパー部分6aでICチップ1の4辺を支えることによりスリップを抑制するものである。
上記の場合には、スリップ防止層2の厚さAと凹み深さBの相対的関係も重要となる。これは特にICチップ1のサイズにばらつきがある場合に有用である(ダイシング時の公差)。凹みの深Bさは、スリップ防止層2の厚みAと同等か小さく設定するのが好ましい(A≧B、図4(a))。このようにするとスリップ防止層2が、加圧と真空吸着によって徐々に凹み6の中に入り込み(図4(b))、最終的にスリップ防止層6が凹み6内に収容される(図4(c))。ICチップ1のサイズがばらついていても、らつきは防止層に吸収されて吸着性、平行度に影響を与えることはない。確実にテーパー6a部分でチップ1を平行に支えるので凹み6とチップ1の食いつきがよくなって超音波振動のロスが低減される。
さらに食いつきを向上させてチップサイズばらつきを吸収する態様は、図3に示すように凹み6部分の4隅を切削し、ICチップ1の角を凹み6の辺部分に接触させないようにすることである。ICチップ1は奥まで入り込めるようになるのでテーパー6bでチップ1を確実に把持できるようになる。スリップ防止層2の最外層2が凹み6の底面6aに接触することで、食いつきとチップの平行性が向上し、全ての端子同士を確実に超音波接合させることができる。
図4(c)の次の工程で、超音波ホーン4からチップ実装済み基板3を引き剥がすには、チップ吸着用の吸引穴から圧縮空気を送出して行う。凹み6部分とスリップ防止層2の間に摩擦力を生じており、単純に引き剥がすと、金属接合部分を損傷するおそれがあるからである。尚、ホーン吸着部に吸着用の穴が複数個形成されるが、図では全て省略してある。
1、ICチップ
1a、接続用バンプ
2、積層された層
2a、最外層
2b、内層
3、基板
3a、接続用端子
3b、基材
4、超音波ホーン(コレット)
4a、吸着面
4b、振動方向
5、金床(アンビル)
6、凹み(吸着面の)
6a、凹みの底面
6b、テーパー部
7、欠損部
A:スリップ防止層の厚み
B:凹みの深さ

Claims (1)

  1. 金床の上に接続用端子を有するICチップ実装用基板を載置する工程と、
    ICチップを超音波ホーンの平面状吸着面に吸着させる工程と、
    ICチップの接続用端子とICチップ実装用基板の接続用端子が当接するようにICチップもしくはICチップ実装用基板を加圧する工程と、
    超音波振動を加えて接続用端子同士を金属結合させる工程と、
    超音波ホーンからICチップを分離する工程と、を有することを特徴とするICチップの実装方法であって、
    該超音波ホーンの平面状吸着面が、ICチップの面積とほぼ同じ面積で吸着面周囲より凹んでいる凹みを有
    一方の面にICチップの接続用端子を有するICチップが、ICチップの接続用端子を有する面と反対側の面上に、単層又は複層からなるスリップ防止層が積層されたICチップであって、該スリップ防止層はICチップのシリコン面に接着固定されてなり、単層からなるスリップ防止層がシリコンよりも軟質なガラスクロス入りエポキシ樹脂からなり、また複層からなるスリップ防止層の最上層がシリコンよりも軟質なガラスクロス入りエポキシ樹脂からなることを特徴とするICチップの実装方法であって、
    該凹みの深さが、ICチップに積層されているスリップ防止層の総厚と同等かそれよりも小さいことを特徴とするICチップの実装方法。
JP2013085573A 2013-04-16 2013-04-16 Icチップの実装方法 Expired - Fee Related JP6379447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013085573A JP6379447B2 (ja) 2013-04-16 2013-04-16 Icチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013085573A JP6379447B2 (ja) 2013-04-16 2013-04-16 Icチップの実装方法

Publications (2)

Publication Number Publication Date
JP2014207405A JP2014207405A (ja) 2014-10-30
JP6379447B2 true JP6379447B2 (ja) 2018-08-29

Family

ID=52120728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013085573A Expired - Fee Related JP6379447B2 (ja) 2013-04-16 2013-04-16 Icチップの実装方法

Country Status (1)

Country Link
JP (1) JP6379447B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016133982A (ja) * 2015-01-19 2016-07-25 富士通フロンテック株式会社 Icチップの接合方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556498B2 (ja) * 1998-12-14 2004-08-18 Tdk株式会社 チップ接合用ノズル
JP3601678B2 (ja) * 1999-06-17 2004-12-15 松下電器産業株式会社 部品実装方法及び装置
JP2001134916A (ja) * 1999-11-04 2001-05-18 Tdk Corp Icチップ、ヘッドサスペンションアセンブリ並びに該icチップ及び該ヘッドサスペンションアセンブリの製造方法
JP2002083839A (ja) * 2000-06-30 2002-03-22 Nippon Avionics Co Ltd フリップチップ実装方法および半導体チップ
JP2003179101A (ja) * 2001-12-11 2003-06-27 Sony Corp 接合装置、半導体装置の製造方法および接合方法
JP2005166899A (ja) * 2003-12-02 2005-06-23 Hitachi High-Tech Electronics Engineering Co Ltd Icチップの接合装置
JP2012054293A (ja) * 2010-08-31 2012-03-15 Hitachi Chem Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014207405A (ja) 2014-10-30

Similar Documents

Publication Publication Date Title
JP2003197673A (ja) 半導体装置およびその製造方法
JP4692101B2 (ja) 部品接合方法
JP2009180620A (ja) Icチップの接合強度試験装置及びicチップの接合強度試験方法
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
KR20140088680A (ko) 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
JP4620553B2 (ja) 半導体装置の製造方法
Wang et al. Ultrasonic effects in the thermosonic flip chip bonding process
JP6379447B2 (ja) Icチップの実装方法
JP3832353B2 (ja) 半導体装置の製造方法
JP4057875B2 (ja) 半導体装置の製造方法
KR20120132461A (ko) 비균일 진공 프로파일 다이 부착 팁
JP2015053418A (ja) 半導体製造装置
JP4687290B2 (ja) 半導体チップのボンディング装置及びボンディング方法
JP3419398B2 (ja) 半導体装置の製造方法
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
JP6212011B2 (ja) 半導体製造装置
KR20100020771A (ko) 반도체 패키지의 제조 방법
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP3826811B2 (ja) 半導体装置の製造方法
JP2011071267A (ja) 電子デバイスパッケージ及びその製造方法、並びに電子機器
JP4043720B2 (ja) 半導体装置および半導体装置の製造方法
JP2008219052A (ja) 半導体装置の製造方法
JP2003258012A (ja) バンプ付け装置
JP2006186127A (ja) 半導体装置の製造装置および半導体装置の製造方法
JP2004014637A (ja) 半導体装置及びワイヤボンディング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6379447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees