JP2008219052A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008219052A
JP2008219052A JP2008155621A JP2008155621A JP2008219052A JP 2008219052 A JP2008219052 A JP 2008219052A JP 2008155621 A JP2008155621 A JP 2008155621A JP 2008155621 A JP2008155621 A JP 2008155621A JP 2008219052 A JP2008219052 A JP 2008219052A
Authority
JP
Japan
Prior art keywords
bump
substrate
elastic modulus
bumps
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008155621A
Other languages
English (en)
Other versions
JP4641551B2 (ja
Inventor
Seiki Sakuyama
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008155621A priority Critical patent/JP4641551B2/ja
Publication of JP2008219052A publication Critical patent/JP2008219052A/ja
Application granted granted Critical
Publication of JP4641551B2 publication Critical patent/JP4641551B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】超音波の印加、加熱などを行わなくても、小さい圧力のみで基板同士を接続できる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、複数の第１の電極を備えた第１の基板と、複数の第２の電極を備えた第２の基板とを準備し、前記第１の電極に第１のバンプをワイヤボンディング法で形成し、前記第２の電極に第２のバンプをめっき法で形成し、前記第１のバンプの弾性率と前記第２のバンプの弾性率との差が、５００ｋｇｆ／ｍｍ2以下となるように弾性率の調整を行い、前記第１の基板と前記第２の基板とを、前記第１のバンプと前記第２のバンプとが対向して接するように配置し、前記第１のバンプと前記第２のバンプとが電気的に接続されるように、加圧を行うことを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体装置においては、実装の高密度化と高速化の要求が強くなっており、かかる要求を満たす実装方式として、ベアチップ実装方式が広く用いられるようになっている。このベアチップ実装では、ワイヤボンディング法を用いたフェイスアップ実装と、バンプを用いたフェイスダウン実装とがある。最近では、このベアチップ実装は、フェイスアップ実装から、半田バンプまたはＡｕバンプを用いたフェイスダウン実装（フリップチップ接続）へと変化してきている（例えば、特許文献１、特許文献２、特許文献３参照。）。
特に、１００μｍ以下の微細なピッチ電極を接続する場合には、隣接バンプ間でのショートなどの心配の少ないＡｕバンプを用いる場合が多い。
ここで、Ａｕバンプを用いた従来のフリップチップ接続を図面を用いて説明する。図２は、従来のフリップチップ接続の一例を示す断面図である。図２において、半導体素子２１には、複数のＡｕスタッドバンプ２２が形成されており、また、配線基板２３には、複数の電極２４が形成されている。半導体素子２１と配線基板２３とは、配線基板２３の上に接着剤２５を塗布した後、Ａｕスタッドバンプ２２と電極２４とが対向するように位置合わせされ、両者を密着することにより電気的に接続される。その接続の際には、加圧、超音波の印加、加熱などの操作が付加される。
特開平１０−１３５２７２号公報 特開平８−５５８５５号公報 特開平６−２１１４６号公報
しかし、上記従来のフリップチップ接続には、以下の問題がある。
(1)加圧のみにより接続する場合には、５０００ｇ／バンプ以上の高圧力が必要となり、製造設備が複雑になる。
(2)超音波を印加して接続する場合には、半導体素子の内部が超音波により破壊されるおそれがあり、また、超音波により接合部の金属原子が拡散し、接合界面が劣化するおそれがある。
(3)加熱により接続する場合には、例えばＡｕ同士を接合するには３５０℃以上の高温が必要となり、半導体素子の樹脂が軟化して変形するおそれがある。
(4)加圧と加熱により接続する場合には、２００〜２４０℃に加熱しながら、５０００ｇ／バンプ程度の圧力を印加する必要がある。
本発明は、複数の第１の電極を備えた第１の基板と、複数の第２の電極を備えた第２の基板とを準備し、前記第１の電極に第１のバンプをワイヤボンディング法で形成し、前記第２の電極に第２のバンプをめっき法で形成し、前記第１のバンプの弾性率と前記第２のバンプの弾性率との差が、５００ｋｇｆ／ｍｍ2以下となるように弾性率の調整を行い、前記第１の基板と前記第２の基板とを、前記第１のバンプと前記第２のバンプとが対向して接するように配置し、前記第１のバンプと前記第２のバンプとが電気的に接続されるように、加圧を行うことを特徴とする半導体装置の製造方法を提供する。
第１の基板（例えば、半導体素子）のバンプの弾性率と、第２の基板（例えば、配線基板）のバンプの弾性率との差を、一定の範囲内に設定することにより、超音波の印加、加熱などを行わなくても、小さい圧力のみで基板同士を接続できる。
本発明の半導体装置の一例は、複数の第１の電極を備えた第１の基板と、複数の第２の電極を備えた第２の基板とを含み、上記第１の基板と上記第２の基板とは、異なる種類の基板であり、上記第１の電極には第１のバンプが形成され、上記第２の電極には第２のバンプが形成され、上記第１のバンプの弾性率と上記第２のバンプの弾性率との差が、５００ｋｇｆ／ｍｍ2以下であり、より好ましくはその差が０であり、上記第１の電極と上記第２の電極とは、上記第１のバンプと上記第２のバンプとを介して電気的に接続されていることを特徴とする。
第１の基板と第２の基板とが異なる種類の基板であれば、それらに形成された第１のバンプの弾性率と第２のバンプの弾性率との差は、上記範囲内には入らない。この状態で第１のバンプと第２のバンプとを加圧により接続すると、前述のように５０００ｇ／バンプ以上の高圧力が必要になる。そこで、第１の基板（例えば、半導体素子）のバンプの弾性率と、第２の基板（例えば、配線基板）のバンプの弾性率との差を、上記範囲内に設定することで、加圧接合時に両バンプともほぼ同じ変形を伴う。この変形によって、お互いに接触するバンプ表面に新生な金属面が露出し、接触界面において金属原子の拡散が生じて、良好な接続部を形成することが可能となる。これにより、超音波の印加、加熱などを行わなくても、小さい圧力のみで基板同士を接続できる。
上記弾性率は、本実施形態では体積弾性率を意味し、その測定は、引張試験、圧縮試験などで行うことができる。
上記第１のバンプと上記第２のバンプとは、同一組成の金属材料により形成されていることが好ましい。同一組成の金属材料であれば、弾性率の差を一定の範囲内に設定することが容易だからである。
上記第１のバンプと上記第２のバンプとは、Ａｕ、Ｉｎ、Ｓｎ、Ｃｕ、およびＡｇから選ばれるいずれか一つの金属により形成されていることが好ましい。これらの金属は、加熱または加圧により容易に弾性率を増減できるからである。
上記第１の基板と上記第２の基板とは、さらに樹脂により接着されていることが好ましい。これにより、接続部と外気とを遮断して、接続部の酸化を防止できるからである。
上記第１のバンプと上記第２のバンプとは接続部を形成し、上記接続部の中央部はくびれていることが好ましい。これにより、接続部に生じる応力をくびれ部に集中させることができ、電極部とバンプ界面に加わる応力を緩和させ、基板の電極部の破壊を軽減させることができるからである。上記くびれを形成するには、上記第１のバンプと上記第２のバンプとを同一形状に形成しておけばよい。
上記第１の基板と上記第２の基板には、半導体素子、ウエハ、配線基板などが含まれるが、それぞれ異なる種類の基板であることが必要である。
また、本発明の半導体装置の製造方法の一例は、複数の第１の電極を備えた第１の基板と、複数の第２の電極を備えた第２の基板とを準備し、上記第１の電極に第１のバンプを形成し、上記第２の電極に第２のバンプを形成し、上記第１のバンプの弾性率と上記第２のバンプの弾性率との差が、５００ｋｇｆ／ｍｍ2以下、より好ましくはその差が０となるように弾性率の調整を行い、上記第１の基板と上記第２の基板とを、上記第１のバンプと上記第２のバンプとが対向して接するように配置し、上記第１のバンプと上記第２のバンプとが電気的に接続されるように、加圧を行うことを特徴とする。
これにより、超音波の印加、加熱などを行わなくても、小さい圧力のみで基板同士を接続できる。なお、この際、さらに加熱することもでき、また極微量の超音波を加えることもできる。
上記弾性率の調整は、上記第１のバンプおよび上記第２のバンプから選ばれる少なくとも一方を加熱することにより行うことができる。加熱により、金属の弾性率は一般に低下するからである。
また、上記弾性率の調整は、上記第１のバンプおよび上記第２のバンプから選ばれる少なくとも一方を加圧することにより行うことができる。加圧により、金属の弾性率は一般に上昇するからである。
上記第１のバンプと上記第２のバンプとは、同一組成の金属材料により形成することが好ましい。同一組成の金属材料であれば、弾性率の差を一定の範囲内に設定することが容易だからである。
接続前の上記第１のバンプの高さと接続前の上記第２のバンプの高さとは、ともに３０μｍ以上であることが好ましい。これにより、加圧によるバンプの変形量を大きくでき、確実な接合を行うことができるとともに、バンプ同士の接合面積も大きくなり、より一層接合信頼性が向上するからである。
上記第１のバンプと上記第２のバンプとは、ワイヤボンディング法およびめっき法から選ばれるいずれか一方で形成することが好ましい。これらは、信頼性の高いバンプ形成方法だからである。
上記第１のバンプと上記第２のバンプとは、Ａｕ、Ｉｎ、Ｓｎ、Ｃｕ、およびＡｇから選ばれるいずれか一つの金属により形成することが好ましい。これらの金属は、加熱または加圧により容易に弾性率を増減できるからである。
上記第１の基板と上記第２の基板とは、さらに樹脂により接着することが好ましい。これにより、基板同士の接着を確実にでき、また接続部と外気とを遮断して、接続部の酸化を防止できるからである。
上記第１の基板と上記第２の基板には、半導体素子、ウエハ、配線基板などが含まれる。
次に、本発明の実施の形態を図面に基づき説明する。
図１は、本発明の半導体装置の製造方法の一例を示す断面図である。先ず、複数のスタッドバンプ１２が形成された半導体素子１１と、複数のスタッドバンプ１４が形成された配線基板１３とを準備する。スタッドバンプ１２、１４の形成は、ワイヤボンディング法により行うことができる。次に、スタッドバンプ１２の弾性率とスタッドバンプ１４の弾性率との差を、前述の範囲内となるように弾性率の調整を行う。具体的には、弾性率を下げるには、バンプを加熱すればよく、弾性率を上げるには、バンプを加圧すればよい。これらの弾性率の調整のための操作は、バンプの材質に応じて適宜選択される。続いて、配線基板１３の上に接着剤１５を塗布した後、半導体素子１１と配線基板１３とはスタッドバンプ１２とスタッドバンプ１４とが対向するように位置合わせされ、両者を加圧および加熱することにより電気的に接続されるとともに接着剤１５が硬化する。これにより、本発明の半導体装置の一例が完成する。図１において、形成された接続部１６の中央部には、加圧したことによりくびれが形成されている。
なお、図１では、バンプはすべてワイヤボンディング法によるスタッドバンプを用いたが、いずれか一方または両方のバンプをめっき法により形成することもできる。
以下、実施例により本発明を具体的に説明する。ただし、本発明は以下の実施例には限定されない。
（実施例１）
先ず、基板としては以下のものを準備した。
第１の基板として、電極径５０μｍ、電極ピッチ１００ｍμのＡｌ電極を１２０個備える１０ｍｍ×１０ｍｍの半導体素子と、第２の基板として、電極径３０μｍ、電極ピッチ６０μｍのＣｕ電極を１２０個備え、２５ｍｍ×２５ｍｍのガラスセラミック基板からなる配線基板を準備した。
次に、上記半導体素子のＡｌ電極に、ワイヤボンディング法を用いて、高さ４０μｍのＡｕスタッドバンプ（Ａｕの純度９９．９９９％）を形成した。その後、上記Ａｕスタッドバンプを２００℃で３０分間の熱処理を行い、５時間放置して徐冷することにより、室温でのＡｕスタッドバンプの弾性率を８０００ｋｇｆ／ｍｍ2に調整した。
一方、上記配線基板のＣｕ電極に、下地金属として厚さ１０μｍのＮｉめっきを施し、その後厚さ１０μｍのＡｕめっきを施し、Ａｕバンプを形成した。その後、上記Ａｕバンプを２００℃で３０分間の熱処理を行い、５時間放置して徐冷することにより、室温でのＡｕバンプの弾性率を８０００ｋｇｆ／ｍｍ2に調整した。
続いて、上記配線基板のバンプと上記半導体素子のバンプとを対向するように位置合わせした後、２００℃で、３０ｇ／バンプの荷重を加えながら、接続高さが２０μｍとなるよう接続してバンプ間に接続部を形成した。
その後、エポキシ系接着剤（ナミックス社製、商品名：Ｕ８４３４）を上記半導体素子と上記配線基板との隙間に充填し、１５０℃で２時間の加熱処理を行うことにより上記接着剤を硬化させ、本実施例の半導体装置を作製した。
（実施例２）
実施例１と同様の半導体素子と配線基板とを準備した。
次に、上記半導体素子のＡｌ電極に、ワイヤボンディング法を用いて、高さ４０μｍのＡｕスタッドバンプ（Ａｕの純度９９．９９９％）を形成した。その後、上記Ａｕスタッドバンプを２００℃で３０分間の熱処理を行い、５時間放置して徐冷することにより、室温でのＡｕスタッドバンプの弾性率を８０００ｋｇｆ／ｍｍ2に調整した。
一方、上記配線基板のＣｕ電極に、下地金属として厚さ１０μｍのＮｉめっきを施し、その後厚さ１０μｍのＡｕめっきを施し、Ａｕバンプを形成した。その後、上記Ａｕバンプを２００℃で３０分間の熱処理を行い、５時間放置して徐冷することにより、室温でのＡｕバンプの弾性率を８０００ｋｇｆ／ｍｍ2に調整した。
続いて、上記配線基板の電極を覆うようにエポキシ系接着剤（スリーボンド社製、ＴＢ−２２７０Ｃ）を塗布し、上記配線基板のバンプと上記半導体素子のバンプとを対向するように位置合わせした後、３０ｇ／バンプの荷重を加えながら２２０℃で加熱することにより、上記接着剤を硬化させるとともに、接続高さが５０μｍの接続部を形成して、本実施例の半導体装置を作製した。
（実施例３）
実施例１と同様の半導体素子と配線基板とを準備した。
次に、上記半導体素子のＡｌ電極および上記配線基板のＣｕ電極に、それぞれめっき法を用いて、高さ３０μｍのＩｎバンプを形成した。その後、上記Ｉｎバンプを１００℃で３０分間の熱処理を行い、２時間放置して徐冷することにより、室温でのＩｎバンプの弾性率をそれぞれ１０００ｋｇｆ／ｍｍ2に調整した。
続いて、上記配線基板のバンプと上記半導体素子のバンプとを対向するように位置合わせした後、１００℃で、１０ｇ／バンプの荷重を加えながら、接続高さが４０μｍとなるよう接続してバンプ間に接続部を形成した。
その後、エポキシ系接着剤（ナミックス社製、商品名：Ｕ８４３４）を上記半導体素子と上記配線基板との隙間に充填し、１５０℃で２時間の加熱処理を行うことにより上記接着剤を硬化させ、本実施例の半導体装置を作製した。
（実施例４）
実施例１と同様の半導体素子と配線基板とを準備した。
次に、上記半導体素子のＡｌ電極および上記配線基板のＣｕ電極に、それぞれめっき法を用いて、高さ３０μｍのＩｎバンプを形成した。その後、上記Ｉｎバンプを１００℃で３０分間の熱処理を行い、２時間放置して徐冷することにより、室温でのＩｎバンプの弾性率をそれぞれ１０００ｋｇｆ／ｍｍ2に調整した。
続いて、上記配線基板の電極を覆うようにエポキシ系接着剤（スリーボンド社製、ＴＢ−２２７０Ｃ）を塗布し、上記配線基板のバンプと上記半導体素子のバンプとを対向するように位置合わせした後、３０ｇ／バンプの荷重を加えながら２２０℃で加熱することにより、上記接着剤を硬化させるとともに、接続高さが５０μｍの接続部を形成して、本実施例の半導体装置を作製した。
（実施例５）
実施例１と同様の半導体素子と配線基板とを準備した。
次に、上記半導体素子のＡｌ電極に、ワイヤボンディング法を用いて、高さ４０μｍのＣｕスタッドバンプ（Ｃｕの純度９９．９％）を形成した。その後、上記Ｃｕスタッドバンプを２００℃で３０分間の熱処理を行い、５時間放置して徐冷することにより、室温でのＣｕスタッドバンプの弾性率を１２０００ｋｇｆ／ｍｍ2に調整した。
一方、上記配線基板のＣｕ電極に、厚さ２０μｍのＣｕめっきを施し、Ｃｕバンプを形成した。その後、上記Ｃｕバンプを２００℃で３０分間の熱処理を行い、５時間放置して徐冷することにより、室温でのＣｕバンプの弾性率を１２０００ｋｇｆ／ｍｍ2に調整した。
続いて、上記配線基板のバンプと上記半導体素子のバンプとを対向するように位置合わせした後、２００℃で、５０ｇ／バンプの荷重を加えながら、接続高さが２０μｍとなるよう接続してバンプ間に接続部を形成した。
その後、エポキシ系接着剤（ナミックス社製、商品名：Ｕ８４３４）を上記半導体素子と上記配線基板との隙間に充填し、１５０℃で２時間の加熱処理を行うことにより上記接着剤を硬化させ、本実施例の半導体装置を作製した。
（実施例６）
実施例１と同様の半導体素子と配線基板とを準備した。
次に、上記半導体素子のＡｌ電極に、ワイヤボンディング法を用いて、高さ４０μｍのＡｕスタッドバンプ（Ａｕの純度９９．９９９％）を形成した。その後、上記Ａｕスタッドバンプを室温で高さが２０μｍとなるようにプレス加工を行うことにより、室温でのＡｕスタッドバンプの弾性率を１２０００ｋｇｆ／ｍｍ2に調整した。
一方、上記配線基板のＣｕ電極に、厚さ２０μｍのＣｕめっきを施し、Ｃｕバンプを形成した。その後、上記Ｃｕバンプを２００℃で３０分間の熱処理を行い、５時間放置して徐冷することにより、室温でのＣｕバンプの弾性率を１２０００ｋｇｆ／ｍｍ2に調整した。
続いて、上記配線基板のバンプと上記半導体素子のバンプとを対向するように位置合わせした後、２００℃で、５０ｇ／バンプの荷重を加えながら、接続高さが２０μｍとなるよう接続してバンプ間に接続部を形成した。
その後、エポキシ系接着剤（ナミックス社製、商品名：Ｕ８４３４）を上記半導体素子と上記配線基板との隙間に充填し、１５０℃で２時間の加熱処理を行うことにより上記接着剤を硬化させ、本実施例の半導体装置を作製した。
次に、実施例１〜実施例６で作製した半導体装置の接続信頼性を試験した。先ず、実施例１〜実施例６の半導体装置の試験前の抵抗を測定した。次に、−５５℃〜＋１２５℃の間で昇温降温を繰り返す温度サイクル試験を２０００サイクル行った後に、同様にして上記半導体装置の抵抗を測定した。その結果、実施例１〜実施例６の全ての半導体装置の抵抗上昇は１０％以下と良好であった。
次に、実施例１〜実施例６で作製した別の半導体装置の試験前の抵抗を測定した。続いて、温度１２１℃、湿度８５％の環境下に１０００時間放置する耐久試験を行った後に同様にして上記半導体装置の抵抗を測定した。その結果、実施例１〜実施例６の全ての半導体装置の抵抗上昇は、サイクル試験の場合と同様に１０％以下と良好であった。
（比較例１）
加熱処理による弾性率の調整を行わなかった以外は、実施例１と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のＡｕスタッドバンプの室温での弾性率は１１０００ｋｇｆ／ｍｍ2、配線基板のＡｕバンプの室温での弾性率は１００００ｋｇｆ／ｍｍ2であった。
（比較例２）
加熱処理による弾性率の調整を行わなかった以外は、実施例２と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のＡｕスタッドバンプの室温での弾性率は１１０００ｋｇｆ／ｍｍ2、配線基板のＡｕバンプの室温での弾性率は１００００ｋｇｆ／ｍｍ2であった。
（比較例３）
加熱処理による弾性率の調整を行わなかった以外は、実施例３と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のＩｎバンプの室温での弾性率は１５００ｋｇｆ／ｍｍ2、配線基板のＩｎバンプの室温での弾性率は１２００ｋｇｆ／ｍｍ2であった。
（比較例４）
加熱処理による弾性率の調整を行わなかった以外は、実施例４と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のＩｎバンプの室温での弾性率は１５００ｋｇｆ／ｍｍ2、配線基板のＩｎバンプの室温での弾性率は１２００ｋｇｆ／ｍｍ2であった。
（比較例５）
加熱処理による弾性率の調整を行わなかった以外は、実施例５と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のＣｕスタッドバンプの室温での弾性率は１９０００ｋｇｆ／ｍｍ2、配線基板のＣｕバンプの室温での弾性率は１６０００ｋｇｆ／ｍｍ2であった。
（比較例６）
プレス加工および加熱処理による弾性率の調整を行わなかった以外は、実施例６と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のＡｕスタッドバンプの室温での弾性率は１１０００ｋｇｆ／ｍｍ2、配線基板のＣｕバンプの室温での弾性率は１６０００ｋｇｆ／ｍｍ2であった。
次に、比較例１〜比較例６で作製した半導体装置の接続信頼性を前述と同様にして試験した。その結果、比較例１〜比較例６の全ての半導体装置の抵抗上昇は１０％以上となった。また、比較例１〜比較例６で作製した別の半導体装置の耐久試験を前述と同様にして行った。その結果、比較例１〜比較例６の全ての半導体装置の抵抗上昇は、サイクル試験の場合と同様に１０％以上となった。
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
（付記１） 複数の第１の電極を備えた第１の基板と、複数の第２の電極を備えた第２の基板とを含み、
前記第１の基板と前記第２の基板とは、異なる種類の基板であり、
前記第１の電極には第１のバンプが形成され、前記第２の電極には第２のバンプが形成され、
前記第１のバンプの弾性率と前記第２のバンプの弾性率との差が、５００ｋｇｆ／ｍｍ2以下であり、
前記第１の電極と前記第２の電極とは、前記第１のバンプと前記第２のバンプとを介して電気的に接続されていることを特徴とする半導体装置。
（付記２） 前記第１のバンプと前記第２のバンプとが、同一組成の金属材料により形成されている付記１に記載の半導体装置。
（付記３） 前記第１のバンプと前記第２のバンプとが、Ａｕ、Ｉｎ、Ｓｎ、Ｃｕ、およびＡｇから選ばれるいずれか一つの金属により形成されている付記１または２に記載の半導体装置。
（付記４） 前記第１の基板と前記第２の基板とが、さらに樹脂により接着されている付記１〜３のいずれかに記載の半導体装置。
（付記５） 前記第１のバンプと前記第２のバンプとが接続部を形成し、前記接続部の中央部がくびれている付記１〜４のいずれかに記載の半導体装置。
（付記６） 前記第１の基板と前記第２の基板とが、半導体素子、ウエハ、および配線基板から選ばれるいずれか一つである付記１〜５のいずれかに記載の半導体装置。
（付記７） 複数の第１の電極を備えた第１の基板と、複数の第２の電極を備えた第２の基板とを準備し、
前記第１の電極に第１のバンプを形成し、前記第２の電極に第２のバンプを形成し、
前記第１のバンプの弾性率と前記第２のバンプの弾性率との差が、５００ｋｇｆ／ｍｍ2以下となるように弾性率の調整を行い、
前記第１の基板と前記第２の基板とを、前記第１のバンプと前記第２のバンプとが対向して接するように配置し、
前記第１のバンプと前記第２のバンプとが電気的に接続されるように、加圧を行うことを特徴とする半導体装置の製造方法。
（付記８） 前記弾性率の調整が、前記第１のバンプおよび前記第２のバンプから選ばれる少なくとも一方を加熱することにより行われる付記７に記載の半導体装置の製造方法。
（付記９） 前記弾性率の調整が、前記第１のバンプおよび前記第２のバンプから選ばれる少なくとも一方を加圧することにより行われる付記７に記載の半導体装置の製造方法。
（付記１０） 前記第１のバンプと前記第２のバンプとを、同一組成の金属材料により形成する付記７〜９のいずれかに記載の半導体装置の製造方法。
（付記１１） 接続前の前記第１のバンプの高さと接続前の前記第２のバンプの高さとが、ともに３０μｍ以上である付記７〜１０のいずれかに記載の半導体装置の製造方法。
（付記１２） 前記第１のバンプと前記第２のバンプとを、ワイヤボンディング法およびめっき法から選ばれるいずれか一方で形成する付記７〜１１のいずれかに記載の半導体装置の製造方法。
（付記１３） 前記第１のバンプと前記第２のバンプとを、Ａｕ、Ｉｎ、Ｓｎ、Ｃｕ、およびＡｇから選ばれるいずれか一つの金属により形成する付記７〜１２のいずれかに記載の半導体装置の製造方法。
（付記１４） 前記第１の基板と前記第２の基板とを、さらに樹脂により接着する付記７〜１３のいずれかに記載の半導体装置の製造方法。
（付記１５） 前記第１の基板と前記第２の基板とが、半導体素子、ウエハ、および配線基板から選ばれるいずれか一つである付記７〜１４のいずれかに記載の半導体装置の製造方法。
本発明の半導体装置の製造方法の一例を示す断面図である。 従来のフリップチップ接続の一例を示す断面図である。
符号の説明
１１、２１ 半導体素子
１２、２２ スタッドバンプ
１３、２３ 配線基板
１４ スタッドバンプ
１５、２５ 接着剤
１６ 接続部
２４ 電極

Claims (4)

  1. 複数の第１の電極を備えた第１の基板と、複数の第２の電極を備えた第２の基板とを準備し、
    前記第１の電極に第１のバンプをワイヤボンディング法で形成し、前記第２の電極に第２のバンプをめっき法で形成し、
    前記第１のバンプの弾性率と前記第２のバンプの弾性率との差が、５００ｋｇｆ／ｍｍ2以下となるように弾性率の調整を行い、
    前記第１の基板と前記第２の基板とを、前記第１のバンプと前記第２のバンプとが対向して接するように配置し、
    前記第１のバンプと前記第２のバンプとが電気的に接続されるように、加圧を行うことを特徴とする半導体装置の製造方法。
  2. 前記弾性率の調整が、前記第１のバンプおよび前記第２のバンプから選ばれる少なくとも一方を加熱することにより行われる請求項１に記載の半導体装置の製造方法。
  3. 前記弾性率の調整が、前記第１のバンプおよび前記第２のバンプから選ばれる少なくとも一方を加圧することにより行われる請求項１に記載の半導体装置の製造方法。
  4. 前記第１のバンプと前記第２のバンプとを、同一組成の金属材料により形成する請求項１〜３のいずれかに記載の半導体装置の製造方法。
JP2008155621A 2008-06-13 2008-06-13 半導体装置の製造方法 Expired - Fee Related JP4641551B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008155621A JP4641551B2 (ja) 2008-06-13 2008-06-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008155621A JP4641551B2 (ja) 2008-06-13 2008-06-13 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003292303A Division JP4177198B2 (ja) 2003-08-12 2003-08-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008219052A true JP2008219052A (ja) 2008-09-18
JP4641551B2 JP4641551B2 (ja) 2011-03-02

Family

ID=39838638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155621A Expired - Fee Related JP4641551B2 (ja) 2008-06-13 2008-06-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4641551B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111617A (ja) * 2013-12-06 2015-06-18 日本電信電話株式会社 実装方法
US9196581B2 (en) 2010-11-02 2015-11-24 Tessera, Inc. Flow underfill for microelectronic packages

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235099A (ja) * 1992-02-21 1993-09-10 Toshiba Corp 半導体実装回路装置
JPH06333982A (ja) * 1993-05-19 1994-12-02 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0714876A (ja) * 1993-06-17 1995-01-17 Matsushita Electron Corp 集積回路装置及びその製造方法
JPH0870019A (ja) * 1994-08-30 1996-03-12 Casio Comput Co Ltd 電子部品の接続構造および接続方法
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235099A (ja) * 1992-02-21 1993-09-10 Toshiba Corp 半導体実装回路装置
JPH06333982A (ja) * 1993-05-19 1994-12-02 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0714876A (ja) * 1993-06-17 1995-01-17 Matsushita Electron Corp 集積回路装置及びその製造方法
JPH0870019A (ja) * 1994-08-30 1996-03-12 Casio Comput Co Ltd 電子部品の接続構造および接続方法
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196581B2 (en) 2010-11-02 2015-11-24 Tessera, Inc. Flow underfill for microelectronic packages
TWI564972B (zh) * 2010-11-02 2017-01-01 泰斯拉公司 沒有流動之底部填充物
JP2015111617A (ja) * 2013-12-06 2015-06-18 日本電信電話株式会社 実装方法

Also Published As

Publication number Publication date
JP4641551B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
TWI548319B (zh) 提供可撓性結構的方法及可撓性裝置
JP4881044B2 (ja) 積層型半導体装置の製造方法
JP5191627B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP4705748B2 (ja) 半導体装置の製造方法
JP4243488B2 (ja) フリップ・チップ相互接続を備えたチップ・スケール・パッケージ
US20090085228A1 (en) Die warpage control
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP5906022B2 (ja) マクロピンハイブリッド相互接続アレイ及びその製造方法
JP4641551B2 (ja) 半導体装置の製造方法
JP4177198B2 (ja) 半導体装置の製造方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP2012067302A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP5912611B2 (ja) フィルム状接着剤
JP5571045B2 (ja) 積層型半導体装置
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
US20070045843A1 (en) Substrate for a ball grid array and a method for fabricating the same
JP2018195673A (ja) バンプ及びその形成方法、並びに基板
JP2005217082A (ja) 半導体実装体
JP2001127108A (ja) 半導体装置
JP4376262B2 (ja) 半導体装置と配線基板との実装体の製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JP2009094353A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

R150 Certificate of patent or registration of utility model

Ref document number: 4641551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees