JP4177198B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4177198B2 JP4177198B2 JP2003292303A JP2003292303A JP4177198B2 JP 4177198 B2 JP4177198 B2 JP 4177198B2 JP 2003292303 A JP2003292303 A JP 2003292303A JP 2003292303 A JP2003292303 A JP 2003292303A JP 4177198 B2 JP4177198 B2 JP 4177198B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- elastic modulus
- substrate
- semiconductor device
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
(1)加圧のみにより接続する場合には、5000g/バンプ以上の高圧力が必要となり、製造設備が複雑になる。
(2)超音波を印加して接続する場合には、半導体素子の内部が超音波により破壊されるおそれがあり、また、超音波により接合部の金属原子が拡散し、接合界面が劣化するおそれがある。
(3)加熱により接続する場合には、例えばAu同士を接合するには350℃以上の高温が必要となり、半導体素子の樹脂が軟化して変形するおそれがある。
(4)加圧と加熱により接続する場合には、200〜240℃に加熱しながら、5000g/バンプ程度の圧力を印加する必要がある。
先ず、基板としては以下のものを準備した。
実施例1と同様の半導体素子と配線基板とを準備した。
実施例1と同様の半導体素子と配線基板とを準備した。
実施例1と同様の半導体素子と配線基板とを準備した。
実施例1と同様の半導体素子と配線基板とを準備した。
実施例1と同様の半導体素子と配線基板とを準備した。
加熱処理による弾性率の調整を行わなかった以外は、実施例1と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のAuスタッドバンプの室温での弾性率は11000kgf/mm2、配線基板のAuバンプの室温での弾性率は10000kgf/mm2であった。
加熱処理による弾性率の調整を行わなかった以外は、実施例2と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のAuスタッドバンプの室温での弾性率は11000kgf/mm2、配線基板のAuバンプの室温での弾性率は10000kgf/mm2であった。
加熱処理による弾性率の調整を行わなかった以外は、実施例3と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のInバンプの室温での弾性率は1500kgf/mm2、配線基板のInバンプの室温での弾性率は1200kgf/mm2であった。
加熱処理による弾性率の調整を行わなかった以外は、実施例4と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のInバンプの室温での弾性率は1500kgf/mm2、配線基板のInバンプの室温での弾性率は1200kgf/mm2であった。
加熱処理による弾性率の調整を行わなかった以外は、実施例5と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のCuスタッドバンプの室温での弾性率は19000kgf/mm2、配線基板のCuバンプの室温での弾性率は16000kgf/mm2であった。
プレス加工および加熱処理による弾性率の調整を行わなかった以外は、実施例6と同様にして半導体装置を作製した。なお、本比較例で用いた半導体装置のAuスタッドバンプの室温での弾性率は11000kgf/mm2、配線基板のCuバンプの室温での弾性率は16000kgf/mm2であった。
前記第1の基板と前記第2の基板とは、異なる種類の基板であり、
前記第1の電極には第1のバンプが形成され、前記第2の電極には第2のバンプが形成され、
前記第1のバンプの弾性率と前記第2のバンプの弾性率との差が、500kgf/mm2以下であり、
前記第1の電極と前記第2の電極とは、前記第1のバンプと前記第2のバンプとを介して電気的に接続されていることを特徴とする半導体装置。
前記第1の電極に第1のバンプを形成し、前記第2の電極に第2のバンプを形成し、
前記第1のバンプの弾性率と前記第2のバンプの弾性率との差が、500kgf/mm2以下となるように弾性率の調整を行い、
前記第1の基板と前記第2の基板とを、前記第1のバンプと前記第2のバンプとが対向して接するように配置し、
前記第1のバンプと前記第2のバンプとが電気的に接続されるように、加圧を行うことを特徴とする半導体装置の製造方法。
12、22 スタッドバンプ
13、23 配線基板
14 スタッドバンプ
15、25 接着剤
16 接続部
24 電極
Claims (4)
- 複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板とを準備し、
前記第1の電極に第1のバンプを、前記第2の電極に第2のバンプを、それぞれ異なる方法で形成し、
前記第1のバンプの弾性率と前記第2のバンプの弾性率との差が、500kgf/mm2以下となるように弾性率の調整を行い、
前記第1の基板と前記第2の基板とを、前記第1のバンプと前記第2のバンプとが対向して接するように配置し、
前記第1のバンプと前記第2のバンプとが電気的に接続されるように、加圧を行うことを特徴とする半導体装置の製造方法。 - 前記弾性率の調整が、前記第1のバンプおよび前記第2のバンプから選ばれる少なくとも一方を加熱することにより行われる請求項1に記載の半導体装置の製造方法。
- 前記弾性率の調整が、前記第1のバンプおよび前記第2のバンプから選ばれる少なくとも一方を加圧することにより行われる請求項1に記載の半導体装置の製造方法。
- 前記第1のバンプと前記第2のバンプとを、同一組成の金属材料により形成する請求項1〜3のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003292303A JP4177198B2 (ja) | 2003-08-12 | 2003-08-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003292303A JP4177198B2 (ja) | 2003-08-12 | 2003-08-12 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008155621A Division JP4641551B2 (ja) | 2008-06-13 | 2008-06-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005064237A JP2005064237A (ja) | 2005-03-10 |
JP4177198B2 true JP4177198B2 (ja) | 2008-11-05 |
Family
ID=34369691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003292303A Expired - Fee Related JP4177198B2 (ja) | 2003-08-12 | 2003-08-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4177198B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4728782B2 (ja) * | 2005-11-15 | 2011-07-20 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP5075504B2 (ja) * | 2007-06-29 | 2012-11-21 | 京セラクリスタルデバイス株式会社 | 圧電発振器 |
-
2003
- 2003-08-12 JP JP2003292303A patent/JP4177198B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005064237A (ja) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5764486A (en) | Cost effective structure and method for interconnecting a flip chip with a substrate | |
US7847399B2 (en) | Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles | |
JP4881044B2 (ja) | 積層型半導体装置の製造方法 | |
TWI548319B (zh) | 提供可撓性結構的方法及可撓性裝置 | |
JP4705748B2 (ja) | 半導体装置の製造方法 | |
JP3600549B2 (ja) | 相互接続構造及びこれの製造方法 | |
JP4243488B2 (ja) | フリップ・チップ相互接続を備えたチップ・スケール・パッケージ | |
US20020093108A1 (en) | Flip chip packaged semiconductor device having double stud bumps and method of forming same | |
KR20030055130A (ko) | 반도체 장치 및 그 제조 방법 | |
JP4641551B2 (ja) | 半導体装置の製造方法 | |
JP4177198B2 (ja) | 半導体装置の製造方法 | |
JPH0432171A (ja) | 電子装置の製造方法 | |
JP5571045B2 (ja) | 積層型半導体装置 | |
JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
JP4894159B2 (ja) | 半導体装置及びその製造方法 | |
JP4243077B2 (ja) | 半導体装置およびその製造方法 | |
US20070045843A1 (en) | Substrate for a ball grid array and a method for fabricating the same | |
JP2000223534A (ja) | 半導体実装装置及び半導体チップの実装方法 | |
JPS63168028A (ja) | 微細接続構造 | |
JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001127108A (ja) | 半導体装置 | |
JP2002208613A (ja) | 半導体装置 | |
JPH07193099A (ja) | 半導体チップの実装方法 | |
JPH09148334A (ja) | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 | |
JP5177910B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |