JP3600549B2 - 相互接続構造及びこれの製造方法 - Google Patents
相互接続構造及びこれの製造方法 Download PDFInfo
- Publication number
- JP3600549B2 JP3600549B2 JP2001130649A JP2001130649A JP3600549B2 JP 3600549 B2 JP3600549 B2 JP 3600549B2 JP 2001130649 A JP2001130649 A JP 2001130649A JP 2001130649 A JP2001130649 A JP 2001130649A JP 3600549 B2 JP3600549 B2 JP 3600549B2
- Authority
- JP
- Japan
- Prior art keywords
- tin
- silver
- weight
- copper
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10242—Metallic cylinders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般には、チップ・キャリアと第２レベル・アセンブリがサーフェス・マウント技術により形成される新しい半導体チップ・キャリア接続に関して、特に、サーフェス・マウント技術に、基本的には銅接続等の非はんだ金属接続が含まれる、ボール・グリッド・アレイ（ＢＧＡ）、カラム・グリッド・アレイ（ＣＧＡ）等のサーフェス・マウント技術及びカラム・グリッド・アレイ構造とその作製プロセスに関する。
【０００２】
【従来の技術】
半導体デバイスは、新しい技術の発展につれて小型化が進み、より高密度になっているが、回路密度が上がるとチップ接続の課題も大きくなる。チップ・メーカは、絶え間ない技術革新によって製品を改良していかなくてはならない。チップの相互接続技術に関しては大きな改良が見られるものの、それだけではあらゆる課題を克服するには十分ではない。
【０００３】
現在、大きな技術革新がみられる従来技術の分野は、チップと基板間及び基板と次のレベルの相互接続間の接続としての種々のＰｂフリーはんだ合金である。
【０００４】
例えば、米国特許第５３２８６６０号（Ｇｏｎｙａ）は、スズを主成分とした鉛フリー高温複合はんだ（ｍｕｌｔｉ−ｃｏｍｐｏｎｅｎｔ ｓｏｌｄｅｒ）を開示している。はんだ合金は、スズが７８．４重量％で残りは銀、ビスマス、インジウムである。
【０００５】
同様に、米国特許第５４１１７０３号（Ｇｏｎｙａ）は、スズを主成分とした鉛フリー複合はんだを対象にしている。この高固相線はんだ合金は、スズが９３重量％乃至９４重量％、残りはアンチモン、ビスマス、銅である。
【０００６】
一方、米国特許第５７３３５０１号（Ｔａｋａｏ）は、鉛フリーはんだ合金の疲労テストを開示している。ガラス・エポキシ樹脂と銅の積層ボード／基板の孔に銅リードが通され、はんだ合金によりはんだ付けされる。
【０００７】
米国特許第５８７４０４３号（Ｓａｒｋｈｅｌ）は、スズを主成分とした別の鉛フリー複合はんだを開示している。はんだ合金はスズが７０．５重量％乃至７３．５重量％で、残りは銀とインジウムである。
【０００８】
もう１つの革新分野は、特にチップ・キャリアがセラミック物質で形成される場合に、チップ・キャリア技術での利用が増えているカラム・グリッド・アレイ（ＣＧＡ）チップ・キャリアである。チップ・キャリアは通常、セラミック物質または有機積層物質から形成される。複数のはんだカラムがチップ・キャリアのＩ／Ｏ（入出力）パッドと次のレベルのパッケージに付着され、それらの間が電気的に接続される。例えば米国特許第５３２４８９２号（Ｇｒａｉｎｉｅｒ）を参照されたい。この特許では、はんだカラムを使用して電子相互接続を作製する方法が開示されている。はんだカラムは、融点が約２５０℃を超えるはんだで形成される。予め作製されたはんだカラムは、融点約２４０℃未満のはんだを利用することでチップ・キャリアに付着される。これらのはんだカラムは個別に作製されて炉の固定具に配置され、固定具とキャリアが位置合わせされる。高温はんだカラムは、低温はんだ合金のリフローにより付着される。ただし当業者には明らかなように、通常は小径であるはんだカラムはかなり柔らかいので、チップ・キャリア・モジュール作製時にカラムの破損や撓曲が生じやすい。この問題は、特にＩ／Ｏパッド・アレイ上の位置が複数のとき複雑になる。一般的な解決法はコストのかかる再加工である。またカードのアセンブリ中、これらのカラム・グリッド・アレイはハンドリングにより破損する可能性がある。更に、相互接続密度が増すと、はんだカラムの直径を小さくする必要がある。もちろん、はんだカラム径を小さくすれば、これらのはんだカラムの可撓強度は低下し、はんだカラムのハンドリング破損が大きくなる。
【０００９】
従来技術では、Ｐｂフリーはんだが用いられるが、チップを基板に、または基板をボードに接続する非はんだ金属相互接続セグメントを教示した技術はない。同様に、銅コア・カラム・グリッド・アレイをチップ・キャリア及び有機カードに接続するため、高融点と低融点のはんだ合金と組み合わせた銅コア・カラム・アレイの使用も教示されていない。このような高融点と低融点のはんだ合金は、Ｐｂ含有はんだ合金またはＰｂフリーはんだ合金から選択することができる。更に本発明は従来技術の問題を少なくし、カラム・グリッド・アレイ接続を持つチップ・キャリアの大量生産を可能にするカラム・グリッド・アレイ構造を対象にしている。
【００１０】
本発明は、高密度カラム・グリッド・アレイ接続のための新規な方法及び構造である。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、高密度カラム・グリッド・アレイ接続を実現する構造及び方法を提供することである。
【００１２】
本発明の他の目的は、非はんだ金属相互接続を提供することである。
【００１３】
本発明の他の目的は、チップ・キャリアと電子コンポーネント間に非はんだ金属相互接続を提供することである。
【００１４】
本発明の他の目的は、チップ・キャリアと電子コンポーネント間に銅相互接続を提供することである。
【００１５】
本発明の他の目的は、例えば基板側でＰｂ／Ｓｎが９０／１０、カード側でＰｂ／Ｓｎ共晶ハンダが３７／６３の、鉛ベースの付着はんだを使用して、チップ・キャリアと電子コンポーネント間に銅相互接続を提供することである。
【００１６】
本発明の他の目的は、カードと基板間の銅相互接続を確実に固定するため、基板側にスズ／アンチモン、カード側にスズ／銀／銅合金等の鉛フリーはんだを提供することである。
【００１７】
【課題を解決するための手段】
本発明の一態様は、第１基板上の第１パッドと第２基板上の第２パッド間に金属の電気的相互接続を含み、前記電気的相互接続は非はんだ金属物質から形成される。
【００１８】
本発明の他の態様は、相互接続を基板に固定する方法を含む。前記相互接続の少なくとも５０％は非はんだ金属物質から形成される。方法は、
ａ）前記相互接続の端部をフラックス処理するステップと、
ｂ）フラックス処理された前記相互接続の端部を、前記基板上の少なくとも１つのはんだでパッド上に配置するステップと、
ｃ）前記フラックス処理端部及び前記パッド付近で温度を室温から約１００℃乃至約３００℃まで上げ、前記はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記基板に固定するステップとを含む。
【００１９】
本発明の他の態様は、プリント回路基板に相互接続を固定する方法を含む。前記相互接続の少なくとも５０％は非はんだ金属物質から形成される。方法は、
ａ）前記相互接続の端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理した端部を、前記プリント回路基板上の少なくとも１つのはんだでパッドに配置するステップと、
ｃ）前記フラックス処理端部及び前記パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記プリント回路基板に固定するステップとを含む。
【００２０】
本発明の他の態様は、相互接続を第１基板と第２基板に固定する方法を含む。前記相互接続は非はんだ金属物質から形成される。方法は、
ａ）前記相互接続の第１端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理した第１端部を、前記第１基板上の少なくとも１つの第１はんだで第１パッドに配置するステップと、
ｃ）前記フラックス処理端部及び前記第１パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記第１はんだのリフロー後、前記相互接続を室温に戻すステップと、
ｄ）前記相互接続の第２端部をフラックス処理するステップと、
ｅ）前記相互接続のフラックス処理した第２端部を、前記第２基板上の少なくとも１つの第２はんだで第２パッドに配置するステップと、
ｆ）前記フラックス処理端部及び前記第２パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記第２はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記第１基板と前記第２基板に固定するステップとを含む。
【００２１】
【発明の実施の形態】
図１は、少なくとも１つの高温はんだ物質（接合）１４を使用して、銅カラム２３等の非はんだ金属カラム２３がチップ・キャリアまたは基板１０上のＩ／Ｏ（入出力）パッド１２に接合され、高密度カラム構造が得られる本発明の好適な実施例を示す。
【００２２】
図２は、本発明の他の好適な実施例を示す。ここでは図１の高密度カラム構造は、少なくとも１つの低温はんだ物質（接合）２４を使用して、プリント回路基板（ＰＣＢ）２０等の第２レベル・パッケージまたは基板２０上のＩ／Ｏ（入出力）パッド２２に接合される。銅カラム２３等の非はんだ金属カラム２３にはまた、少なくとも１つの金属めっき膜２１を付着することができる。金属めっき膜２１は通常、かなり薄いめっきであり、好適な金属物質はスズであるが、例えばニッケル、スズ、スズ銀、スズ金、その合金の層を追加したニッケル等、他の金属めっき膜２１も使用できる。
【００２３】
先に述べた通り、本発明は、基本的には可撓銅コア・カラム２３の合金等、非はんだ金属構造（カラム）２３を使用し、チップ・キャリア１０を高融点はんだ合金（接合）１４及び低融点はんだ合金（接合）２４で有機カードまたは基板２０に接合する。銅カラム２３は、好適には延伸率が大きくなり、有機カードに接合されたチップ・キャリアが通常、製品の耐用期間に経る複数の熱疲労サイクルを吸収するよう、完全にアニール処理される。使用される低融点と高融点のはんだ合金は、銅コア・カラムに対応することが望ましい。銅カラムを固定するため用いられるはんだ合金は、Ｐｂ含有はんだ合金またはＰｂフリーはんだ合金から形成することができる。
【００２４】
高密度カラム（接続）２３は、好適には完全にアニール処理された銅カラム・セグメント（カラム）２３であり、延伸率は約３０％を超える。スズ、スズ／銀、ニッケルまたはニッケル／スズめっき膜等のオプションの被膜２１は、好適には厚み約０．５μｍ乃至約４．０μｍである。ただし金属セグメント（カラム）２３の直径と長さ及び関連するはんだ接合フィレットの形状は、モジュールの機能環境における応力条件に応じて最適な疲労寿命が得られるように調整することができる。非はんだカラム２３の直径は、ほとんどの用途で、約０．２ｍｍ乃至約０．５ｍｍの範囲が望ましい。これは、ピッチ約０．５ｍｍ乃至約１．２７ｍｍの非はんだカラム・アレイの代表的な直径である。
【００２５】
非はんだカラム２３をＰＣＢや基板２０またはチップ・キャリアに接合するには、鉛／スズ（鉛濃度約７０重量％乃至約９０重量％の範囲）またはパラジウムをドープした共晶鉛スズ等の高融点はんだが用いられる。
【００２６】
鉛フリーの場合、はんだ（接合）１４は、スズ／アンチモン（スズ約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は約０．５重量％乃至約３．０重量％）、スズ／銀／ビスマス（銀は約２．０重量％乃至約４．５重量％、ビスマスは約３．５重量％乃至約７．５重量％）、スズ／銀／銅（銀約２．０重量％乃至約４．５重量％、銅約０．５重量％乃至約３．０重量％）等よりなるグループから選択することができる。
【００２７】
ＰＣＢやカード２０の場合、従来は共晶鉛／スズはんだ接合２４が用いられているが、鉛フリー系のはんだ接合２４は、スズ／アンチモン（スズ約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅（銀と銅が約０．５重量％乃至約３．０重量％）、スズ／銀／ビスマス（銀約２．０重量％乃至４．５重量％、ビスマス約３．５重量％乃至約７．５重量％）、スズ／銀／銅（銀約２．０重量％乃至約４．５重量％、銅約０．５重量％乃至約３．０重量％）、スズ／亜鉛（スズ約９１重量％）、スズ／ビスマス（スズ約４２重量％）等よりなるグループから選択することができる。
【００２８】
純粋な銅コア（カラム）２３は、アニール処理により歪み特性を最適化し、オプションで、ニッケル（例えば約０．５μ乃至約４．０μ）、続いてスズ薄膜（例えば約０．２μ乃至約０．５μ）で被膜することができる。
【００２９】
非はんだカラム２３をＩ／Ｏパッド１２に付着させるには、約２２０℃乃至約２４０℃の範囲で溶融する９５／５のＳｎ／ＳｂまたはＳｎ／Ａｇ（Ａｇは約３重量％乃至約５重量％）を使用できる。これは高温鉛フリーはんだ接合になる。
【００３０】
非はんだカラム２３をＰＣＢのＩ／Ｏパッド２２に付着させるには、約１２０℃乃至約１４０℃の範囲で溶融する４８／５２のＳｎ／Ｉｎまたは４３／５７のＳｎ／Ｂｉを使用できる。これは低温鉛フリーはんだ接合になる。
【００３１】
この種のはんだ接合階層は、カード・アセンブリ時、Ｉ／Ｏはんだ接合１４のリフロー・リスクを最小にする。
【００３２】
本発明について、好適実施例に関して説明したが、当業者には明らかなように、多くの変形、変更が可能である。従って、特許請求の範囲は、本発明の真の主旨及び範囲から逸脱しないそのような変形、変更を包含するとみなされる。
【００３３】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３４】
（１）第１基板上の第１パッドと第２基板上の第２パッド間の、非はんだ金属物質から形成される、電気的金属相互接続。
（２）前記金属相互接続の少なくとも５０％以上は非はんだ金属物質から形成される、前記（１）記載の相互接続。
（３）前記金属相互接続は、銅セグメント、純粋銅セグメント、及び完全にアニール処理された銅セグメントよりなるグループから選択される、前記（１）記載の相互接続。
（４）前記電気的相互接続は、銅、ニッケルとその合金、及びスズ約１０重量％乃至約２０重量％の銅スズ合金よりなるグループから選択される、前記（１）記載の相互接続。
（５）前記金属相互接続は直径が約０．２ｍｍ乃至約０．５ｍｍの範囲である、前記（１）記載の相互接続。
（６）前記第１基板はセラミック基板である、前記（１）記載の相互接続。
（７）前記第２基板は有機基板である、前記（１）記載の相互接続。
（８）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜がある、前記（１）記載の相互接続。
（９）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該少なくとも１つの物質は、銅、ニッケル、銀、スズ、及びその合金よりなるグループから選択される、前記（１）記載の相互接続。
（１０）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該被膜は厚み約０．５μｍ乃至約４．０μｍである、前記（１）記載の相互接続。
（１１）前記相互接続は、はんだ付けとろう付けよりなるグループから選択された方法により、前記基板に固定される、前記（１）記載の相互接続。
（１２）前記相互接続は、はんだ付けとろう付けよりなるグループから選択された方法により、前記プリント回路基板に固定される、前記（１）記載の相互接続。
（１３）相互接続を基板に固定する方法であって、該相互接続の少なくとも５０％以上は非はんだ金属物質から形成され、該方法は、
ａ）前記相互接続の端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理された前記端部を前記基板上の少なくとも１つのはんだでパッド上に配置するステップと、
ｃ）フラックス処理された前記端部及び前記パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記基板に固定するステップと、
を含む、方法。
（１４）前記はんだは、溶融温度が約２００℃を超える鉛または鉛フリーの合金である、前記（１３）記載の方法。
（１５）前記はんだは、スズ／アンチモン（スズ約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は約０．５重量％乃至約３．０重量％）、スズ／銀／ビスマス（銀は約２．０重量％乃至約４．５重量％、ビスマスは約３．５重量％乃至約７．５重量％）、及びスズ／銀／銅（銀約２．０重量％乃至約４．５重量％、銅約０．５重量％乃至約３．０重量％）よりなるグループから選択される、前記（１３）記載の方法。
（１６）前記金属相互接続は、銅セグメント、純粋銅セグメント、及び完全にアニール処理された銅セグメントよりなるグループから選択される、前記（１３）記載の方法。
（１７）前記電気的相互接続の物質は、銅、ニッケルとその合金、及びスズ約１０重量％乃至約２０重量％の銅スズ合金よりなるグループから選択される、前記（１３）記載の方法。
（１８）前記金属相互接続は直径約０．２ｍｍ乃至約０．５ｍｍの範囲である、前記（１３）記載の方法。
（１９）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜がある、前記（１３）記載の方法。
（２０）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該少なくとも１つの物質は、銅、ニッケル、銀、スズ、及びその合金よりなるグループから選択される、前記（１３）記載の方法。
（２１）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該被膜は厚み約０．５μｍ乃至約４．０μｍである、前記（１３）記載の方法。
（２２）前記相互接続は、はんだ付けとろう付けよりなるグループから選択された方法により、前記基板に固定される、前記（１３）記載の方法。
（２３）相互接続をプリント回路基板に固定する方法であって、該相互接続の少なくとも５０％以上は非はんだ金属物質から形成され、該方法は、
ａ）前記相互接続の端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理された前記端部を前記プリント回路基板上の少なくとも１つのはんだでパッド上に配置するステップと、
ｃ）フラックス処理された前記端部及び前記パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記プリント回路基板に固定するステップと、
を含む、方法。
（２４）前記はんだは、溶融温度が約２００℃未満の鉛または鉛フリーの合金である、前記（２３）記載の方法。
（２５）前記はんだは、スズ／アンチモン（スズ約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は約０．５重量％乃至約３．０重量％）、スズ／銀／ビスマス（銀は約２．０重量％乃至約４．５重量％、ビスマスは約３．５重量％乃至約７．５重量％）、スズ／銀／銅（銀約２．０重量％乃至約４．５重量％、銅約０．５重量％乃至約３．０重量％）、スズ／亜鉛（スズ約９１重量％）、及びスズ／ビスマス（スズ約４２重量％）よりなるグループから選択される、前記（２３）記載の方法。
（２６）前記金属相互接続は、銅セグメント、純粋銅セグメント、及び完全にアニール処理された銅セグメントよりなるグループから選択される、前記（２３）記載の方法。
（２７）前記電気的相互接続の物質は、銅、ニッケルとその合金、及びスズ約１０重量％乃至約２０重量％の銅スズ合金よりなるグループから選択される、前記（２３）記載の方法。
（２８）前記金属相互接続は直径約０．２ｍｍ乃至約０．５ｍｍの範囲である、前記（２３）記載の方法。
（２９）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜がある、前記（２３）記載の方法。
（３０）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該少なくとも１つの物質は、銅、ニッケル、銀、スズ、及びその合金よりなるグループから選択される、前記（２３）記載の方法。
（３１）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該被膜は厚み約０．５μｍ乃至約４．０μｍである、前記（２３）記載の方法。
（３２）前記相互接続は、はんだ付けとろう付けよりなるグループから選択された方法により、前記プリント回路基板に固定される、前記（２３）記載の方法。
（３３）相互接続を第１基板と第２基板に固定する方法であって、該相互接続は非はんだ金属物質から形成され、該方法は、
ａ）前記相互接続の第１端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理された前記第１端部を前記第１基板上の少なくとも１つの第１はんだで第１パッド上に配置するステップと、
ｃ）フラックス処理された前記端部及び前記第１パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記第１はんだのリフロー後、前記相互接続を室温に戻すステップと、
ａ）前記相互接続の第２端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理された前記第２端部を前記第２基板上の少なくとも１つの第２はんだで第２パッド上に配置するステップと、
ｃ）フラックス処理された前記端部及び前記第２パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記第２はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記第１基板と前記第２基板に固定するステップと、
を含む、方法。
【図面の簡単な説明】
【図１】本発明の好適実施例を示す図である。
【図２】本発明の他の好適実施例を示す図である。
【符号の説明】
１０ チップ・キャリアまたは基板
１２、２２ Ｉ／Ｏ（入出力）パッド
１４ 高温はんだ接合
２０ ＰＣＢ（プリント回路基板）
２１ 被膜、金属めっき膜
２３ カラム
２４ 低温はんだ接合
【発明の属する技術分野】
本発明は、一般には、チップ・キャリアと第２レベル・アセンブリがサーフェス・マウント技術により形成される新しい半導体チップ・キャリア接続に関して、特に、サーフェス・マウント技術に、基本的には銅接続等の非はんだ金属接続が含まれる、ボール・グリッド・アレイ（ＢＧＡ）、カラム・グリッド・アレイ（ＣＧＡ）等のサーフェス・マウント技術及びカラム・グリッド・アレイ構造とその作製プロセスに関する。
【０００２】
【従来の技術】
半導体デバイスは、新しい技術の発展につれて小型化が進み、より高密度になっているが、回路密度が上がるとチップ接続の課題も大きくなる。チップ・メーカは、絶え間ない技術革新によって製品を改良していかなくてはならない。チップの相互接続技術に関しては大きな改良が見られるものの、それだけではあらゆる課題を克服するには十分ではない。
【０００３】
現在、大きな技術革新がみられる従来技術の分野は、チップと基板間及び基板と次のレベルの相互接続間の接続としての種々のＰｂフリーはんだ合金である。
【０００４】
例えば、米国特許第５３２８６６０号（Ｇｏｎｙａ）は、スズを主成分とした鉛フリー高温複合はんだ（ｍｕｌｔｉ−ｃｏｍｐｏｎｅｎｔ ｓｏｌｄｅｒ）を開示している。はんだ合金は、スズが７８．４重量％で残りは銀、ビスマス、インジウムである。
【０００５】
同様に、米国特許第５４１１７０３号（Ｇｏｎｙａ）は、スズを主成分とした鉛フリー複合はんだを対象にしている。この高固相線はんだ合金は、スズが９３重量％乃至９４重量％、残りはアンチモン、ビスマス、銅である。
【０００６】
一方、米国特許第５７３３５０１号（Ｔａｋａｏ）は、鉛フリーはんだ合金の疲労テストを開示している。ガラス・エポキシ樹脂と銅の積層ボード／基板の孔に銅リードが通され、はんだ合金によりはんだ付けされる。
【０００７】
米国特許第５８７４０４３号（Ｓａｒｋｈｅｌ）は、スズを主成分とした別の鉛フリー複合はんだを開示している。はんだ合金はスズが７０．５重量％乃至７３．５重量％で、残りは銀とインジウムである。
【０００８】
もう１つの革新分野は、特にチップ・キャリアがセラミック物質で形成される場合に、チップ・キャリア技術での利用が増えているカラム・グリッド・アレイ（ＣＧＡ）チップ・キャリアである。チップ・キャリアは通常、セラミック物質または有機積層物質から形成される。複数のはんだカラムがチップ・キャリアのＩ／Ｏ（入出力）パッドと次のレベルのパッケージに付着され、それらの間が電気的に接続される。例えば米国特許第５３２４８９２号（Ｇｒａｉｎｉｅｒ）を参照されたい。この特許では、はんだカラムを使用して電子相互接続を作製する方法が開示されている。はんだカラムは、融点が約２５０℃を超えるはんだで形成される。予め作製されたはんだカラムは、融点約２４０℃未満のはんだを利用することでチップ・キャリアに付着される。これらのはんだカラムは個別に作製されて炉の固定具に配置され、固定具とキャリアが位置合わせされる。高温はんだカラムは、低温はんだ合金のリフローにより付着される。ただし当業者には明らかなように、通常は小径であるはんだカラムはかなり柔らかいので、チップ・キャリア・モジュール作製時にカラムの破損や撓曲が生じやすい。この問題は、特にＩ／Ｏパッド・アレイ上の位置が複数のとき複雑になる。一般的な解決法はコストのかかる再加工である。またカードのアセンブリ中、これらのカラム・グリッド・アレイはハンドリングにより破損する可能性がある。更に、相互接続密度が増すと、はんだカラムの直径を小さくする必要がある。もちろん、はんだカラム径を小さくすれば、これらのはんだカラムの可撓強度は低下し、はんだカラムのハンドリング破損が大きくなる。
【０００９】
従来技術では、Ｐｂフリーはんだが用いられるが、チップを基板に、または基板をボードに接続する非はんだ金属相互接続セグメントを教示した技術はない。同様に、銅コア・カラム・グリッド・アレイをチップ・キャリア及び有機カードに接続するため、高融点と低融点のはんだ合金と組み合わせた銅コア・カラム・アレイの使用も教示されていない。このような高融点と低融点のはんだ合金は、Ｐｂ含有はんだ合金またはＰｂフリーはんだ合金から選択することができる。更に本発明は従来技術の問題を少なくし、カラム・グリッド・アレイ接続を持つチップ・キャリアの大量生産を可能にするカラム・グリッド・アレイ構造を対象にしている。
【００１０】
本発明は、高密度カラム・グリッド・アレイ接続のための新規な方法及び構造である。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、高密度カラム・グリッド・アレイ接続を実現する構造及び方法を提供することである。
【００１２】
本発明の他の目的は、非はんだ金属相互接続を提供することである。
【００１３】
本発明の他の目的は、チップ・キャリアと電子コンポーネント間に非はんだ金属相互接続を提供することである。
【００１４】
本発明の他の目的は、チップ・キャリアと電子コンポーネント間に銅相互接続を提供することである。
【００１５】
本発明の他の目的は、例えば基板側でＰｂ／Ｓｎが９０／１０、カード側でＰｂ／Ｓｎ共晶ハンダが３７／６３の、鉛ベースの付着はんだを使用して、チップ・キャリアと電子コンポーネント間に銅相互接続を提供することである。
【００１６】
本発明の他の目的は、カードと基板間の銅相互接続を確実に固定するため、基板側にスズ／アンチモン、カード側にスズ／銀／銅合金等の鉛フリーはんだを提供することである。
【００１７】
【課題を解決するための手段】
本発明の一態様は、第１基板上の第１パッドと第２基板上の第２パッド間に金属の電気的相互接続を含み、前記電気的相互接続は非はんだ金属物質から形成される。
【００１８】
本発明の他の態様は、相互接続を基板に固定する方法を含む。前記相互接続の少なくとも５０％は非はんだ金属物質から形成される。方法は、
ａ）前記相互接続の端部をフラックス処理するステップと、
ｂ）フラックス処理された前記相互接続の端部を、前記基板上の少なくとも１つのはんだでパッド上に配置するステップと、
ｃ）前記フラックス処理端部及び前記パッド付近で温度を室温から約１００℃乃至約３００℃まで上げ、前記はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記基板に固定するステップとを含む。
【００１９】
本発明の他の態様は、プリント回路基板に相互接続を固定する方法を含む。前記相互接続の少なくとも５０％は非はんだ金属物質から形成される。方法は、
ａ）前記相互接続の端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理した端部を、前記プリント回路基板上の少なくとも１つのはんだでパッドに配置するステップと、
ｃ）前記フラックス処理端部及び前記パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記プリント回路基板に固定するステップとを含む。
【００２０】
本発明の他の態様は、相互接続を第１基板と第２基板に固定する方法を含む。前記相互接続は非はんだ金属物質から形成される。方法は、
ａ）前記相互接続の第１端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理した第１端部を、前記第１基板上の少なくとも１つの第１はんだで第１パッドに配置するステップと、
ｃ）前記フラックス処理端部及び前記第１パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記第１はんだのリフロー後、前記相互接続を室温に戻すステップと、
ｄ）前記相互接続の第２端部をフラックス処理するステップと、
ｅ）前記相互接続のフラックス処理した第２端部を、前記第２基板上の少なくとも１つの第２はんだで第２パッドに配置するステップと、
ｆ）前記フラックス処理端部及び前記第２パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記第２はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記第１基板と前記第２基板に固定するステップとを含む。
【００２１】
【発明の実施の形態】
図１は、少なくとも１つの高温はんだ物質（接合）１４を使用して、銅カラム２３等の非はんだ金属カラム２３がチップ・キャリアまたは基板１０上のＩ／Ｏ（入出力）パッド１２に接合され、高密度カラム構造が得られる本発明の好適な実施例を示す。
【００２２】
図２は、本発明の他の好適な実施例を示す。ここでは図１の高密度カラム構造は、少なくとも１つの低温はんだ物質（接合）２４を使用して、プリント回路基板（ＰＣＢ）２０等の第２レベル・パッケージまたは基板２０上のＩ／Ｏ（入出力）パッド２２に接合される。銅カラム２３等の非はんだ金属カラム２３にはまた、少なくとも１つの金属めっき膜２１を付着することができる。金属めっき膜２１は通常、かなり薄いめっきであり、好適な金属物質はスズであるが、例えばニッケル、スズ、スズ銀、スズ金、その合金の層を追加したニッケル等、他の金属めっき膜２１も使用できる。
【００２３】
先に述べた通り、本発明は、基本的には可撓銅コア・カラム２３の合金等、非はんだ金属構造（カラム）２３を使用し、チップ・キャリア１０を高融点はんだ合金（接合）１４及び低融点はんだ合金（接合）２４で有機カードまたは基板２０に接合する。銅カラム２３は、好適には延伸率が大きくなり、有機カードに接合されたチップ・キャリアが通常、製品の耐用期間に経る複数の熱疲労サイクルを吸収するよう、完全にアニール処理される。使用される低融点と高融点のはんだ合金は、銅コア・カラムに対応することが望ましい。銅カラムを固定するため用いられるはんだ合金は、Ｐｂ含有はんだ合金またはＰｂフリーはんだ合金から形成することができる。
【００２４】
高密度カラム（接続）２３は、好適には完全にアニール処理された銅カラム・セグメント（カラム）２３であり、延伸率は約３０％を超える。スズ、スズ／銀、ニッケルまたはニッケル／スズめっき膜等のオプションの被膜２１は、好適には厚み約０．５μｍ乃至約４．０μｍである。ただし金属セグメント（カラム）２３の直径と長さ及び関連するはんだ接合フィレットの形状は、モジュールの機能環境における応力条件に応じて最適な疲労寿命が得られるように調整することができる。非はんだカラム２３の直径は、ほとんどの用途で、約０．２ｍｍ乃至約０．５ｍｍの範囲が望ましい。これは、ピッチ約０．５ｍｍ乃至約１．２７ｍｍの非はんだカラム・アレイの代表的な直径である。
【００２５】
非はんだカラム２３をＰＣＢや基板２０またはチップ・キャリアに接合するには、鉛／スズ（鉛濃度約７０重量％乃至約９０重量％の範囲）またはパラジウムをドープした共晶鉛スズ等の高融点はんだが用いられる。
【００２６】
鉛フリーの場合、はんだ（接合）１４は、スズ／アンチモン（スズ約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は約０．５重量％乃至約３．０重量％）、スズ／銀／ビスマス（銀は約２．０重量％乃至約４．５重量％、ビスマスは約３．５重量％乃至約７．５重量％）、スズ／銀／銅（銀約２．０重量％乃至約４．５重量％、銅約０．５重量％乃至約３．０重量％）等よりなるグループから選択することができる。
【００２７】
ＰＣＢやカード２０の場合、従来は共晶鉛／スズはんだ接合２４が用いられているが、鉛フリー系のはんだ接合２４は、スズ／アンチモン（スズ約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅（銀と銅が約０．５重量％乃至約３．０重量％）、スズ／銀／ビスマス（銀約２．０重量％乃至４．５重量％、ビスマス約３．５重量％乃至約７．５重量％）、スズ／銀／銅（銀約２．０重量％乃至約４．５重量％、銅約０．５重量％乃至約３．０重量％）、スズ／亜鉛（スズ約９１重量％）、スズ／ビスマス（スズ約４２重量％）等よりなるグループから選択することができる。
【００２８】
純粋な銅コア（カラム）２３は、アニール処理により歪み特性を最適化し、オプションで、ニッケル（例えば約０．５μ乃至約４．０μ）、続いてスズ薄膜（例えば約０．２μ乃至約０．５μ）で被膜することができる。
【００２９】
非はんだカラム２３をＩ／Ｏパッド１２に付着させるには、約２２０℃乃至約２４０℃の範囲で溶融する９５／５のＳｎ／ＳｂまたはＳｎ／Ａｇ（Ａｇは約３重量％乃至約５重量％）を使用できる。これは高温鉛フリーはんだ接合になる。
【００３０】
非はんだカラム２３をＰＣＢのＩ／Ｏパッド２２に付着させるには、約１２０℃乃至約１４０℃の範囲で溶融する４８／５２のＳｎ／Ｉｎまたは４３／５７のＳｎ／Ｂｉを使用できる。これは低温鉛フリーはんだ接合になる。
【００３１】
この種のはんだ接合階層は、カード・アセンブリ時、Ｉ／Ｏはんだ接合１４のリフロー・リスクを最小にする。
【００３２】
本発明について、好適実施例に関して説明したが、当業者には明らかなように、多くの変形、変更が可能である。従って、特許請求の範囲は、本発明の真の主旨及び範囲から逸脱しないそのような変形、変更を包含するとみなされる。
【００３３】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３４】
（１）第１基板上の第１パッドと第２基板上の第２パッド間の、非はんだ金属物質から形成される、電気的金属相互接続。
（２）前記金属相互接続の少なくとも５０％以上は非はんだ金属物質から形成される、前記（１）記載の相互接続。
（３）前記金属相互接続は、銅セグメント、純粋銅セグメント、及び完全にアニール処理された銅セグメントよりなるグループから選択される、前記（１）記載の相互接続。
（４）前記電気的相互接続は、銅、ニッケルとその合金、及びスズ約１０重量％乃至約２０重量％の銅スズ合金よりなるグループから選択される、前記（１）記載の相互接続。
（５）前記金属相互接続は直径が約０．２ｍｍ乃至約０．５ｍｍの範囲である、前記（１）記載の相互接続。
（６）前記第１基板はセラミック基板である、前記（１）記載の相互接続。
（７）前記第２基板は有機基板である、前記（１）記載の相互接続。
（８）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜がある、前記（１）記載の相互接続。
（９）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該少なくとも１つの物質は、銅、ニッケル、銀、スズ、及びその合金よりなるグループから選択される、前記（１）記載の相互接続。
（１０）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該被膜は厚み約０．５μｍ乃至約４．０μｍである、前記（１）記載の相互接続。
（１１）前記相互接続は、はんだ付けとろう付けよりなるグループから選択された方法により、前記基板に固定される、前記（１）記載の相互接続。
（１２）前記相互接続は、はんだ付けとろう付けよりなるグループから選択された方法により、前記プリント回路基板に固定される、前記（１）記載の相互接続。
（１３）相互接続を基板に固定する方法であって、該相互接続の少なくとも５０％以上は非はんだ金属物質から形成され、該方法は、
ａ）前記相互接続の端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理された前記端部を前記基板上の少なくとも１つのはんだでパッド上に配置するステップと、
ｃ）フラックス処理された前記端部及び前記パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記基板に固定するステップと、
を含む、方法。
（１４）前記はんだは、溶融温度が約２００℃を超える鉛または鉛フリーの合金である、前記（１３）記載の方法。
（１５）前記はんだは、スズ／アンチモン（スズ約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は約０．５重量％乃至約３．０重量％）、スズ／銀／ビスマス（銀は約２．０重量％乃至約４．５重量％、ビスマスは約３．５重量％乃至約７．５重量％）、及びスズ／銀／銅（銀約２．０重量％乃至約４．５重量％、銅約０．５重量％乃至約３．０重量％）よりなるグループから選択される、前記（１３）記載の方法。
（１６）前記金属相互接続は、銅セグメント、純粋銅セグメント、及び完全にアニール処理された銅セグメントよりなるグループから選択される、前記（１３）記載の方法。
（１７）前記電気的相互接続の物質は、銅、ニッケルとその合金、及びスズ約１０重量％乃至約２０重量％の銅スズ合金よりなるグループから選択される、前記（１３）記載の方法。
（１８）前記金属相互接続は直径約０．２ｍｍ乃至約０．５ｍｍの範囲である、前記（１３）記載の方法。
（１９）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜がある、前記（１３）記載の方法。
（２０）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該少なくとも１つの物質は、銅、ニッケル、銀、スズ、及びその合金よりなるグループから選択される、前記（１３）記載の方法。
（２１）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該被膜は厚み約０．５μｍ乃至約４．０μｍである、前記（１３）記載の方法。
（２２）前記相互接続は、はんだ付けとろう付けよりなるグループから選択された方法により、前記基板に固定される、前記（１３）記載の方法。
（２３）相互接続をプリント回路基板に固定する方法であって、該相互接続の少なくとも５０％以上は非はんだ金属物質から形成され、該方法は、
ａ）前記相互接続の端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理された前記端部を前記プリント回路基板上の少なくとも１つのはんだでパッド上に配置するステップと、
ｃ）フラックス処理された前記端部及び前記パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記プリント回路基板に固定するステップと、
を含む、方法。
（２４）前記はんだは、溶融温度が約２００℃未満の鉛または鉛フリーの合金である、前記（２３）記載の方法。
（２５）前記はんだは、スズ／アンチモン（スズ約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は約０．５重量％乃至約３．０重量％）、スズ／銀／ビスマス（銀は約２．０重量％乃至約４．５重量％、ビスマスは約３．５重量％乃至約７．５重量％）、スズ／銀／銅（銀約２．０重量％乃至約４．５重量％、銅約０．５重量％乃至約３．０重量％）、スズ／亜鉛（スズ約９１重量％）、及びスズ／ビスマス（スズ約４２重量％）よりなるグループから選択される、前記（２３）記載の方法。
（２６）前記金属相互接続は、銅セグメント、純粋銅セグメント、及び完全にアニール処理された銅セグメントよりなるグループから選択される、前記（２３）記載の方法。
（２７）前記電気的相互接続の物質は、銅、ニッケルとその合金、及びスズ約１０重量％乃至約２０重量％の銅スズ合金よりなるグループから選択される、前記（２３）記載の方法。
（２８）前記金属相互接続は直径約０．２ｍｍ乃至約０．５ｍｍの範囲である、前記（２３）記載の方法。
（２９）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜がある、前記（２３）記載の方法。
（３０）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該少なくとも１つの物質は、銅、ニッケル、銀、スズ、及びその合金よりなるグループから選択される、前記（２３）記載の方法。
（３１）前記相互接続の少なくとも一部には、少なくとも１つの物質の少なくとも１つの被膜があり、該被膜は厚み約０．５μｍ乃至約４．０μｍである、前記（２３）記載の方法。
（３２）前記相互接続は、はんだ付けとろう付けよりなるグループから選択された方法により、前記プリント回路基板に固定される、前記（２３）記載の方法。
（３３）相互接続を第１基板と第２基板に固定する方法であって、該相互接続は非はんだ金属物質から形成され、該方法は、
ａ）前記相互接続の第１端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理された前記第１端部を前記第１基板上の少なくとも１つの第１はんだで第１パッド上に配置するステップと、
ｃ）フラックス処理された前記端部及び前記第１パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記第１はんだのリフロー後、前記相互接続を室温に戻すステップと、
ａ）前記相互接続の第２端部をフラックス処理するステップと、
ｂ）前記相互接続のフラックス処理された前記第２端部を前記第２基板上の少なくとも１つの第２はんだで第２パッド上に配置するステップと、
ｃ）フラックス処理された前記端部及び前記第２パッド付近で、温度を室温から約１００℃乃至約３００℃まで上げ、前記第２はんだのリフロー後、前記相互接続を室温に戻すことによって、前記相互接続を前記第１基板と前記第２基板に固定するステップと、
を含む、方法。
【図面の簡単な説明】
【図１】本発明の好適実施例を示す図である。
【図２】本発明の他の好適実施例を示す図である。
【符号の説明】
１０ チップ・キャリアまたは基板
１２、２２ Ｉ／Ｏ（入出力）パッド
１４ 高温はんだ接合
２０ ＰＣＢ（プリント回路基板）
２１ 被膜、金属めっき膜
２３ カラム
２４ 低温はんだ接合
Claims (24)
- （イ）第１パッドが設けられているチップ・キャリアと、
（ロ）第２パッドが設けられている基板と、
（ハ）第１の融点の第１はんだ合金により前記チップ・キャリアの前記第１パッドに接続された一端と、前記第１の融点よりも低い第２の融点の第２はんだ合金により前記基板の前記第２パッドに接続された他端とを有し、延伸率が３０％より大きい、前記第１パッド及び前記第２パッドを電気的に接続する銅のカラムとを備える相互接続構造。 - 前記第１の融点の第１はんだ合金が、２２０℃乃至２４０℃の範囲で溶融する９５／５のＳｎ／ＳｂまたはＳｎ／Ａｇ（Ａｇは３重量％乃至５重量％）であり、前記第２の融点の第２はんだ合金が、１２０℃乃至１４０℃の範囲で溶融する４８／５２のＳｎ／Ｉｎまたは４３／５７のＳｎ／Ｂｉであることを特徴とする、請求項１に記載の相互接続構造。
- 前記第１の融点の第１はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀は２．０重量％乃至４．５重量％、ビスマスは３．５重量％乃至７．５重量％）、及びスズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）よりなるグループから選択されることを特徴とする、請求項１に記載の相互接続構造。
- 前記第２の融点の第２はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅が０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀２．０重量％乃至４．５重量％、ビスマス３．５重量％乃至７．５重量％）、スズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）、スズ／亜鉛（スズ９１重量％）、及びスズ／ビスマス（スズ４２重量％）よりなるグループから選択されることを特徴とする、請求項１に記載の相互接続構造。
- （イ）第１パッドが設けられているチップ・キャリアと、
（ロ）第２パッドが設けられている基板と、
（ハ）第１の融点の第１はんだ合金により前記チップ・キャリアの前記第１パッドに接続された一端と、前記第１の融点よりも低い第２の融点の第２はんだ合金により前記基板の前記第２パッドに接続された他端とを有し、延伸率が３０％より大きい、前記第１パッド及び前記第２パッドを電気的に接続する銅のカラムとを備え、
（ニ）該銅のカラムの表面に、厚み０．５μｍ乃至４．０μｍのスズ、スズ／銀、ニッケルまたはニッケル／スズのめっき被膜が設けられていることを特徴とする、相互接続構造。 - 前記第１の融点の第１はんだ合金が、２２０℃乃至２４０℃の範囲で溶融する９５／５のＳｎ／ＳｂまたはＳｎ／Ａｇ（Ａｇは３重量％乃至５重量％）であり、前記第２の融点の第２はんだ合金が、１２０℃乃至１４０℃の範囲で溶融する４８／５２のＳｎ／Ｉｎまたは４３／５７のＳｎ／Ｂｉであることを特徴とする、請求項５に記載の相互接続構造。
- 前記第１の融点の第１はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀は２．０重量％乃至４．５重量％、ビスマスは３．５重量％乃至７．５重量％）、及びスズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）よりなるグループから選択されることを特徴とする、請求項５に記載の相互接続構造。
- 前記第２の融点の第２はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅が０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀２．０重量％乃至４．５重量％、ビスマス３．５重量％乃至７．５重量％）、スズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）、スズ／亜鉛（スズ９１重量％）、及びスズ／ビスマス（スズ４２重量％）よりなるグループから選択されることを特徴とする、請求項５に記載の相互接続構造。
- （イ）第１パッドが設けられているチップ・キャリアと、
（ロ）第２パッドが設けられている基板と、
（ハ）第１の融点の第１はんだ合金により前記チップ・キャリアの前記第１パッドに接続された一端と、前記第１の融点よりも低い第２の融点の第２はんだ合金により前記基板の前記第２パッドに接続された他端とを有し、延伸率が３０％より大きい、前記第１パッド及び前記第２パッドを電気的に接続する銅のカラムとを備え、
（ニ）該銅のカラムの表面に、厚み０．５μｍ乃至４．０μｍのニッケル薄膜及び厚み０．２μｍ乃至０．５μｍのスズ薄膜が設けられていることを特徴とする、相互接続構造。 - 前記第１の融点の第１はんだ合金が、２２０℃乃至２４０℃の範囲で溶融する９５／５のＳｎ／ＳｂまたはＳｎ／Ａｇ（Ａｇは３重量％乃至５重量％）であり、前記第２の融点の第２はんだ合金が、１２０℃乃至１４０℃の範囲で溶融する４８／５２のＳｎ／Ｉｎまたは４３／５７のＳｎ／Ｂｉであることを特徴とする、請求項９に記載の相互接続構造。
- 前記第１の融点の第１はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀は２．０重量％乃至４．５重量％、ビスマスは３．５重量％乃至７．５重量％）、及びスズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）よりなるグループから選択されることを特徴とする、請求項９に記載の相互接続構造。
- 前記第２の融点の第２はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅が０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀２．０重量％乃至４．５重量％、ビスマス３．５重量％乃至７．５重量％）、スズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）、スズ／亜鉛（スズ９１重量％）、及びスズ／ビスマス（スズ４２重量％）よりなるグループから選択されることを特徴とする、請求項９に記載の相互接続構造。
- （ａ）第１の融点の第１はんだ合金により、第１パッドが設けられているチップ・キャリアの前記第１パッドに、延伸率が３０％より大きい銅のカラムの一端を電気的に接続するステップと、
（ｂ）前記第１の融点よりも低い第２の融点の第２はんだ合金により、第２パッドが設けられている基板の前記第２パッドに、前記銅のカラムの他端を電気的に接続するステップとを含む、相互接続構造の製造方法。 - 前記第１の融点の第１はんだ合金が、２２０℃乃至２４０℃の範囲で溶融する９５／５のＳｎ／ＳｂまたはＳｎ／Ａｇ（Ａｇは３重量％乃至５重量％）であり、前記第２の融点の第２はんだ合金が、１２０℃乃至１４０℃の範囲で溶融する４８／５２のＳｎ／Ｉｎまたは４３／５７のＳｎ／Ｂｉであることを特徴とする、請求項１３に記載の相互接続構造の製造方法。
- 前記第１の融点の第１はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀は２．０重量％乃至４．５重量％、ビスマスは３．５重量％乃至７．５重量％）、及びスズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）よりなるグループから選択されることを特徴とする、請求項１３に記載の相互接続構造の製造方法。
- 前記第２の融点の第２はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅が０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀２．０重量％乃至４．５重量％、ビスマス３．５重量％乃至７．５重量％）、スズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）、スズ／亜鉛（スズ９１重量％）、及びスズ／ビスマス（スズ４２重量％）よりなるグループから選択されることを特徴とする、請求項１３に記載の相互接続構造の製造方法。
- （ａ）第１の融点の第１はんだ合金により、第１パッドが設けられているチップ・キャリアの前記第１パッドに、延伸率が３０％より大きい銅のカラムの一端を電気的に接続するステップと、
（ｂ）前記第１の融点よりも低い第２の融点の第２はんだ合金により、第２パッドが設けられている基板の前記第２パッドに、前記銅のカラムの他端を電気的に接続するステップとを含み、
（ｃ）前記銅のカラムの表面に、厚み０．５μｍ乃至４．０μｍのスズ、スズ／銀、ニッケルまたはニッケル／スズのめっき被膜が設けられていることを特徴とする、相互接続構造の製造方法。 - 前記第１の融点の第１はんだ合金が、２２０℃乃至２４０℃の範囲で溶融する９５／５のＳｎ／ＳｂまたはＳｎ／Ａｇ（Ａｇは３重量％乃至５重量％）であり、前記第２の融点の第２はんだ合金が、１２０℃乃至１４０℃の範囲で溶融する４８／５２のＳｎ／Ｉｎまたは４３／５７のＳｎ／Ｂｉであることを特徴とする、請求項１７に記載の相互接続構造の製造方法。
- 前記第１の融点の第１はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀は２．０重量％乃至４．５重量％、ビスマスは３．５重量％乃至７．５重量％）、及びスズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）よりなるグループから選択されることを特徴とする、請求項１７に記載の相互接続構造の製造方法。
- 前記第２の融点の第２はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅が０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀２．０重量％乃至４．５重量％、ビスマス３．５重量％乃至７．５重量％）、スズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）、スズ／亜鉛（スズ９１重量％）、及びスズ／ビスマス（スズ４２重量％）よりなるグループから選択されることを特徴とする、請求項１７に記載の相互接続構造の製造方法。
- （ａ）第１の融点の第１はんだ合金により、第１パッドが設けられているチップ・キャリアの前記第１パッドに、延伸率が３０％より大きい銅のカラムの一端を電気的に接続するステップと、
（ｂ）前記第１の融点よりも低い第２の融点の第２はんだ合金により、第２パッドが設けられている基板の前記第２パッドに、前記銅のカラムの他端を電気的に接続するステップとを含み、
（ｃ）前記銅のカラムの表面に、厚み０．５μｍ乃至４．０μｍのニッケル薄膜及び厚み０．２μｍ乃至０．５μｍのスズ薄膜が設けられていることを特徴とする、相互接続構造の製造方法。 - 前記第１の融点の第１はんだ合金が、２２０℃乃至２４０℃の範囲で溶融する９５／５のＳｎ／ＳｂまたはＳｎ／Ａｇ（Ａｇは３重量％乃至５重量％）であり、前記第２の融点の第２はんだ合金が、１２０℃乃至１４０℃の範囲で溶融する４８／５２のＳｎ／Ｉｎまたは４３／５７のＳｎ／Ｂｉであることを特徴とする、請求項２１に記載の相互接続構造の製造方法。
- 前記第１の融点の第１はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅は０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀は２．０重量％乃至４．５重量％、ビスマスは３．５重量％乃至７．５重量％）、及びスズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）よりなるグループから選択されることを特徴とする、請求項２１に記載の相互接続構造の製造方法。
- 前記第２の融点の第２はんだ合金が、スズ／アンチモン（スズ５５重量％乃至９５重量％）、スズ／銀、スズ／銀／銅（銀と銅が０．５重量％乃至３．０重量％）、スズ／銀／ビスマス（銀２．０重量％乃至４．５重量％、ビスマス３．５重量％乃至７．５重量％）、スズ／銀／銅（銀２．０重量％乃至４．５重量％、銅０．５重量％乃至３．０重量％）、スズ／亜鉛（スズ９１重量％）、及びスズ／ビスマス（スズ４２重量％）よりなるグループから選択されることを特徴とする、請求項２１に記載の相互接続構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/564,110 US6429388B1 (en) | 2000-05-03 | 2000-05-03 | High density column grid array connections and method thereof |
| US09/564110 | 2000-05-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009433A JP2002009433A (ja) | 2002-01-11 |
| JP3600549B2 true JP3600549B2 (ja) | 2004-12-15 |
Family
ID=24253185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001130649A Expired - Fee Related JP3600549B2 (ja) | 2000-05-03 | 2001-04-27 | 相互接続構造及びこれの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6429388B1 (ja) |
| JP (1) | JP3600549B2 (ja) |
| KR (1) | KR100482940B1 (ja) |
| CN (1) | CN1237614C (ja) |
| SG (1) | SG91918A1 (ja) |
| TW (1) | TWI221023B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750396B2 (en) | 2000-12-15 | 2004-06-15 | Di/Dt, Inc. | I-channel surface-mount connector |
| US6503088B2 (en) * | 2000-12-15 | 2003-01-07 | Di/Dt, Inc. | I-channel surface-mount connector with extended flanges |
| TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| US6892925B2 (en) * | 2002-09-18 | 2005-05-17 | International Business Machines Corporation | Solder hierarchy for lead free solder joint |
| US7223633B2 (en) * | 2002-11-27 | 2007-05-29 | Intel Corporation | Method for solder crack deflection |
| US6854636B2 (en) * | 2002-12-06 | 2005-02-15 | International Business Machines Corporation | Structure and method for lead free solder electronic package interconnections |
| US6917113B2 (en) * | 2003-04-24 | 2005-07-12 | International Business Machines Corporatiion | Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly |
| US7390735B2 (en) | 2005-01-07 | 2008-06-24 | Teledyne Licensing, Llc | High temperature, stable SiC device interconnects and packages having low thermal resistance |
| US20060186175A1 (en) * | 2005-02-18 | 2006-08-24 | Kay Lawrence C | Metal containers for solder paste |
| JP5696173B2 (ja) * | 2005-08-12 | 2015-04-08 | アンタヤ・テクノロジーズ・コープ | はんだ組成物 |
| US7754343B2 (en) * | 2005-08-17 | 2010-07-13 | Oracle America, Inc. | Ternary alloy column grid array |
| US20070059548A1 (en) * | 2005-08-17 | 2007-03-15 | Sun Microsystems, Inc. | Grid array package using tin/silver columns |
| WO2007023284A1 (en) * | 2005-08-24 | 2007-03-01 | Fry's Metals Inc. | Reducing joint embrittlement in lead-free soldering processes |
| US7292450B2 (en) * | 2006-01-31 | 2007-11-06 | Microsoft Corporation | High density surface mount part array layout and assembly technique |
| US8239184B2 (en) * | 2006-03-13 | 2012-08-07 | Newtalk, Inc. | Electronic multilingual numeric and language learning tool |
| TW200908824A (en) * | 2007-08-13 | 2009-02-16 | Delta Electronics Inc | Surface mount connector and circuit board assembly having same |
| JP5763887B2 (ja) | 2010-02-24 | 2015-08-12 | 千住金属工業株式会社 | 銅カラム及びその製造方法 |
| CN102157481B (zh) * | 2011-03-31 | 2012-07-04 | 无锡中微高科电子有限公司 | 用于集成电路封装的应力应变焊柱 |
| TWI464031B (zh) * | 2011-12-14 | 2014-12-11 | Univ Yuan Ze | 抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法 |
| JP5854137B2 (ja) * | 2012-06-22 | 2016-02-09 | 株式会社村田製作所 | 電子部品モジュール |
| US9786634B2 (en) | 2015-07-17 | 2017-10-10 | National Taiwan University | Interconnection structures and methods for making the same |
| EP3332452B1 (en) * | 2015-08-06 | 2021-06-02 | Telefonaktiebolaget LM Ericsson (PUBL) | Surface mount contact, electronic device assembly |
| US9806052B2 (en) * | 2015-09-15 | 2017-10-31 | Qualcomm Incorporated | Semiconductor package interconnect |
| US10586782B2 (en) | 2017-07-01 | 2020-03-10 | International Business Machines Corporation | Lead-free solder joining of electronic structures |
| CN215991352U (zh) * | 2019-03-29 | 2022-03-08 | 株式会社村田制作所 | 树脂多层基板 |
| US10477698B1 (en) * | 2019-04-17 | 2019-11-12 | Topline Corporation | Solder columns and methods for making same |
| CN110176437B (zh) * | 2019-05-31 | 2020-11-03 | 合肥圣达电子科技实业有限公司 | 一种窄间距陶瓷接线柱及其制备方法 |
| US10937752B1 (en) | 2020-08-03 | 2021-03-02 | Topline Corporation | Lead free solder columns and methods for making same |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155950A (ja) | 1983-02-25 | 1984-09-05 | Shinko Electric Ind Co Ltd | 半導体装置用セラミックパッケージ |
| US4705205A (en) * | 1983-06-30 | 1987-11-10 | Raychem Corporation | Chip carrier mounting device |
| US4778733A (en) | 1986-07-03 | 1988-10-18 | Engelhard Corporation | Low toxicity corrosion resistant solder |
| US4806309A (en) | 1988-01-05 | 1989-02-21 | Willard Industries, Inc. | Tin base lead-free solder composition containing bismuth, silver and antimony |
| US4930001A (en) * | 1989-03-23 | 1990-05-29 | Hughes Aircraft Company | Alloy bonded indium bumps and methods of processing same |
| US4914814A (en) * | 1989-05-04 | 1990-04-10 | International Business Machines Corporation | Process of fabricating a circuit package |
| US5324892A (en) | 1992-08-07 | 1994-06-28 | International Business Machines Corporation | Method of fabricating an electronic interconnection |
| US5334804A (en) * | 1992-11-17 | 1994-08-02 | Fujitsu Limited | Wire interconnect structures for connecting an integrated circuit to a substrate |
| US5405577A (en) | 1993-04-29 | 1995-04-11 | Seelig; Karl F. | Lead-free and bismuth-free tin alloy solder composition |
| US5328660A (en) | 1993-06-16 | 1994-07-12 | International Business Machines Corporation | Lead-free, high temperature, tin based multi-component solder |
| US5411703A (en) | 1993-06-16 | 1995-05-02 | International Business Machines Corporation | Lead-free, tin, antimony, bismtuh, copper solder alloy |
| US5527628A (en) | 1993-07-20 | 1996-06-18 | Iowa State University Research Foudation, Inc. | Pb-free Sn-Ag-Cu ternary eutectic solder |
| US5435968A (en) | 1994-01-21 | 1995-07-25 | Touchstone, Inc. | A lead-free solder composition |
| JP3232963B2 (ja) | 1994-10-11 | 2001-11-26 | 株式会社日立製作所 | 有機基板接続用鉛レスはんだ及びそれを用いた実装品 |
| JP2805595B2 (ja) | 1994-11-02 | 1998-09-30 | 三井金属鉱業株式会社 | 鉛無含有半田合金 |
| US5484964A (en) * | 1995-02-06 | 1996-01-16 | Dawson, Deceased; Peter F. | Surface mounting pin grid arrays |
| JPH0970687A (ja) | 1995-07-04 | 1997-03-18 | Toyota Central Res & Dev Lab Inc | 無鉛はんだ合金 |
| WO1997047426A1 (en) | 1996-06-12 | 1997-12-18 | International Business Machines Corporation | Lead-free, high tin ternary solder alloy of tin, silver, and indium |
| JPH1071488A (ja) | 1996-08-29 | 1998-03-17 | Mitsui Mining & Smelting Co Ltd | 錫−銀系半田合金 |
| US5863493A (en) | 1996-12-16 | 1999-01-26 | Ford Motor Company | Lead-free solder compositions |
| US6016947A (en) * | 1997-10-21 | 2000-01-25 | International Business Machines Corporation | Non-destructive low melt test for off-composition solder |
| US6053394A (en) * | 1998-01-13 | 2000-04-25 | International Business Machines Corporation | Column grid array substrate attachment with heat sink stress relief |
| US5938862A (en) | 1998-04-03 | 1999-08-17 | Delco Electronics Corporation | Fatigue-resistant lead-free alloy |
| JP3715438B2 (ja) * | 1998-07-21 | 2005-11-09 | 富士通株式会社 | 電子装置およびその製造方法 |
-
2000
- 2000-05-03 US US09/564,110 patent/US6429388B1/en not_active Expired - Lifetime
-
2001
- 2001-03-22 TW TW090106809A patent/TWI221023B/zh active
- 2001-04-26 SG SG200102375A patent/SG91918A1/en unknown
- 2001-04-27 KR KR10-2001-0023002A patent/KR100482940B1/ko not_active IP Right Cessation
- 2001-04-27 JP JP2001130649A patent/JP3600549B2/ja not_active Expired - Fee Related
- 2001-05-08 CN CNB011179368A patent/CN1237614C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1237614C (zh) | 2006-01-18 |
| JP2002009433A (ja) | 2002-01-11 |
| TWI221023B (en) | 2004-09-11 |
| SG91918A1 (en) | 2002-10-15 |
| US6429388B1 (en) | 2002-08-06 |
| KR100482940B1 (ko) | 2005-04-15 |
| KR20010102858A (ko) | 2001-11-16 |
| CN1321784A (zh) | 2001-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600549B2 (ja) | 相互接続構造及びこれの製造方法 | |
| JP3127151B2 (ja) | 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法 | |
| JP4547411B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| EP0930645A2 (en) | Solderless flip-chip assembly and method and material for same | |
| US6917113B2 (en) | Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly | |
| US6214156B1 (en) | Semiconductor device mounted on board by flip-chip and method for mounting the same | |
| JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
| JP2002301588A (ja) | はんだ箔および半導体装置および電子装置 | |
| US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
| US6541305B2 (en) | Single-melt enhanced reliability solder element interconnect | |
| JP2002305213A (ja) | はんだ箔および半導体装置および電子装置 | |
| KR100367314B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| US20080158842A1 (en) | Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate | |
| JP2004273401A (ja) | 電極接続部材、それを用いた回路モジュールおよびその製造方法 | |
| US20070096318A1 (en) | Semiconductor device with solder balls having high reliability | |
| JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
| KR100568496B1 (ko) | 주석-인듐 합금층을 갖는 필름 회로 기판 | |
| WO1997001866A1 (en) | Ball grid array package utilizing solder coated spheres | |
| US20050072834A1 (en) | Connection site coating method and solder joints | |
| JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
| US8390126B2 (en) | Method and arrangement for reduced thermal stress between substrates | |
| JP2001044319A (ja) | 配線基板およびその実装構造 | |
| JPH08191128A (ja) | 電子装置 | |
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JPH09148334A (ja) | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |