CN215991352U - 树脂多层基板 - Google Patents

树脂多层基板 Download PDF

Info

Publication number
CN215991352U
CN215991352U CN202090000466.0U CN202090000466U CN215991352U CN 215991352 U CN215991352 U CN 215991352U CN 202090000466 U CN202090000466 U CN 202090000466U CN 215991352 U CN215991352 U CN 215991352U
Authority
CN
China
Prior art keywords
interlayer connection
conductor
connection conductor
resin
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202090000466.0U
Other languages
English (en)
Inventor
冈本真典
大菅健圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN215991352U publication Critical patent/CN215991352U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本实用新型提供一种树脂多层基板。树脂多层基板具备：层叠体，层叠多个树脂层而形成；第1平面导体，形成于所述多个树脂层中的任一个；以及层间连接导体，形成于所述多个树脂层中的任一个，并与所述第1平面导体连接，所述层间连接导体具有：第1层间连接导体；以及第2层间连接导体，由与所述第1层间连接导体不同的材料构成，并与所述第1层间连接导体接合，所述第2层间连接导体在接合所述第1层间连接导体的接合部与接合其它导体的接合部之间具有横截面积比其它部分小的缩颈部。

Description

树脂多层基板
技术领域
本实用新型涉及树脂多层基板，并涉及层叠多个树脂层而成的树脂多层基板。
背景技术
以往，已知有如下的树脂多层基板，即，具备层叠多个树脂层而成的层叠体和形成于层叠体的平面导体以及层间连接导体。
例如，在专利文献1公开了如下的树脂多层基板，即，具有：平面导体(导体图案)，形成于任一个树脂层；圆柱形的第1层间连接导体(镀敷过孔)，配设在形成于该树脂层的孔的内部；以及圆柱形的第2层间连接导体(导电性接合材料)，将第1层间连接导体和其它导体接合。根据上述结构，能够经由层间连接导体(相互接合的第1层间连接导体以及第 2层间连接导体)容易地连接平面导体和其它导体。
在先技术文献
专利文献
专利文献1：日本特开2001-160686号公报
实用新型内容
实用新型要解决的课题
但是，在专利文献1所示的结构的情况下，在将树脂多层基板弯曲时、对树脂多层基板施加了外力时产生的应力会集中于平面导体和层间连接导体的接合部，因此在该接合部处容易产生剥离(破损)。特别是，在平面导体和层间连接导体的接合部是机械强度低的不同种类材料界面的情况下(例如，平面导体和第2层间连接导体的接合部)，会变得更加容易产生该接合部处的剥离。
本实用新型的目的在于，提供一种树脂多层基板，在经由具有相互接合的第1层间连接导体以及第2层间连接导体的层间连接导体对平面导体和其它导体进行连接的结构中，能够抑制对层叠体施加了外力时的、平面导体和层间连接导体的接合部处的剥离。
用于解决课题的技术方案
本实用新型的树脂多层基板的特征在于，具备：
层叠体，层叠多个树脂层而形成；
第1平面导体，形成于所述多个树脂层中的任一个；以及
层间连接导体，形成于所述多个树脂层中的任一个，并与所述第1平面导体连接，
所述层间连接导体具有：
第1层间连接导体；以及
第2层间连接导体，由与所述第1层间连接导体不同的材料构成，并与所述第1层间连接导体以及其它导体分别接合，
所述第2层间连接导体在接合所述第1层间连接导体的接合部与接合所述其它导体的接合部之间具有横截面积比其它部分小的缩颈部。
在具有平面导体和层间连接导体的接合部的构造中，在对树脂多层基板施加了外力时产生的应力容易集中于平面导体和层间连接导体的接合部(界面)。因此，在对树脂多层基板施加了外力时，在平面导体和层间连接导体的接合部处容易产生剥离。特别是，在平面导体和层间连接导体的接合部是机械强度低的不同种类材料界面的情况下，更加容易产生该接合部处的剥离。
另一方面，根据上述结构，在对树脂多层基板施加了外力时，第2层间连接导体受到的应力多施加于横截面积比其它部分小的缩颈部。因此，与第2层间连接导体不具有缩颈部的情况相比，可降低施加了外力时的、施加于上述接合部的应力，可抑制平面导体和层间连接导体的接合部处的剥离。
本实用新型的树脂多层基板的制造方法的特征在于，具备：
平面导体形成工序，在多个树脂层中的任一个形成第1平面导体；
第1层间导体形成工序，在所述平面导体形成工序之后，在所述多个树脂层中的任一个设置贯通孔，然后在所述贯通孔的内部形成与所述第1 平面导体连接的第1层间连接导体；
导电性构件形成工序，在所述第1层间导体形成工序之后，在所述第 1层间连接导体的表面形成由与所述第1层间连接导体不同的材料构成的导电性构件；以及
层叠体形成工序，在所述导电性构件形成工序之后，层叠所述多个树脂层，使得所述导电性构件与形成于所述多个树脂层中的任一个的其它导体抵接，并进行加热压制，由此形成层叠体，并且使所述导电性构件变化为与所述第1层间连接导体以及所述其它导体分别接合的第2层间连接导体，且在所述第2层间连接导体中的、接合所述第1层间连接导体的接合部与接合所述其它导体的接合部之间，形成横截面积比其它部分小的缩颈部。
本实用新型的树脂多层基板的制造方法的特征在于，具备：
平面导体形成工序，在多个树脂层中的任一个形成第1平面导体；
第1层间导体形成工序，在所述平面导体形成工序之后，在所述多个树脂层中的任一个设置贯通孔，然后在所述贯通孔的内部形成与所述第1 平面导体连接的第1层间连接导体；
导电性构件形成工序，在所述第1层间导体形成工序之后，在形成于所述多个树脂层中的任一个的其它导体中的、在后面层叠多个树脂层时与所述第1层间连接导体对置的部分，形成由与所述第1层间连接导体不同的材料构成的导电性构件；以及
层叠体形成工序，在所述导电性构件形成工序之后，层叠所述多个树脂层，使得所述导电性接合材料与形成于所述多个树脂层中的任一个的其它导体抵接，并进行加热压制，由此形成层叠体，并且使所述导电性构件变化为与所述第1层间连接导体以及所述其它导体分别接合的第2层间连接导体，且在所述第2层间连接导体中的、接合所述第1层间连接导体的接合部与接合所述其它导体的接合部之间，形成横截面积比其它部分小的缩颈部。
根据该制造方法，可容易地得到如下的树脂多层基板，即，在具备具有相互接合的第1层间连接导体以及第2层间连接导体的层间连接导体的结构中，能够抑制对层叠体施加了外力时的、平面导体和层间连接导体的接合部处的剥离。
实用新型效果
根据本实用新型，能够实现如下的树脂多层基板，即，在经由具有相互接合的第1层间连接导体以及第2层间连接导体的层间连接导体对平面导体和其它导体进行连接的结构中，能够抑制对层叠体施加了外力时的、平面导体和层间连接导体的接合部处的剥离。
附图说明
图1(A)是示出第1实施方式涉及的树脂多层基板101的一部分的剖视图，图1(B)是示出树脂多层基板101的一部分的俯视图。
图2是按顺序示出树脂多层基板101的制造工序的剖视图。
图3是按顺序示出树脂多层基板101的另一个制造工序的剖视图。
图4是示出第2实施方式涉及的树脂多层基板102的一部分的剖视图。
图5是按顺序示出树脂多层基板102的制造工序的剖视图。
图6是示出第3实施方式涉及的树脂多层基板103的一部分的剖视图。
图7是示出第4实施方式涉及的树脂多层基板104的一部分的剖视图。
图8是示出第5实施方式涉及的树脂多层基板101M的一部分的剖视图。
具体实施方式
以下，参照图并列举几个具体的例子来示出用于实施本实用新型的多个方式。在各图中对同一部位标注同一附图标记。考虑到要点的说明或理解的容易性，方便起见，将实施方式分开示出，但是能够进行在不同的实施方式中示出的结构的部分置换或组合。在第2实施方式以后，省略关于与第1实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于基于同样的结构的同样的作用、效果，将不在每个实施方式中逐次提及。
《第1实施方式》
图1(A)是示出第1实施方式涉及的树脂多层基板101的一部分的剖视图，图1(B)是示出树脂多层基板101的一部分的俯视图。在图1 (B)中，为了使构造容易理解，省略了外部导体41的图示。
树脂多层基板101具备层叠体10、内部导体31、外部导体41、层间连接导体VC1(第1层间连接导体V1以及第2层间连接导体V2)等。如图1(A)等所示，内部导体31以及外部导体41经由层间连接导体VC1 连接。
层叠体10具有相互对置的第1主面VS1以及第2主面VS2，第1主面VS1以及第2主面VS2是长边方向与X轴方向一致的矩形的平面。层叠体10将由树脂材料(热塑性树脂)构成的多个树脂层11、12层叠而形成。多个树脂层11、12例如是以液晶聚合物(LCP)为主材料的片材。
外部导体41形成于层叠体10的第1主面VS1，内部导体31以及层间连接导体VC1形成于层叠体10的内部。在本实施方式中，外部导体41 相当于本实用新型中的“第1平面导体”，内部导体31相当于本实用新型中的“其它导体”、“第2平面导体”。
在树脂层11的表面形成有内部导体31。内部导体31是在X轴方向上延伸的线状的导体图案。内部导体31在第1端(图1(B)中的内部导体31的右端)具有线宽度比其它部分宽的宽宽度部。内部导体31例如是 Cu箔等的导体图案。
在树脂层12的表面形成有矩形的外部导体41。外部导体41例如是 Cu箔等的导体图案。
此外，在树脂层12形成有层间连接导体VC1。层间连接导体VC1具有第1层间连接导体V1以及第2层间连接导体V2。如图1(A)所示，第1层间连接导体V1与外部导体41(第1平面导体)连接，第2层间连接导体V2与第1层间连接导体V1以及内部导体31(其它导体)的第1端分别接合。
第2层间连接导体V2在第1层间连接导体V1的接合部(图1(A) 中的第2层间连接导体V2的上表面侧)和内部导体31的接合部(图1(A) 中的第2层间连接导体V2的下表面侧)之间具有横截面积比其它部分小的缩颈部CP。虽然省略了图示，但是缩颈部CP遍及第2层间连接导体 V2的侧面的全周而形成。
在本实施方式中，第1层间连接导体V1和第2层间连接导体V2由相互不同的材料构成。具体地，第2层间连接导体V2由熔点比第1层间连接导体V1的材料低的材料构成。
第1层间连接导体V1例如是通过镀敷处理而设置在形成于树脂层12 的贯通孔内的以Cu为主成分的镀敷过孔(通孔镀敷或填充过孔镀敷)。此外，第2层间连接导体V2例如是Cu-Sn合金，该Cu-Sn合金由通过镀敷处理而设置在第1层间连接导体V1的表面的Sn镀敷膜在加热压制时 (将树脂层11、12层叠并进行了加热压制时)与以Cu为主成分的第1层间连接导体V1等进行合金反应而产生。
外部导体41(第1平面导体)以及第1层间连接导体V1由相同材料 (Cu)构成。此外，在本实施方式中，第1层间连接导体V1是具有面积小的一面(图1(A)中的第1层间连接导体V1的上表面)和面积大的另一面(下表面)的锥台形(圆锥形状)，第1层间连接导体V1的一面与外部导体41连接，另一面与第2层间连接导体V2接合。
另外，本实施方式涉及的第1层间连接导体V1以及第2层间连接导体V2不包含树脂材料。此外，如图1(A)所示，第1层间连接导体V1 的Z轴方向(厚度方向或层叠方向)上的厚度(L1)比第2层间连接导体 V2的厚度(L2)厚(L1＞L2)。
此外，本实施方式涉及的第2层间连接导体V2和内部导体31所成的外角θ优选为钝角。由此，能够降低对在第2层间连接导体V2和内部导体31的界面产生的剥离有贡献的应力。
根据本实施方式涉及的树脂多层基板101，达到如下的效果。
(a)本实施方式涉及的第2层间连接导体V2在第1层间连接导体 V1的接合部和内部导体31(其它导体)的接合部之间，具有横截面积比其它部分小的缩颈部CP。根据该结构，在对树脂多层基板施加了外力时，第2层间连接导体V2受到的应力多施加于横截面积比其它部分小的缩颈部CP。因此，与第2层间连接导体V2不具有缩颈部CP的情况相比，可降低在施加了外力时施加于平面导体(外部导体41以及内部导体31)和层间连接导体VC1的接合面的应力，可抑制平面导体和层间连接导体VC1 的接合部处的剥离。
此外，第2层间连接导体V2中的横截面积相对小的缩颈部CP比其它部分容易变形。因此，可降低在对树脂多层基板101施加了外力时施加于平面导体和层间连接导体VC1的接合部的应力。
(b)在本实施方式中，第1层间连接导体V1是通过镀敷处理而形成的Cu的通孔镀敷(或者，填充过孔镀敷)，与外部导体41(第1平面导体)是相同材料(Cu)。根据该结构，第1层间连接导体V1和外部导体 41被一体化，因此在第1层间连接导体V1和外部导体41的连接部位很少形成金属间化合物，第1层间连接导体V1和外部导体41的连接部位的机械强度提高。
(c)另外，在本实施方式中，第1层间连接导体V1和外部导体41 是相同材料(Cu)，作为锥台形的第1层间连接导体V1的一面(面积小的面)与外部导体41连接，另一面(面积大的面)与第2层间连接导体 V2连接。一般来说，若层间连接导体和导体的接合面积小，则接合强度低，因此锥台形的层间连接导体的一面和外部导体41的接合强度容易变低。另一方面，在本实施方式中，通过镀敷处理而形成的第1层间连接导体V1与外部导体41一体化，因此即使在第1层间连接导体V1和外部导体41的接合面积小的情况下，接合部的强度也高。
(d)如上所述，第2层间连接导体V2是Cu-Sn合金，该Cu-Sn合金由设置在第1层间连接导体V1的表面的Sn镀敷膜在加热压制时与以Cu 为主成分的第1层间连接导体V1等进行合金反应而产生。因此，第1层间连接导体V1以及第2层间连接导体V2不包含树脂材料。像这样，通过使用镀敷膜形成第2层间连接导体V2，从而不会像使用导电性膏形成第2层间连接导体V2的情况那样在内部残留树脂材料，能够降低层间连接导体的导体损耗。
(e)在本实施方式中，由Cu构成的第1层间连接导体V1的Z轴方向上的厚度(L1)比由Cu-Sn合金构成的第2层间连接导体V2的厚度(L2) 厚(L1＞L2)。在层叠多个树脂层而形成树脂多层基板的情况下，对导电性构件CM使用低熔点材料，使得在加热压制时能够在低温状态下将树脂层彼此粘接，但是那样的低熔点材料大多为导电率比第1层间连接导体 V1(Cu的镀敷过孔)低的材料。另一方面，在本实施方式中，导电率相对高的第1层间连接导体V1的厚度厚，因此与第2层间连接导体V2的厚度比第1层间连接导体V1的厚度厚的情况相比，能够降低形成于树脂多层基板的电路的导体损耗。因此，能够实现高频特性优异的树脂多层基板。
(f)进而，在本实施方式中，形成层叠体10的多个树脂层11、12 均由热塑性树脂构成。根据该结构，像在后面详细叙述的那样，在形成层叠体10时(加热压制时)，树脂层11、12流动，容易在第2层间连接导体V2的侧面形成缩颈部CP。此外，根据该结构，像在后面详细叙述的那样，通过对层叠的树脂层11、12进行加热压制(统一压制)，从而能够容易地形成层叠体10，因此可削减树脂多层基板101的制造工序，能够将成本抑制得低。进而，通过该结构，能够实现能够容易地进行塑性变形且能够维持(保持)所希望的形状的树脂多层基板。
本实施方式涉及的树脂多层基板101例如通过以下工序来制造。图2 是按顺序示出树脂多层基板101的制造工序的剖视图。另外，在图2中，为了便于说明，以单片(onechip)的制造工序进行说明，但是实际的树脂多层基板的制造工序以集合基板状态进行。
首先，如图2中的(1)所示，准备多个树脂层11、12。树脂层11、 12例如是以液晶聚合物(LCP)等热塑性树脂为主材料的片材。
接着，在多个树脂层11、12分别形成内部导体31以及外部导体41。具体地，在树脂层11、12的表面层压金属箔(例如Cu箔)，并通过光刻将该金属箔图案化，由此在树脂层11的表面形成内部导体31，并在树脂层12的表面形成外部导体41。
像这样，在多个树脂层11、12中的任一个形成第1平面导体(外部导体41)，该工序是本实用新型的“平面导体形成工序”的一个例子。
接着，如图2中的(2)所示，在树脂层12形成第1层间连接导体 V1。具体地，在“平面导体形成工序”之后，通过从树脂层12的背面(与形成了外部导体41的面相反侧的面)向与外部导体41重叠的位置照射激光，从而形成开口直径从树脂层12的背面朝向表面变小的锥台形(圆锥形状)的贯通孔AP1。然后，通过在贯通孔AP1的内部形成Cu镀敷膜，从而形成与外部导体41连接的一面(上表面)的面积小且另一面(下表面)的面积大的锥台形(圆锥形状)的第1层间连接导体V1。
像这样，在“平面导体形成工序”之后，在树脂层12设置贯通孔AP1，然后在贯通孔AP1的内部形成与第1平面导体(外部导体41)连接的第1 层间连接导体V1，该工序是本实用新型的“第1层间导体形成工序”的一个例子。
然后，如图2中的(3)所示，在树脂层12形成导电性构件CM。具体地，在“第1层间导体形成工序”之后，在第1层间连接导体V1的另一面(下表面)形成导电性构件CM(Sn镀敷膜)。
像这样，在“第1层间导体形成工序”之后，在第1层间连接导体 V1的表面形成导电性构件CM，该工序是本实用新型的“导电性构件形成工序”的一个例子。
接着，如图2中的(4)所示，通过层叠多个树脂层11、12并进行加热压制，从而形成层叠体10。具体地，依次层叠多个树脂层11、12，使得导电性构件CM与内部导体31(其它导体)抵接，一边加热(例如300℃) 一边进行各向同性压制。此时，作为Sn镀敷膜的导电性构件CM与以Cu 为主成分的第1层间连接导体V1以及内部导体31反应而成为Cu-Sn合金 (第2层间连接导体V2)，与第1层间连接导体V1以及内部导体31分别接合。
在导电性构件CM为像Sn那样的低熔点金属的情况下，通过在加热压制时加热为导电性构件CM的熔点以上的温度，从而导电性构件CM软化。在加热压制时，软化了的导电性构件CM的侧面被流动的树脂挤压而变形(参照图2中的(4)所示的箭头)。由此，在加热压制后的第2层间连接导体V2的侧面中的、第1层间连接导体V1的接合部(上表面侧) 和内部导体31的接合部(下表面侧)之间，形成横截面积比其它部分小的缩颈部CP。
像这样，在“导电性构件形成工序”之后，通过层叠多个树脂层11、 12并进行加热压制而形成层叠体10，并且使导电性构件CM变化为第2 层间连接导体V2，且在第2层间连接导体V2形成缩颈部CP，该工序是本实用新型的“层叠体形成工序”的一个例子。
根据该制造方法，可容易地得到如下的树脂多层基板，即，在具备具有相互接合的第1层间连接导体V1以及第2层间连接导体V2的层间连接导体VC1的结构中，能够抑制对层叠体10施加了外力时的、平面导体和层间连接导体VC1的接合部处的剥离。
根据上述制造方法，通过对多个树脂层11、12进行加热压制(统一压制)，从而能够容易地形成层叠体10(树脂多层基板101)。因此，可削减树脂多层基板101的制造工序，能够将成本抑制得低。进而，在本实施方式中，多个树脂层11、12由热塑性树脂构成，因此在加热压制时容易流动，容易在第2层间连接导体V2的侧面形成缩颈部CP。
此外，根据上述制造方法，通过从未形成平面导体的树脂层12的背面进行镀敷处理，从而能够在第1层间连接导体V1的另一面形成导电性构件CM(镀敷膜)。因此，无需设置掩模等，能够容易地形成导电性构件CM。
进而，根据上述制造方法，在开口直径从树脂层12的背面朝向表面变小的锥台形(圆锥形状)的贯通孔AP1的一面(树脂层12的表面)侧形成金属材料而形成第1层间连接导体V1。根据该结构，因为贯通孔AP1 是前端变细的锥台形，所以容易使镀敷液浸入到贯通孔AP1内，容易在贯通孔AP1内形成金属材料。此外，由于贯通孔AP1是锥台形，所以与贯通孔是柱状的情况相比较，能够以少的金属材料形成第1层间连接导体 V1，可谋求低成本化。进而，在通过镀敷处理来形成第1层间连接导体 V1的情况下，能够以少的金属材料形成第1层间连接导体V1，因此能够缩短镀敷处理所需的时间。
另外，本实施方式涉及的树脂多层基板101例如也可以通过以下工序来制造。图3是按顺序示出树脂多层基板101的另一个制造工序的剖视图。
首先，如图3中的(1)所示，准备多个树脂层11、12，在多个树脂层11、12分别形成内部导体31以及外部导体41(平面导体形成工序)。
接着，如图3中的(2)所示，在树脂层12形成第1层间连接导体 V1(第1层间导体形成工序)。
然后，如图3中的(3)所示，在内部导体31中的、在后面层叠多个树脂层11、12时与第1层间连接导体V1对置的部分，形成导电性构件 CM。导电性构件CM例如是包含Cu、Sn或者它们的合金等的金属粉和树脂材料的导电性膏。
像这样，在“第1层间导体形成工序”之后，在内部导体31中的、在后面层叠多个树脂层11、12时与第1层间连接导体V1对置的部分，形成导电性构件CM，该工序是本实用新型的“导电性构件形成工序”的一个例子。
接着，如图3中的(4)所示，通过层叠多个树脂层11、12并进行加热压制，从而形成层叠体10(层叠体形成工序)。导电性构件CM通过加热压制时的热以及此后的冷却而成为第2层间连接导体V2。
另外，如图3所示，在导电性构件CM为包含金属粉和树脂材料、溶剂的导电性膏的情况下，导电性膏自身柔软而容易变形。此外，在上述金属粉为低熔点金属的情况下，通过在加热压制时加热为金属粉的熔点以上的温度，从而导电性构件CM软化。
在加热压制时，容易变形的(或者，软化了的)导电性构件CM的侧面被流动的树脂挤压而变形(参照图3中的(4)所示的箭头)。由此，在加热压制后的第2层间连接导体V2的侧面中的、第1层间连接导体V1 的接合部和内部导体31的接合部之间，形成横截面积比其它部分小的缩颈部CP。
《第2实施方式》
在第2实施方式中，示出其它导体是层间连接导体(第2层间连接导体V2与第1层间连接导体V1以及第3层间连接导体V3分别接合)的树脂多层基板的例子。
图4是示出第2实施方式涉及的树脂多层基板102的一部分的剖视图。
树脂多层基板102具备层叠体10、外部导体41、42、层间连接导体 VC2(第1层间连接导体V1、第2层间连接导体V2以及第3层间连接导体V3)等。树脂多层基板102与第1实施方式涉及的树脂多层基板101 的不同点在于，不具备内部导体。此外，树脂多层基板102与树脂多层基板101的不同点在于，具备层间连接导体VC2以及多个外部导体41、42。
以下，对与第1实施方式涉及的树脂多层基板101不同的部分进行说明。
层间连接导体VC2具有第1层间连接导体V1、第2层间连接导体V2 以及第3层间连接导体V3。如图4所示，在树脂层11的背面形成有矩形的外部导体42。外部导体42例如是Cu箔等的导体图案。此外，在树脂层11形成有第3层间连接导体V3。第3层间连接导体V3与外部导体42 连接，第2层间连接导体V2与第1层间连接导体V1以及第3层间连接导体V3分别接合。在本实施方式中，外部导体41相当于本实用新型中的“第1平面导体”，第3层间连接导体V3相当于本实用新型中的“其它导体”。
在本实施方式中，外部导体41、42、第1层间连接导体V1以及第3 层间连接导体V3由相同材料(Cu)构成。第3层间连接导体V3和外部导体42一体化。第3层间连接导体V3例如是通过镀敷处理而设置在形成于树脂层11的贯通孔内的以Cu为主成分的镀敷过孔。
此外，在本实施方式中，第3层间连接导体V3是具有面积小的一面 (图6中的第3层间连接导体V3的下表面)和面积大的另一面(上表面) 的锥台形(圆锥形状)，第3层间连接导体V3的一面与外部导体42连接，另一面与第2层间连接导体V2接合。
在本实施方式中，第1层间连接导体V1以及第3层间连接导体V3 均为锥台形，第1层间连接导体V1以及第3层间连接导体的另一面(面积大的面)彼此经由第2层间连接导体V2接合。根据该结构，与将均为锥台形的第1层间连接导体V1以及第3层间连接导体V3的一面(面积小的面)彼此接合的情况相比较，能够抑制起因于层叠多个树脂层时的位置偏移的接合不良的产生。
此外，在本实施方式中，第1层间连接导体V1和第2层间连接导体 V2的接合面与树脂层11和树脂层12的接合面在z方向(树脂多层基板的树脂层的层叠方向)上不同。由此，能够抑制第1层间连接导体V1和第2层间连接导体V2的接合面的剥离、以及树脂层11和树脂层12的接合面的剥离。
本实施方式涉及的树脂多层基板102例如通过以下工序来制造。图5 是按顺序示出树脂多层基板102的制造工序的剖视图。
首先，如图5中的(1)所示，准备多个树脂层11、12，并在多个树脂层11、12分别形成外部导体41、42(平面导体形成工序)。
接着，如图5中的(2)所示，在树脂层12形成第1层间连接导体 V1(第1层间导体形成工序)，在树脂层11形成第3层间连接导体V3。具体地，在“平面导体形成工序”之后，在树脂层12形成贯通孔AP1，然后在贯通孔AP1的内部形成金属材料(Cu)而形成第1层间连接导体 V1。此外，在“平面导体形成工序”之后，在树脂层11形成贯通孔AP3，然后在贯通孔AP3的内部形成金属材料(Cu)而形成第3层间连接导体 V3。
然后，如图5中的(3)所示，在树脂层12形成导电性构件CM，在树脂层11形成导电性构件CM(导电性构件形成工序)。具体地，在第1 层间连接导体V1的另一面(下表面)配设导电性构件CM，在第3层间连接导体V3的另一面(上表面)配设导电性构件CM。
接着，如图5中的(3)、(4)所示，层叠多个树脂层11、12，使得导电性构件CM彼此抵接，并进行加热压制，由此形成层叠体10(层叠体形成工序)。导电性构件CM通过加热压制时的热以及此后的冷却而固化，成为第2层间连接导体V2。
《第3实施方式》
在第3实施方式中，示出在露出于外部的平面导体的表面形成了镀敷膜的树脂多层基板的例子。
图6是示出第3实施方式涉及的树脂多层基板103的一部分的剖视图。
树脂多层基板103与第2实施方式涉及的树脂多层基板102的不同点在于，在外部导体41、42的表面分别形成有镀敷膜PL1、PL2。关于树脂多层基板103的其它结构，与树脂多层基板102相同。
以下，对与第2实施方式涉及的树脂多层基板102不同的部分进行说明。
如图6所示，在外部导体41的表面形成有比外部导体41难以氧化的镀敷膜PL1。此外，在外部导体42的表面形成有比外部导体42难以氧化的镀敷膜PL2。像这样，通过在外部导体41、42的表面形成镀敷膜PL1、 PL2，从而外部导体41、42的耐腐蚀性提高。镀敷膜PL1、PL2例如是在作为Cu的导体图案的外部导体41、42的表面分别形成的Ni-Au等的镀敷膜。
镀敷膜PL1、PL2例如在形成了层叠体10之后(“层叠体形成工序”之后)通过电镀法(电解镀敷法)形成在露出于层叠体10的表面的外部导体41、42上。
在平面导体形成镀敷膜PL1、PL2的工序是本实用新型中的“镀敷形成工序”的一个例子。
《第4实施方式》
在第4实施方式中，示出缩颈部CP的位置与第1实施方式不同的例子。以下，对与第1实施方式不同的部分进行说明。
图7是示出第4实施方式涉及的树脂多层基板104的一部分的剖视图。
如图7所示，在树脂多层基板104中，缩颈部CP在z方向上从第2 层间连接导体V2和第1层间连接导体V1的接合面与第2层间连接导体 V2和内部导体31的接合面之间的中央位置偏移。即使是这样的结构，也能够使应力集中的部位离开各接合面。因此，能够抑制各接合面的剥离。
《第5实施方式》
在第5实施方式中，示出第1层间连接导体V1的形状与第1实施方式不同的例子。以下，对与第1实施方式不同的部分进行说明。
图8是示出第5实施方式涉及的树脂多层基板101M的一部分的剖视图。
如图8所示，在树脂多层基板101M中，第1层间连接导体V1中的表面，换言之，第1层间连接导体V1中的、与外部导体41的接合面的相反侧的面是中央部相对于端部突出的圆顶状的端面ARC。这在第1层间连接导体V1为镀敷过孔的情况下容易产生。
在这样的情况下，通过在第2层间连接导体V2存在缩颈部CP，从而第2层间连接导体V2的立体形状成为追随了圆顶状的端面ARC的形状。由此，能够缓解在接合面产生的应力。
《其它实施方式》
虽然在以上所示的各实施方式中，示出了层叠体10为矩形的平板的例子，但是并不限定于该结构。层叠体10的形状能够在达到本实用新型的作用、效果的范围内适当地进行变更。层叠体10的平面形状例如也可以是多边形、圆形、椭圆形、L字形、曲柄形、T字形、Y字形、U字形等。
此外，虽然在以上所示的各实施方式中，示出了层叠两个树脂层11、 12而形成层叠体10的例子，但是并不限定于此。层叠体10包含的树脂层的数量能够在达到本实用新型的作用、效果的范围内适当地进行变更。此外，也可以在层叠体10的表面形成例如覆盖膜、阻焊膜、或环氧树脂膜等保护层。
虽然在以上所示的各实施方式中，示出了层叠由热塑性树脂构成的多个树脂层11、12而形成层叠体10的例子，但是并不限定于此。多个树脂层也可以是由热固化性树脂构成的片材。此外，层叠体10也可以是多个树脂的复合层叠体，例如也可以是将玻璃/环氧基板等热固化性树脂片和热塑性树脂片层叠而形成的结构。此外，层叠体10并不限于对多个树脂层进行加热压制(统一压制)而将其表面彼此熔接的层叠体，也可以在各树脂层之间具有粘接材料层。
虽然在以上所示的各实施方式中，示出了外部导体41为本实用新型中的“第1平面导体”的例子，但是并不限定于该结构。“第1平面导体”也可以是形成在层叠体10的内部的内部导体。
此外，形成于树脂多层基板的电路结构能够在达到本实用新型的作用、效果的范围内适当地进行变更。关于形成于树脂多层基板的电路，例如也可以形成有由导体图案构成的线圈、由导体图案形成的电容器、各种滤波器(低通滤波器、高通滤波器、带通滤波器、带阻滤波器)等频率滤波器。此外，也可以在树脂多层基板形成有各种传输线路(带状线、微带线、共面线等)。进而，也可以在树脂多层基板安装或埋设有芯片部件等各种电子部件。
最后，上述的实施方式的说明在所有的方面均为例示，而不是限制性的。对本领域技术人员而言，能够适当地进行变形以及变更。本实用新型的范围不是由上述的实施方式示出，而是由权利要求书示出。进而，本实用新型的范围包含从与权利要求书等同的范围内的实施方式进行的变更。

Claims (10)

1.一种树脂多层基板，其特征在于，具备：
层叠体，层叠多个树脂层而形成；
第1平面导体，形成于所述多个树脂层中的任一个；以及
层间连接导体，形成于所述多个树脂层中的任一个，并与所述第1平面导体连接，
所述层间连接导体具有：
第1层间连接导体；以及
第2层间连接导体，由与所述第1层间连接导体不同的材料构成，并与所述第1层间连接导体接合，
所述第2层间连接导体在接合所述第1层间连接导体的接合部与接合其它导体的接合部之间具有横截面积比其它部分小的缩颈部。
2.根据权利要求1所述的树脂多层基板，其特征在于，
所述多个树脂层由热塑性树脂构成。
3.根据权利要求1所述的树脂多层基板，其特征在于，
所述其它导体是形成于所述多个树脂层中的任一个的第2平面导体。
4.根据权利要求1所述的树脂多层基板，其特征在于，
所述第2层间连接导体由熔点比所述第1层间连接导体的材料低的材料构成。
5.根据权利要求1所述的树脂多层基板，其特征在于，
所述第1层间连接导体以及所述第2层间连接导体不包含树脂材料。
6.根据权利要求1所述的树脂多层基板，其特征在于，
所述第1层间连接导体与所述第1平面导体连接，
所述第1层间连接导体以及所述第1平面导体由相同材料构成。
7.根据权利要求6所述的树脂多层基板，其特征在于，
所述第1层间连接导体是具有面积小的一面和面积大的另一面的锥台形，
所述第1层间连接导体的所述一面与所述第1平面导体连接，所述另一面与所述第2层间连接导体接合。
8.根据权利要求1所述的树脂多层基板，其特征在于，
所述多个树脂层是以液晶聚合物为主材料的片材，
所述第1平面导体以及所述第1层间连接导体以Cu为主成分，
所述第2层间连接导体以Cu-Sn合金为主成分。
9.根据权利要求1所述的树脂多层基板，其特征在于，
所述多个树脂层的接合面和所述缩颈部在所述多个树脂层的层叠方向上处于不同的位置。
10.根据权利要求1所述的树脂多层基板，其特征在于，
所述第1层间连接导体具有端面，所述端面与所述第2层间连接导体接合，是圆顶状的端面。
CN202090000466.0U 2019-03-29 2020-03-27 树脂多层基板 Active CN215991352U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-066817 2019-03-29
JP2019066817 2019-03-29
PCT/JP2020/013909 WO2020203724A1 (ja) 2019-03-29 2020-03-27 樹脂多層基板、および樹脂多層基板の製造方法

Publications (1)

Publication Number Publication Date
CN215991352U true CN215991352U (zh) 2022-03-08

Family

ID=72667829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202090000466.0U Active CN215991352U (zh) 2019-03-29 2020-03-27 树脂多层基板

Country Status (4)

Country Link
US (1) US11856713B2 (zh)
JP (1) JP7259942B2 (zh)
CN (1) CN215991352U (zh)
WO (1) WO2020203724A1 (zh)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636472B2 (ja) * 1990-05-28 1994-05-11 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JP2001160686A (ja) 1999-12-02 2001-06-12 Ibiden Co Ltd 多層プリント配線板及びその製造方法
US6429388B1 (en) * 2000-05-03 2002-08-06 International Business Machines Corporation High density column grid array connections and method thereof
JP2001320169A (ja) * 2000-05-10 2001-11-16 Ibiden Co Ltd 多層回路基板およびその製造方法
JP4002117B2 (ja) * 2002-02-21 2007-10-31 古河電気工業株式会社 多層基板及びその製造方法
JP2004079554A (ja) * 2002-06-19 2004-03-11 Ibiden Co Ltd 片面回路基板およびその製造方法
JP2004273575A (ja) * 2003-03-05 2004-09-30 Sony Corp 多層プリント配線基板及びその製造方法
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法
JP5181702B2 (ja) * 2008-02-06 2013-04-10 株式会社村田製作所 配線基板の製造方法
JP2010123829A (ja) * 2008-11-21 2010-06-03 Panasonic Corp プリント配線板とその製造方法
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
EP3570649A1 (en) * 2009-11-10 2019-11-20 Murata Manufacturing Co., Ltd. Multilayer board and manufacturing method thereof
US8587122B2 (en) * 2011-08-29 2013-11-19 Texas Instruments Incorporated Semiconductor flip-chip system having three-dimensional solder joints
CN103718280B (zh) * 2011-09-16 2016-12-21 松下知识产权经营株式会社 安装结构及其制造方法
US9656353B2 (en) * 2011-10-26 2017-05-23 Hitachi Chemical Company, Ltd. Reflow film, solder bump formation method, solder joint formation method, and semiconductor device
KR101607790B1 (ko) * 2012-01-17 2016-03-30 파나소닉 아이피 매니지먼트 가부시키가이샤 반도체 장치 제조 방법 및 반도체 장치
SG11201405431TA (en) * 2012-03-07 2014-10-30 Toray Industries Method and apparatus for manufacturing semiconductor device
KR20140028973A (ko) * 2012-08-31 2014-03-10 삼성전기주식회사 프리프레그, 동박적층판, 및 인쇄회로기판
US8853002B2 (en) * 2013-01-04 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for metal bump die assembly
JP2015122445A (ja) * 2013-12-24 2015-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9659881B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including a substrate and a semiconductor chip with matching coefficients of thermal expansion
JP6623941B2 (ja) * 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
US11035051B2 (en) * 2016-08-15 2021-06-15 Atotech Deutschland Gmbh Acidic aqueous composition for electrolytic copper plating
CN211321678U (zh) * 2017-06-26 2020-08-21 株式会社村田制作所 多层布线基板
US11444054B2 (en) * 2017-09-15 2022-09-13 Showa Denko Materials Co., Ltd. Semiconductor element mounting structure, and combination of semiconductor element and substrate
JP2019161003A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP7259942B2 (ja) 2023-04-18
US20210410296A1 (en) 2021-12-30
JPWO2020203724A1 (ja) 2021-12-16
US11856713B2 (en) 2023-12-26
WO2020203724A1 (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
US20230128594A1 (en) Electronic component, and method of manufacturing thereof
JP5944892B2 (ja) リジッドフレキシブル基板およびその製造方法
EP1566993A1 (en) Circuit board, multi-layer wiring board, method for making circuit board, and method for making multi-layer wiring board
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP5874746B2 (ja) 固体電解コンデンサ、電子部品モジュール、固体電解コンデンサの製造方法および電子部品モジュールの製造方法
US9673501B2 (en) Laminated flat cable and method for producing same
US11051399B2 (en) Flexible printed circuit board
JP2016225611A (ja) チップインダクター
JP2007273654A (ja) フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
KR20120049144A (ko) 전자부품을 가진 배선기판 및 그 제조방법
CN110856375B (zh) 热压熔锡焊接电路板及其制作方法
JP6673304B2 (ja) 多層基板
US10709016B2 (en) Flexible printed circuit board
WO2016060073A1 (ja) 複合デバイス
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
WO2012124421A1 (ja) フレキシブル多層基板
CN215991352U (zh) 树脂多层基板
US10362672B2 (en) Resin multilayer substrate and method of manufacturing the same
WO2008026335A1 (en) Electronic part device and method of manufacturing it and electronic part assembly and method of manufacturing it
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
WO2019230524A1 (ja) 樹脂多層基板および電子機器
CN209748929U (zh) 多样化装配印刷线路板
JP2003324280A (ja) プリント基板の製造方法
WO2023085264A1 (ja) 積層セラミックコンデンサ及びバンプ製造用ペースト
US9907189B2 (en) Multi-layer wiring board and method of manufacturing the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant