JP2002009433A - 高密度カラム・グリッド・アレイ接続とその作製方法 - Google Patents

高密度カラム・グリッド・アレイ接続とその作製方法

Info

Publication number
JP2002009433A
JP2002009433A JP2001130649A JP2001130649A JP2002009433A JP 2002009433 A JP2002009433 A JP 2002009433A JP 2001130649 A JP2001130649 A JP 2001130649A JP 2001130649 A JP2001130649 A JP 2001130649A JP 2002009433 A JP2002009433 A JP 2002009433A
Authority
JP
Japan
Prior art keywords
interconnect
copper
tin
solder
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001130649A
Other languages
English (en)
Other versions
JP3600549B2 (ja
Inventor
Mario J Interrante
マリオ・ジェイ・インターランテ
Peterson Brenda
ブレンダ・ピーターソン
K Ray Sdipta
スディプタ・ケイ・レイ
E Saburinski William
ウィリアム・イー・サブリンスキ
K Shaakuheru Amitt
アミット・ケイ・シャークヘル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002009433A publication Critical patent/JP2002009433A/ja
Application granted granted Critical
Publication of JP3600549B2 publication Critical patent/JP3600549B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップ・キャリアと第２レベル・アセンブリ
がサーフェス・マウント技術により形成される新しい半
導体チップ・キャリア接続を提供すること。 【解決手段】 本発明は、ボール・グリッド・アレイ
（ＢＧＡ）、カラム・グリッド・アレイ（ＣＧＡ）等の
サーフェス・マウント技術を対象とし、同技術は、基本
的に銅接続等の非はんだ金属接続を含む。本発明はまた
カラム・グリッド・アレイ構造とそのプロセスに関す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般には、チップ
・キャリアと第２レベル・アセンブリがサーフェス・マ
ウント技術により形成される新しい半導体チップ・キャ
リア接続に関して、特に、サーフェス・マウント技術
に、基本的には銅接続等の非はんだ金属接続が含まれ
る、ボール・グリッド・アレイ（ＢＧＡ）、カラム・グ
リッド・アレイ（ＣＧＡ）等のサーフェス・マウント技
術及びカラム・グリッド・アレイ構造とその作製プロセ
スに関する。
【０００２】
【従来の技術】半導体デバイスは、新しい技術の発展に
つれて小型化が進み、より高密度になっているが、回路
密度が上がるとチップ接続の課題も大きくなる。チップ
・メーカは、絶え間ない技術革新によって製品を改良し
ていかなくてはならない。チップの相互接続技術に関し
ては大きな改良が見られるものの、それだけではあらゆ
る課題を克服するには十分ではない。
【０００３】現在、大きな技術革新がみられる従来技術
の分野は、チップと基板間及び基板と次のレベルの相互
接続間の接続としての種々のＰｂフリーはんだ合金であ
る。
【０００４】例えば、米国特許第５３２８６６０号（Go
nya）は、スズを主成分とした鉛フリー高温複合はんだ
（multi-component solder）を開示している。はんだ合
金は、スズが７８．４重量％で残りは銀、ビスマス、イ
ンジウムである。
【０００５】同様に、米国特許第５４１１７０３号（Go
nya）は、スズを主成分とした鉛フリー複合はんだを対
象にしている。この高固相線はんだ合金は、スズが９３
重量％乃至９４重量％、残りはアンチモン、ビスマス、
銅である。
【０００６】一方、米国特許第５７３３５０１号（Taka
o）は、鉛フリーはんだ合金の疲労テストを開示してい
る。ガラス・エポキシ樹脂と銅の積層ボード／基板の孔
に銅リードが通され、はんだ合金によりはんだ付けされ
る。
【０００７】米国特許第５８７４０４３号（Sarkhel）
は、スズを主成分とした別の鉛フリー複合はんだを開示
している。はんだ合金はスズが７０．５重量％乃至７
３．５重量％で、残りは銀とインジウムである。
【０００８】もう１つの革新分野は、特にチップ・キャ
リアがセラミック物質で形成される場合に、チップ・キ
ャリア技術での利用が増えているカラム・グリッド・ア
レイ（ＣＧＡ）チップ・キャリアである。チップ・キャ
リアは通常、セラミック物質または有機積層物質から形
成される。複数のはんだカラムがチップ・キャリアのＩ
／Ｏ（入出力）パッドと次のレベルのパッケージに付着
され、それらの間が電気的に接続される。例えば米国特
許第５３２４８９２号（Grainier）を参照されたい。こ
の特許では、はんだカラムを使用して電子相互接続を作
製する方法が開示されている。はんだカラムは、融点が
約２５０℃を超えるはんだで形成される。予め作製され
たはんだカラムは、融点約２４０℃未満のはんだを利用
することでチップ・キャリアに付着される。これらのは
んだカラムは個別に作製されて炉の固定具に配置され、
固定具とキャリアが位置合わせされる。高温はんだカラ
ムは、低温はんだ合金のリフローにより付着される。た
だし当業者には明らかなように、通常は小径であるはん
だカラムはかなり柔らかいので、チップ・キャリア・モ
ジュール作製時にカラムの破損や撓曲が生じやすい。こ
の問題は、特にＩ／Ｏパッド・アレイ上の位置が複数の
とき複雑になる。一般的な解決法はコストのかかる再加
工である。またカードのアセンブリ中、これらのカラム
・グリッド・アレイはハンドリングにより破損する可能
性がある。更に、相互接続密度が増すと、はんだカラム
の直径を小さくする必要がある。もちろん、はんだカラ
ム径を小さくすれば、これらのはんだカラムの可撓強度
は低下し、はんだカラムのハンドリング破損が大きくな
る。
【０００９】従来技術では、Ｐｂフリーはんだが用いら
れるが、チップを基板に、または基板をボードに接続す
る非はんだ金属相互接続セグメントを教示した技術はな
い。同様に、銅コア・カラム・グリッド・アレイをチッ
プ・キャリア及び有機カードに接続するため、高融点と
低融点のはんだ合金と組み合わせた銅コア・カラム・ア
レイの使用も教示されていない。このような高融点と低
融点のはんだ合金は、Ｐｂ含有はんだ合金またはＰｂフ
リーはんだ合金から選択することができる。更に本発明
は従来技術の問題を少なくし、カラム・グリッド・アレ
イ接続を持つチップ・キャリアの大量生産を可能にする
カラム・グリッド・アレイ構造を対象にしている。
【００１０】本発明は、高密度カラム・グリッド・アレイ
接続のための新規な方法及び構造である。
【００１１】
【発明が解決しようとする課題】本発明の目的は、高密
度カラム・グリッド・アレイ接続を実現する構造及び方法
を提供することである。
【００１２】本発明の他の目的は、非はんだ金属相互接
続を提供することである。
【００１３】本発明の他の目的は、チップ・キャリアと
電子コンポーネント間に非はんだ金属相互接続を提供す
ることである。
【００１４】本発明の他の目的は、チップ・キャリアと
電子コンポーネント間に銅相互接続を提供することであ
る。
【００１５】本発明の他の目的は、例えば基板側でＰｂ
／Ｓｎが９０／１０、カード側でＰｂ／Ｓｎ共晶ハンダ
が３７／６３の、鉛ベースの付着はんだを使用して、チ
ップ・キャリアと電子コンポーネント間に銅相互接続を
提供することである。
【００１６】本発明の他の目的は、カードと基板間の銅
相互接続を確実に固定するため、基板側にスズ／アンチ
モン、カード側にスズ／銀／銅合金等の鉛フリーはんだ
を提供することである。
【００１７】
【課題を解決するための手段】本発明の一態様は、第１
基板上の第１パッドと第２基板上の第２パッド間に金属
の電気的相互接続を含み、前記電気的相互接続は非はん
だ金属物質から形成される。
【００１８】本発明の他の態様は、相互接続を基板に固
定する方法を含む。前記相互接続の少なくとも５０％は
非はんだ金属物質から形成される。方法は、 ａ）前記相互接続の端部をフラックス処理するステップ
と、 ｂ）フラックス処理された前記相互接続の端部を、前記
基板上の少なくとも１つのはんだでパッド上に配置する
ステップと、 ｃ）前記フラックス処理端部及び前記パッド付近で温度
を室温から約１００℃乃至約３００℃まで上げ、前記は
んだのリフロー後、前記相互接続を室温に戻すことによ
って、前記相互接続を前記基板に固定するステップとを
含む。
【００１９】本発明の他の態様は、プリント回路基板に
相互接続を固定する方法を含む。前記相互接続の少なく
とも５０％は非はんだ金属物質から形成される。方法
は、 ａ）前記相互接続の端部をフラックス処理するステップ
と、 ｂ）前記相互接続のフラックス処理した端部を、前記プ
リント回路基板上の少なくとも１つのはんだでパッドに
配置するステップと、 ｃ）前記フラックス処理端部及び前記パッド付近で、温
度を室温から約１００℃乃至約３００℃まで上げ、前記
はんだのリフロー後、前記相互接続を室温に戻すことに
よって、前記相互接続を前記プリント回路基板に固定す
るステップとを含む。
【００２０】本発明の他の態様は、相互接続を第１基板
と第２基板に固定する方法を含む。前記相互接続は非は
んだ金属物質から形成される。方法は、 ａ）前記相互接続の第１端部をフラックス処理するステ
ップと、 ｂ）前記相互接続のフラックス処理した第１端部を、前
記第１基板上の少なくとも１つの第１はんだで第１パッ
ドに配置するステップと、 ｃ）前記フラックス処理端部及び前記第１パッド付近
で、温度を室温から約１００℃乃至約３００℃まで上
げ、前記第１はんだのリフロー後、前記相互接続を室温
に戻すステップと、 ｄ）前記相互接続の第２端部をフラックス処理するステ
ップと、 ｅ）前記相互接続のフラックス処理した第２端部を、前
記第２基板上の少なくとも１つの第２はんだで第２パッ
ドに配置するステップと、 ｆ）前記フラックス処理端部及び前記第２パッド付近
で、温度を室温から約１００℃乃至約３００℃まで上
げ、前記第２はんだのリフロー後、前記相互接続を室温
に戻すことによって、前記相互接続を前記第１基板と前
記第２基板に固定するステップとを含む。
【００２１】
【発明の実施の形態】図１は、少なくとも１つの高温は
んだ物質（接合）１４を使用して、銅カラム２３等の非
はんだ金属カラム２３がチップ・キャリアまたは基板１
０上のＩ／Ｏ（入出力）パッド１２に接合され、高密度
カラム構造が得られる本発明の好適な実施例を示す。
【００２２】図２は、本発明の他の好適な実施例を示
す。ここでは図１の高密度カラム構造は、少なくとも１
つの低温はんだ物質（接合）２４を使用して、プリント
回路基板（ＰＣＢ）２０等の第２レベル・パッケージま
たは基板２０上のＩ／Ｏ（入出力）パッド２２に接合さ
れる。銅カラム２３等の非はんだ金属カラム２３にはま
た、少なくとも１つの金属めっき膜２１を付着すること
ができる。金属めっき膜２１は通常、かなり薄いめっき
であり、好適な金属物質はスズであるが、例えばニッケ
ル、スズ、スズ銀、スズ金、その合金の層を追加したニ
ッケル等、他の金属めっき膜２１も使用できる。
【００２３】先に述べた通り、本発明は、基本的には可
撓銅コア・カラム２３の合金等、非はんだ金属構造（カ
ラム）２３を使用し、チップ・キャリア１０を高融点は
んだ合金（接合）１４及び低融点はんだ合金（接合）２
４で有機カードまたは基板２０に接合する。銅カラム２
３は、好適には延伸率が大きくなり、有機カードに接合
されたチップ・キャリアが通常、製品の耐用期間に経る
複数の熱疲労サイクルを吸収するよう、完全にアニール
処理される。使用される低融点と高融点のはんだ合金
は、銅コア・カラムに対応することが望ましい。銅カラ
ムを固定するため用いられるはんだ合金は、Ｐｂ含有は
んだ合金またはＰｂフリーはんだ合金から形成すること
ができる。
【００２４】高密度カラム（接続）２３は、好適には完
全にアニール処理された銅カラム・セグメント（カラ
ム）２３であり、延伸率は約３０％を超える。スズ、ス
ズ／銀、ニッケルまたはニッケル／スズめっき膜等のオ
プションの被膜２１は、好適には厚み約０．５μｍ乃至
約４．０μｍである。ただし金属セグメント（カラム）
２３の直径と長さ及び関連するはんだ接合フィレットの
形状は、モジュールの機能環境における応力条件に応じ
て最適な疲労寿命が得られるように調整することができ
る。非はんだカラム２３の直径は、ほとんどの用途で、
約０．２ｍｍ乃至約０．５ｍｍの範囲が望ましい。これ
は、ピッチ約０．５ｍｍ乃至約１．２７ｍｍの非はんだ
カラム・アレイの代表的な直径である。
【００２５】非はんだカラム２３をＰＣＢや基板２０ま
たはチップ・キャリアに接合するには、鉛／スズ（鉛濃
度約７０重量％乃至約９０重量％の範囲）またはパラジ
ウムをドープした共晶鉛スズ等の高融点はんだが用いら
れる。
【００２６】鉛フリーの場合、はんだ（接合）１４は、
スズ／アンチモン（スズ約５５重量％乃至約９５重量
％）、スズ／銀、スズ／銀／銅（銀と銅は約０．５重量
％乃至約３．０重量％）、スズ／銀／ビスマス（銀は約
２．０重量％乃至約４．５重量％、ビスマスは約３．５
重量％乃至約７．５重量％）、スズ／銀／銅（銀約２．
０重量％乃至約４．５重量％、銅約０．５重量％乃至約
３．０重量％）等よりなるグループから選択することが
できる。
【００２７】ＰＣＢやカード２０の場合、従来は共晶鉛
／スズはんだ接合２４が用いられているが、鉛フリー系
のはんだ接合２４は、スズ／アンチモン（スズ約５５重
量％乃至約９５重量％）、スズ／銀、スズ／銀／銅（銀
と銅が約０．５重量％乃至約３．０重量％）、スズ／銀
／ビスマス（銀約２．０重量％乃至４．５重量％、ビス
マス約３．５重量％乃至約７．５重量％）、スズ／銀／
銅（銀約２．０重量％乃至約４．５重量％、銅約０．５
重量％乃至約３．０重量％）、スズ／亜鉛（スズ約９１
重量％）、スズ／ビスマス（スズ約４２重量％）等より
なるグループから選択することができる。
【００２８】純粋な銅コア（カラム）２３は、アニール
処理により歪み特性を最適化し、オプションで、ニッケ
ル（例えば約０．５μ乃至約４．０μ）、続いてスズ薄
膜（例えば約０．２μ乃至約０．５μ）で被膜すること
ができる。
【００２９】非はんだカラム２３をＩ／Ｏパッド１２に
付着させるには、約２２０℃乃至約２４０℃の範囲で溶
融する９５／５のＳｎ／ＳｂまたはＳｎ／Ａｇ（Ａｇは
約３重量％乃至約５重量％）を使用できる。これは高温
鉛フリーはんだ接合になる。
【００３０】非はんだカラム２３をＰＣＢのＩ／Ｏパッ
ド２２に付着させるには、約１２０℃乃至約１４０℃の
範囲で溶融する４８／５２のＳｎ／Ｉｎまたは４３／５
７のＳｎ／Ｂｉを使用できる。これは低温鉛フリーはん
だ接合になる。
【００３１】この種のはんだ接合階層は、カード・アセ
ンブリ時、Ｉ／Ｏはんだ接合１４のリフロー・リスクを
最小にする。
【００３２】本発明について、好適実施例に関して説明
したが、当業者には明らかなように、多くの変形、変更
が可能である。従って、特許請求の範囲は、本発明の真
の主旨及び範囲から逸脱しないそのような変形、変更を
包含するとみなされる。
【００３３】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３４】（１）第１基板上の第１パッドと第２基板
上の第２パッド間の、非はんだ金属物質から形成され
る、電気的金属相互接続。 （２）前記金属相互接続の少なくとも５０％以上は非は
んだ金属物質から形成される、前記（１）記載の相互接
続。 （３）前記金属相互接続は、銅セグメント、純粋銅セグ
メント、及び完全にアニール処理された銅セグメントよ
りなるグループから選択される、前記（１）記載の相互
接続。 （４）前記電気的相互接続は、銅、ニッケルとその合
金、及びスズ約１０重量％乃至約２０重量％の銅スズ合
金よりなるグループから選択される、前記（１）記載の
相互接続。 （５）前記金属相互接続は直径が約０．２ｍｍ乃至約
０．５ｍｍの範囲である、前記（１）記載の相互接続。 （６）前記第１基板はセラミック基板である、前記
（１）記載の相互接続。 （７）前記第２基板は有機基板である、前記（１）記載
の相互接続。 （８）前記相互接続の少なくとも一部には、少なくとも
１つの物質の少なくとも１つの被膜がある、前記（１）
記載の相互接続。 （９）前記相互接続の少なくとも一部には、少なくとも
１つの物質の少なくとも１つの被膜があり、該少なくと
も１つの物質は、銅、ニッケル、銀、スズ、及びその合
金よりなるグループから選択される、前記（１）記載の
相互接続。 （１０）前記相互接続の少なくとも一部には、少なくと
も１つの物質の少なくとも１つの被膜があり、該被膜は
厚み約０．５μｍ乃至約４．０μｍである、前記（１）
記載の相互接続。 （１１）前記相互接続は、はんだ付けとろう付けよりな
るグループから選択された方法により、前記基板に固定
される、前記（１）記載の相互接続。 （１２）前記相互接続は、はんだ付けとろう付けよりな
るグループから選択された方法により、前記プリント回
路基板に固定される、前記（１）記載の相互接続。 （１３）相互接続を基板に固定する方法であって、該相
互接続の少なくとも５０％以上は非はんだ金属物質から
形成され、該方法は、 ａ）前記相互接続の端部をフラックス処理するステップ
と、 ｂ）前記相互接続のフラックス処理された前記端部を前
記基板上の少なくとも１つのはんだでパッド上に配置す
るステップと、 ｃ）フラックス処理された前記端部及び前記パッド付近
で、温度を室温から約１００℃乃至約３００℃まで上
げ、前記はんだのリフロー後、前記相互接続を室温に戻
すことによって、前記相互接続を前記基板に固定するス
テップと、を含む、方法。 （１４）前記はんだは、溶融温度が約２００℃を超える
鉛または鉛フリーの合金である、前記（１３）記載の方
法。 （１５）前記はんだは、スズ／アンチモン（スズ約５５
重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅
（銀と銅は約０．５重量％乃至約３．０重量％）、スズ
／銀／ビスマス（銀は約２．０重量％乃至約４．５重量
％、ビスマスは約３．５重量％乃至約７．５重量％）、
及びスズ／銀／銅（銀約２．０重量％乃至約４．５重量
％、銅約０．５重量％乃至約３．０重量％）よりなるグ
ループから選択される、前記（１３）記載の方法。 （１６）前記金属相互接続は、銅セグメント、純粋銅セ
グメント、及び完全にアニール処理された銅セグメント
よりなるグループから選択される、前記（１３）記載の
方法。 （１７）前記電気的相互接続の物質は、銅、ニッケルと
その合金、及びスズ約１０重量％乃至約２０重量％の銅
スズ合金よりなるグループから選択される、前記（１
３）記載の方法。 （１８）前記金属相互接続は直径約０．２ｍｍ乃至約
０．５ｍｍの範囲である、前記（１３）記載の方法。 （１９）前記相互接続の少なくとも一部には、少なくと
も１つの物質の少なくとも１つの被膜がある、前記（１
３）記載の方法。 （２０）前記相互接続の少なくとも一部には、少なくと
も１つの物質の少なくとも１つの被膜があり、該少なく
とも１つの物質は、銅、ニッケル、銀、スズ、及びその
合金よりなるグループから選択される、前記（１３）記
載の方法。 （２１）前記相互接続の少なくとも一部には、少なくと
も１つの物質の少なくとも１つの被膜があり、該被膜は
厚み約０．５μｍ乃至約４．０μｍである、前記（１
３）記載の方法。 （２２）前記相互接続は、はんだ付けとろう付けよりな
るグループから選択された方法により、前記基板に固定
される、前記（１３）記載の方法。 （２３）相互接続をプリント回路基板に固定する方法で
あって、該相互接続の少なくとも５０％以上は非はんだ
金属物質から形成され、該方法は、 ａ）前記相互接続の端部をフラックス処理するステップ
と、 ｂ）前記相互接続のフラックス処理された前記端部を前
記プリント回路基板上の少なくとも１つのはんだでパッ
ド上に配置するステップと、 ｃ）フラックス処理された前記端部及び前記パッド付近
で、温度を室温から約１００℃乃至約３００℃まで上
げ、前記はんだのリフロー後、前記相互接続を室温に戻
すことによって、前記相互接続を前記プリント回路基板
に固定するステップと、を含む、方法。 （２４）前記はんだは、溶融温度が約２００℃未満の鉛
または鉛フリーの合金である、前記（２３）記載の方
法。 （２５）前記はんだは、スズ／アンチモン（スズ約５５
重量％乃至約９５重量％）、スズ／銀、スズ／銀／銅
（銀と銅は約０．５重量％乃至約３．０重量％）、スズ
／銀／ビスマス（銀は約２．０重量％乃至約４．５重量
％、ビスマスは約３．５重量％乃至約７．５重量％）、
スズ／銀／銅（銀約２．０重量％乃至約４．５重量％、
銅約０．５重量％乃至約３．０重量％）、スズ／亜鉛
（スズ約９１重量％）、及びスズ／ビスマス（スズ約４
２重量％）よりなるグループから選択される、前記（２
３）記載の方法。 （２６）前記金属相互接続は、銅セグメント、純粋銅セ
グメント、及び完全にアニール処理された銅セグメント
よりなるグループから選択される、前記（２３）記載の
方法。 （２７）前記電気的相互接続の物質は、銅、ニッケルと
その合金、及びスズ約１０重量％乃至約２０重量％の銅
スズ合金よりなるグループから選択される、前記（２
３）記載の方法。 （２８）前記金属相互接続は直径約０．２ｍｍ乃至約
０．５ｍｍの範囲である、前記（２３）記載の方法。 （２９）前記相互接続の少なくとも一部には、少なくと
も１つの物質の少なくとも１つの被膜がある、前記（２
３）記載の方法。 （３０）前記相互接続の少なくとも一部には、少なくと
も１つの物質の少なくとも１つの被膜があり、該少なく
とも１つの物質は、銅、ニッケル、銀、スズ、及びその
合金よりなるグループから選択される、前記（２３）記
載の方法。 （３１）前記相互接続の少なくとも一部には、少なくと
も１つの物質の少なくとも１つの被膜があり、該被膜は
厚み約０．５μｍ乃至約４．０μｍである、前記（２
３）記載の方法。 （３２）前記相互接続は、はんだ付けとろう付けよりな
るグループから選択された方法により、前記プリント回
路基板に固定される、前記（２３）記載の方法。 （３３）相互接続を第１基板と第２基板に固定する方法
であって、該相互接続は非はんだ金属物質から形成さ
れ、該方法は、 ａ）前記相互接続の第１端部をフラックス処理するステ
ップと、 ｂ）前記相互接続のフラックス処理された前記第１端部
を前記第１基板上の少なくとも１つの第１はんだで第１
パッド上に配置するステップと、 ｃ）フラックス処理された前記端部及び前記第１パッド
付近で、温度を室温から約１００℃乃至約３００℃まで
上げ、前記第１はんだのリフロー後、前記相互接続を室
温に戻すステップと、 ａ）前記相互接続の第２端部をフラックス処理するステ
ップと、 ｂ）前記相互接続のフラックス処理された前記第２端部
を前記第２基板上の少なくとも１つの第２はんだで第２
パッド上に配置するステップと、 ｃ）フラックス処理された前記端部及び前記第２パッド
付近で、温度を室温から約１００℃乃至約３００℃まで
上げ、前記第２はんだのリフロー後、前記相互接続を室
温に戻すことによって、前記相互接続を前記第１基板と
前記第２基板に固定するステップと、を含む、方法。
【図面の簡単な説明】
【図１】本発明の好適実施例を示す図である。
【図２】本発明の他の好適実施例を示す図である。
【符号の説明】
１０ チップ・キャリアまたは基板 １２、２２ Ｉ／Ｏ（入出力）パッド １４ 高温はんだ接合 ２０ ＰＣＢ（プリント回路基板） ２１ 被膜、金属めっき膜 ２３ カラム ２４ 低温はんだ接合
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ２２Ｃ 13/02 Ｃ２２Ｃ 13/02 Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｐ (72)発明者 ブレンダ・ピーターソン アメリカ合衆国12590、ニューヨーク州ワ ッピンガーズ・フォールス、オールド・ホ ープウェル・ロード 278 (72)発明者 スディプタ・ケイ・レイ アメリカ合衆国12603、ニューヨーク州ポ キプシ、コーチライト・ドライブ 19 (72)発明者 ウィリアム・イー・サブリンスキ アメリカ合衆国12508、ニューヨーク州ビ ーコン、モネル・プレイス 15 (72)発明者 アミット・ケイ・シャークヘル アメリカ合衆国13760、ニューヨーク州エ ンディコット、マンスフィールド・ドライ ブ 18 Ｆターム(参考） 5E319 AA03 AC04 BB01 CC33

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】第１基板上の第１パッドと第２基板上の第
    ２パッド間の、非はんだ金属物質から形成される、電気
    的金属相互接続。
  2. 【請求項２】前記金属相互接続の少なくとも５０％以上
    は非はんだ金属物質から形成される、請求項１記載の相
    互接続。
  3. 【請求項３】前記金属相互接続は、銅セグメント、純粋
    銅セグメント、及び完全にアニール処理された銅セグメ
    ントよりなるグループから選択される、請求項１記載の
    相互接続。
  4. 【請求項４】前記電気的相互接続は、銅、ニッケルとそ
    の合金、及びスズ約１０重量％乃至約２０重量％の銅ス
    ズ合金よりなるグループから選択される、請求項１記載
    の相互接続。
  5. 【請求項５】前記金属相互接続は直径が約０．２ｍｍ乃
    至約０．５ｍｍの範囲である、請求項１記載の相互接
    続。
  6. 【請求項６】前記第１基板はセラミック基板である、請
    求項１記載の相互接続。
  7. 【請求項７】前記第２基板は有機基板である、請求項１
    記載の相互接続。
  8. 【請求項８】前記相互接続の少なくとも一部には、少な
    くとも１つの物質の少なくとも１つの被膜がある、請求
    項１記載の相互接続。
  9. 【請求項９】前記相互接続の少なくとも一部には、少な
    くとも１つの物質の少なくとも１つの被膜があり、該少
    なくとも１つの物質は、銅、ニッケル、銀、スズ、及び
    その合金よりなるグループから選択される、請求項１記
    載の相互接続。
  10. 【請求項１０】前記相互接続の少なくとも一部には、少
    なくとも１つの物質の少なくとも１つの被膜があり、該
    被膜は厚み約０．５μｍ乃至約４．０μｍである、請求
    項１記載の相互接続。
  11. 【請求項１１】前記相互接続は、はんだ付けとろう付け
    よりなるグループから選択された方法により、前記基板
    に固定される、請求項１記載の相互接続。
  12. 【請求項１２】前記相互接続は、はんだ付けとろう付け
    よりなるグループから選択された方法により、前記プリ
    ント回路基板に固定される、請求項１記載の相互接続。
  13. 【請求項１３】相互接続を基板に固定する方法であっ
    て、該相互接続の少なくとも５０％以上は非はんだ金属
    物質から形成され、該方法は、 ａ）前記相互接続の端部をフラックス処理するステップ
    と、 ｂ）前記相互接続のフラックス処理された前記端部を前
    記基板上の少なくとも１つのはんだでパッド上に配置す
    るステップと、 ｃ）フラックス処理された前記端部及び前記パッド付近
    で、温度を室温から約１００℃乃至約３００℃まで上
    げ、前記はんだのリフロー後、前記相互接続を室温に戻
    すことによって、前記相互接続を前記基板に固定するス
    テップと、を含む、方法。
  14. 【請求項１４】前記はんだは、溶融温度が約２００℃を
    超える鉛または鉛フリーの合金である、請求項１３記載
    の方法。
  15. 【請求項１５】前記はんだは、スズ／アンチモン（スズ
    約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀
    ／銅（銀と銅は約０．５重量％乃至約３．０重量％）、
    スズ／銀／ビスマス（銀は約２．０重量％乃至約４．５
    重量％、ビスマスは約３．５重量％乃至約７．５重量
    ％）、及びスズ／銀／銅（銀約２．０重量％乃至約４．
    ５重量％、銅約０．５重量％乃至約３．０重量％）より
    なるグループから選択される、請求項１３記載の方法。
  16. 【請求項１６】前記金属相互接続は、銅セグメント、純
    粋銅セグメント、及び完全にアニール処理された銅セグ
    メントよりなるグループから選択される、請求項１３記
    載の方法。
  17. 【請求項１７】前記電気的相互接続の物質は、銅、ニッ
    ケルとその合金、及びスズ約１０重量％乃至約２０重量
    ％の銅スズ合金よりなるグループから選択される、請求
    項１３記載の方法。
  18. 【請求項１８】前記金属相互接続は直径約０．２ｍｍ乃
    至約０．５ｍｍの範囲である、請求項１３記載の方法。
  19. 【請求項１９】前記相互接続の少なくとも一部には、少
    なくとも１つの物質の少なくとも１つの被膜がある、請
    求項１３記載の方法。
  20. 【請求項２０】前記相互接続の少なくとも一部には、少
    なくとも１つの物質の少なくとも１つの被膜があり、該
    少なくとも１つの物質は、銅、ニッケル、銀、スズ、及
    びその合金よりなるグループから選択される、請求項１
    ３記載の方法。
  21. 【請求項２１】前記相互接続の少なくとも一部には、少
    なくとも１つの物質の少なくとも１つの被膜があり、該
    被膜は厚み約０．５μｍ乃至約４．０μｍである、請求
    項１３記載の方法。
  22. 【請求項２２】前記相互接続は、はんだ付けとろう付け
    よりなるグループから選択された方法により、前記基板
    に固定される、請求項１３記載の方法。
  23. 【請求項２３】相互接続をプリント回路基板に固定する
    方法であって、該相互接続の少なくとも５０％以上は非
    はんだ金属物質から形成され、該方法は、 ａ）前記相互接続の端部をフラックス処理するステップ
    と、 ｂ）前記相互接続のフラックス処理された前記端部を前
    記プリント回路基板上の少なくとも１つのはんだでパッ
    ド上に配置するステップと、 ｃ）フラックス処理された前記端部及び前記パッド付近
    で、温度を室温から約１００℃乃至約３００℃まで上
    げ、前記はんだのリフロー後、前記相互接続を室温に戻
    すことによって、前記相互接続を前記プリント回路基板
    に固定するステップと、 を含む、方法。
  24. 【請求項２４】前記はんだは、溶融温度が約２００℃未
    満の鉛または鉛フリーの合金である、請求項２３記載の
    方法。
  25. 【請求項２５】前記はんだは、スズ／アンチモン（スズ
    約５５重量％乃至約９５重量％）、スズ／銀、スズ／銀
    ／銅（銀と銅は約０．５重量％乃至約３．０重量％）、
    スズ／銀／ビスマス（銀は約２．０重量％乃至約４．５
    重量％、ビスマスは約３．５重量％乃至約７．５重量
    ％）、スズ／銀／銅（銀約２．０重量％乃至約４．５重
    量％、銅約０．５重量％乃至約３．０重量％）、スズ／
    亜鉛（スズ約９１重量％）、及びスズ／ビスマス（スズ
    約４２重量％）よりなるグループから選択される、請求
    項２３記載の方法。
  26. 【請求項２６】前記金属相互接続は、銅セグメント、純
    粋銅セグメント、及び完全にアニール処理された銅セグ
    メントよりなるグループから選択される、請求項２３記
    載の方法。
  27. 【請求項２７】前記電気的相互接続の物質は、銅、ニッ
    ケルとその合金、及びスズ約１０重量％乃至約２０重量
    ％の銅スズ合金よりなるグループから選択される、請求
    項２３記載の方法。
  28. 【請求項２８】前記金属相互接続は直径約０．２ｍｍ乃
    至約０．５ｍｍの範囲である、請求項２３記載の方法。
  29. 【請求項２９】前記相互接続の少なくとも一部には、少
    なくとも１つの物質の少なくとも１つの被膜がある、請
    求項２３記載の方法。
  30. 【請求項３０】前記相互接続の少なくとも一部には、少
    なくとも１つの物質の少なくとも１つの被膜があり、該
    少なくとも１つの物質は、銅、ニッケル、銀、スズ、及
    びその合金よりなるグループから選択される、請求項２
    ３記載の方法。
  31. 【請求項３１】前記相互接続の少なくとも一部には、少
    なくとも１つの物質の少なくとも１つの被膜があり、該
    被膜は厚み約０．５μｍ乃至約４．０μｍである、請求
    項２３記載の方法。
  32. 【請求項３２】前記相互接続は、はんだ付けとろう付け
    よりなるグループから選択された方法により、前記プリ
    ント回路基板に固定される、請求項２３記載の方法。
  33. 【請求項３３】相互接続を第１基板と第２基板に固定す
    る方法であって、該相互接続は非はんだ金属物質から形
    成され、該方法は、 ａ）前記相互接続の第１端部をフラックス処理するステ
    ップと、 ｂ）前記相互接続のフラックス処理された前記第１端部
    を前記第１基板上の少なくとも１つの第１はんだで第１
    パッド上に配置するステップと、 ｃ）フラックス処理された前記端部及び前記第１パッド
    付近で、温度を室温から約１００℃乃至約３００℃まで
    上げ、前記第１はんだのリフロー後、前記相互接続を室
    温に戻すステップと、 ａ）前記相互接続の第２端部をフラックス処理するステ
    ップと、 ｂ）前記相互接続のフラックス処理された前記第２端部
    を前記第２基板上の少なくとも１つの第２はんだで第２
    パッド上に配置するステップと、 ｃ）フラックス処理された前記端部及び前記第２パッド
    付近で、温度を室温から約１００℃乃至約３００℃まで
    上げ、前記第２はんだのリフロー後、前記相互接続を室
    温に戻すことによって、前記相互接続を前記第１基板と
    前記第２基板に固定するステップと、 を含む、方法。
JP2001130649A 2000-05-03 2001-04-27 相互接続構造及びこれの製造方法 Expired - Fee Related JP3600549B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/564110 2000-05-03
US09/564,110 US6429388B1 (en) 2000-05-03 2000-05-03 High density column grid array connections and method thereof

Publications (2)

Publication Number Publication Date
JP2002009433A true JP2002009433A (ja) 2002-01-11
JP3600549B2 JP3600549B2 (ja) 2004-12-15

Family

ID=24253185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001130649A Expired - Fee Related JP3600549B2 (ja) 2000-05-03 2001-04-27 相互接続構造及びこれの製造方法

Country Status (6)

Country Link
US (1) US6429388B1 (ja)
JP (1) JP3600549B2 (ja)
KR (1) KR100482940B1 (ja)
CN (1) CN1237614C (ja)
SG (1) SG91918A1 (ja)
TW (1) TWI221023B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176124A (ja) * 2010-02-24 2011-09-08 Senju Metal Ind Co Ltd 銅カラム及びその製造方法
JP2016006908A (ja) * 2005-08-12 2016-01-14 アンタヤ・テクノロジーズ・コープ 多層はんだ層を有する電気装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503088B2 (en) * 2000-12-15 2003-01-07 Di/Dt, Inc. I-channel surface-mount connector with extended flanges
US6750396B2 (en) * 2000-12-15 2004-06-15 Di/Dt, Inc. I-channel surface-mount connector
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6892925B2 (en) 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
US7223633B2 (en) 2002-11-27 2007-05-29 Intel Corporation Method for solder crack deflection
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US7390735B2 (en) 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US20060186175A1 (en) * 2005-02-18 2006-08-24 Kay Lawrence C Metal containers for solder paste
US20070059548A1 (en) * 2005-08-17 2007-03-15 Sun Microsystems, Inc. Grid array package using tin/silver columns
US7754343B2 (en) * 2005-08-17 2010-07-13 Oracle America, Inc. Ternary alloy column grid array
WO2007023284A1 (en) * 2005-08-24 2007-03-01 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
US7292450B2 (en) * 2006-01-31 2007-11-06 Microsoft Corporation High density surface mount part array layout and assembly technique
WO2007120418A2 (en) * 2006-03-13 2007-10-25 Nextwire Systems, Inc. Electronic multilingual numeric and language learning tool
TW200908824A (en) * 2007-08-13 2009-02-16 Delta Electronics Inc Surface mount connector and circuit board assembly having same
CN102157481B (zh) * 2011-03-31 2012-07-04 无锡中微高科电子有限公司 用于集成电路封装的应力应变焊柱
TWI464031B (zh) * 2011-12-14 2014-12-11 Univ Yuan Ze 抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法
CN104364899B (zh) * 2012-06-22 2017-11-24 株式会社村田制作所 电子部件模块
US9786634B2 (en) 2015-07-17 2017-10-10 National Taiwan University Interconnection structures and methods for making the same
WO2017020295A1 (en) * 2015-08-06 2017-02-09 Telefonaktiebolaget Lm Ericsson (Publ) Surface mount contact, electronic device assembly, and test probe pin tool
US9806052B2 (en) 2015-09-15 2017-10-31 Qualcomm Incorporated Semiconductor package interconnect
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
JP7259942B2 (ja) * 2019-03-29 2023-04-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
US10477698B1 (en) * 2019-04-17 2019-11-12 Topline Corporation Solder columns and methods for making same
CN110176437B (zh) * 2019-05-31 2020-11-03 合肥圣达电子科技实业有限公司 一种窄间距陶瓷接线柱及其制备方法
US10937752B1 (en) 2020-08-03 2021-03-02 Topline Corporation Lead free solder columns and methods for making same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155950A (ja) 1983-02-25 1984-09-05 Shinko Electric Ind Co Ltd 半導体装置用セラミックパッケージ
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4778733A (en) 1986-07-03 1988-10-18 Engelhard Corporation Low toxicity corrosion resistant solder
US4806309A (en) 1988-01-05 1989-02-21 Willard Industries, Inc. Tin base lead-free solder composition containing bismuth, silver and antimony
US4930001A (en) * 1989-03-23 1990-05-29 Hughes Aircraft Company Alloy bonded indium bumps and methods of processing same
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US5324892A (en) 1992-08-07 1994-06-28 International Business Machines Corporation Method of fabricating an electronic interconnection
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5405577A (en) 1993-04-29 1995-04-11 Seelig; Karl F. Lead-free and bismuth-free tin alloy solder composition
US5328660A (en) 1993-06-16 1994-07-12 International Business Machines Corporation Lead-free, high temperature, tin based multi-component solder
US5411703A (en) 1993-06-16 1995-05-02 International Business Machines Corporation Lead-free, tin, antimony, bismtuh, copper solder alloy
US5527628A (en) 1993-07-20 1996-06-18 Iowa State University Research Foudation, Inc. Pb-free Sn-Ag-Cu ternary eutectic solder
US5435968A (en) 1994-01-21 1995-07-25 Touchstone, Inc. A lead-free solder composition
JP3232963B2 (ja) 1994-10-11 2001-11-26 株式会社日立製作所 有機基板接続用鉛レスはんだ及びそれを用いた実装品
JP2805595B2 (ja) 1994-11-02 1998-09-30 三井金属鉱業株式会社 鉛無含有半田合金
US5484964A (en) * 1995-02-06 1996-01-16 Dawson, Deceased; Peter F. Surface mounting pin grid arrays
JPH0970687A (ja) 1995-07-04 1997-03-18 Toyota Central Res & Dev Lab Inc 無鉛はんだ合金
WO1997047426A1 (en) 1996-06-12 1997-12-18 International Business Machines Corporation Lead-free, high tin ternary solder alloy of tin, silver, and indium
JPH1071488A (ja) 1996-08-29 1998-03-17 Mitsui Mining & Smelting Co Ltd 錫−銀系半田合金
US5863493A (en) 1996-12-16 1999-01-26 Ford Motor Company Lead-free solder compositions
US6016947A (en) * 1997-10-21 2000-01-25 International Business Machines Corporation Non-destructive low melt test for off-composition solder
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US5938862A (en) 1998-04-03 1999-08-17 Delco Electronics Corporation Fatigue-resistant lead-free alloy
JP3715438B2 (ja) * 1998-07-21 2005-11-09 富士通株式会社 電子装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016006908A (ja) * 2005-08-12 2016-01-14 アンタヤ・テクノロジーズ・コープ 多層はんだ層を有する電気装置
JP2011176124A (ja) * 2010-02-24 2011-09-08 Senju Metal Ind Co Ltd 銅カラム及びその製造方法
US8841559B2 (en) 2010-02-24 2014-09-23 Senju Metal Industry Co., Ltd. Copper column

Also Published As

Publication number Publication date
TWI221023B (en) 2004-09-11
JP3600549B2 (ja) 2004-12-15
SG91918A1 (en) 2002-10-15
CN1237614C (zh) 2006-01-18
KR20010102858A (ko) 2001-11-16
CN1321784A (zh) 2001-11-14
US6429388B1 (en) 2002-08-06
KR100482940B1 (ko) 2005-04-15

Similar Documents

Publication Publication Date Title
JP3600549B2 (ja) 相互接続構造及びこれの製造方法
JP3127151B2 (ja) 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
JP4547411B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JPS58101493A (ja) 基板
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
US6917113B2 (en) Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
JP2007173794A (ja) はんだ離型層を備えた高性能の再加工可能なヒートシンクおよびパッケージング構造ならびに製造方法
JP2002307188A (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
US6541305B2 (en) Single-melt enhanced reliability solder element interconnect
KR20080038028A (ko) 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법
JP2002261104A (ja) 半導体装置および電子機器
JP2008238233A (ja) 非鉛系の合金接合材、接合方法および接合体
JP4022139B2 (ja) 電子装置及び電子装置の実装方法及び電子装置の製造方法
US5583747A (en) Thermoplastic interconnect for electronic device and method for making
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP2014526807A (ja) はんだ接合部におけるボイド抑制のためのシステムおよび方法
KR100568496B1 (ko) 주석-인듐 합금층을 갖는 필름 회로 기판
JP3919106B2 (ja) ＣｕまたはＣｕ合金ボールの金属核はんだボール
JP3475558B2 (ja) 半導体チップ接合用ボール及び半導体チップの接合方法
WO1997001866A1 (en) Ball grid array package utilizing solder coated spheres
JP2002016211A (ja) 電子回路モジュールおよび回路ユニット
JPH11170083A (ja) 金メッキされた半田材料及び半田を用いたフラックスレスの半田付け方法
JPH08191128A (ja) 電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040916

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120924

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees