TWI221023B - High density column grid array connections and method thereof - Google Patents

High density column grid array connections and method thereof Download PDF

Info

Publication number
TWI221023B
TWI221023B TW090106809A TW90106809A TWI221023B TW I221023 B TWI221023 B TW I221023B TW 090106809 A TW090106809 A TW 090106809A TW 90106809 A TW90106809 A TW 90106809A TW I221023 B TWI221023 B TW I221023B
Authority
TW
Taiwan
Prior art keywords
tin
solder
silver
scope
patent application
Prior art date
Application number
TW090106809A
Other languages
English (en)
Inventor
Mario J Interrante
Brenda Peterson
Sudipta K Ray
William E Sablinski
Amit K Sarkhel
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TWI221023B publication Critical patent/TWI221023B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

1221023 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（） 發明領域： 本發明係關於一種新的半導體晶片載體連接，其中晶 片載體（chip carrier)及第二階段裝配（sec〇nd level assembly)是經由表面黏著技術完成的。更特定說來，本發 明包含表面黏著技術，例如球格陣列（Ball Grid Array , BGA)、柱格陣列（ColumnGridArray，CGA)，其中表面黏 著技術本質上即包含非焊料（non-solder)金屬連接，例如銅 連接等。此外，本發明也與柱格陣列結構及其製程相關。 發明背景： 隨著新技術的發展，半導體元件愈變愈小且愈來愈緊 密。然而，電路密度的不斷增加將會增加晶片連接的整體 困難度，晶片製造商因此在改善其產品以符合相辅條件進 步之需求上面臨嚴厲的挑戰。雖然在晶片内連接技術中已 有明顯的改進，然而這些改善仍不足以解決所有的問題。 現今習知技術主要的創新為使用各種無鉛焊料合^ $ 來做為晶片與基底間及基底與下一階段内連接間之連才矣 物。 舉例來說，美國專利第5,328,660號（Gonya)即揭露〜 種無鉛、高溫、含錫之多成分焊料，其中此焊料合金含有 78.4重量百分比之錫，其餘則還有銀、鉍及銦。 另外，美國專利第5,41 1，703號（Gonya)亦指出—種無 錯、多成分焊料，其中此高溫焊料合金含有介於93至94 重量百分比間之錫，其餘則還有銻、鉍及銅。 LJ---^----1----------^---------7 (請先閱讀背面之注意事項再填寫本頁) 第2頁
1221023 五、發明說明（） 然而，在美國專利第5,733，501號（Takao)揭露的卻是 一種無鉛焊料合金之疲乏測試，其中銅導線穿越玻璃環氧 基樹脂銅薄板/基底中之一孔洞，然後經由一焊料合金焊 接。 美國專利第5,874,043號（Sarkhel)揭露出另一種無錯 高錫含量之多成分焊料，其中此焊料合金含有介於70.5 至7 3 · 5重量百分比之錫，其餘則還有銀及銦。 柱格陣列（CGA)晶片載體的使用為此類技術的另一創 新’其已漸為晶片載體技術所採用，特別是當此晶片載體 是由陶资物質所製成時。此晶片載體一般是由陶瓷物質或 有機薄片物質所製成。為了提供介於兩者間之電性連接， 複數個焊料柱（solder columns)會被附加在晶片載體及下 一階段封裝之I/O(輸入/輸出）焊墊上。舉例而言，吾人可 參照 International Bussiness Machines Corporation, Armonk，New Y〇rk，USA 之美國專利第 5,324,892 號 (Granier)所揭示之内容，這些内並併入此處以供參考。該 專利所教示者為一種使用悍料柱來製造電性内連接之方 法。焊料柱是由焊料所構成，且其具有一高於約25(rc之 熔點。經由使用具有一低於約24(rc之熔點之嬋料，預先 製造的烊料柱於是可被附加至晶片載體上。這些焊料柱被 獨乂地製造及載至一熔爐固定裝置中，其稍後須對準此載 體。經由再使低溫焊料合金流動，高溫焊料柱於是得以接 附。然而，如熟習此技藝者所知，焊料柱一般具有一小直 徑且很軟，因此在晶片載體模組之製造期間，柱 第3頁 本紙張尺度適用中國國家標準（CNS)A4規格（21G x 297公髮- Ί. 一 ------.---.--^--------- (請先閱讀背面之注意事項再填寫本頁) ^21023 五、 發明說明（） 可能會輕易地受到損害或彎曲。此種問題會變得複雜，特 別是在I/O烊勢陣列上之多數位置中，一般的解決方法是 進行高成本的修正工作。此外，在電路板裝配期間，這些 柱格陣列模組可能受到處理上所造成的損害9再者，若内 連接密度增加，則焊料柱直徑將會縮小。焊料柱直徑=小 的結果將會降低這些焊料柱之彎曲強度，並且會增加處理 時這些焊料柱所受到的損害程度及可能性。 在習知技藝中可看見無鉛焊料系統的使用，但是卻沒 有任一者教示以一非焊料金屬内連接片段來連接晶片至 基底或基底至電路板的内容。同樣地，它們並未教示使用 銅心線（coPper-C〇re)柱陣列結合使用用於連接此種銅柱格 陣列至-晶片載體及—有機電路板之高炫化化啦.⑴及 低熔化（l〇w-melt)焊料合金。這些高及低熔化焊料合金可 從含鉛或無鉛的焊料合金中來選擇。再者，本發明提出一 種柱格陣列型式結構，其可緩化f知技術所碰到的問題， 並犯夠大量製造具有柱格陣列連接之晶片載體。 發明目的及概沭： 本發明在於題出一種高密度柱格陣列連接之新方法 及結構。 因此，本發明之-目的就在於提供一種結構及方法， 其將提供一種高密度柱格陣列連接。 本發明之另一目的在於提供一種非焊料金屬内連 接0 — — — — ——I — ·1111111 ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1221023 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 本發明之再一目的為提供一種晶片載體及電子元件 間之非焊料金屬内連接。 本發明之再一目的在於提供一種晶片載體及電子元 件間之銅内連接。 本發明之再一目的在於提供一種使用鉛為主〇ead based)附加焊料之銅内連接於晶片載體及電子元件間，例 如，用於基底面之90/10 Pb/Sn以及用於電路板面之37/63 Pb/Sn低共熔混合物。 本發明之再一目的在於提供一種無鉛焊料，例如用於 基底面之錫/銻及用於電路板面之錫/銀/銅合金，以提供電 路板及基底間之一穩固銅内連接。 因此，本發明之一樣態至少包括一種介於一第一基底 上之一第一焊墊及一第二基底上之一第二焊墊間之一金 屬電性内連接，其中該電性内連接材料為一非焊料金屬物 質。 本發明之另一樣態至少包括一種穩固一内連接至一 基底之方法，其中超過至少50%之金屬内連接材料為—非 焊料金屬物質，至少包括下列步驟： (a) 熔化該内連接之一端； (b) 放置該内連接之經熔化的一端於該基底上具有至 少一焊料之一焊墊上；及 (c) 在該熔化端及該焊塾附近，從室溫增加溫度至介於 約lOOt：至約300°C間，並且在流回該焊料之後，讓該内 連接降至室溫，藉以穩固該内連接至該基底。 第5頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Γβ · amt ϋν ϋ ί ϋ f— n · mmmaw ί I ί i ammt n ^ ^ 0 i_l mmm§ n I —am tt§ ·ϋ I^Vi (請先閱讀背面之注意事項再填寫本頁) 1221023 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 本發明之再一樣態至少包括一種穩固一内連接至一 印刷電路板之方法，其中該内連接超過至少50%為一非焊 料金屬物質，至少包括下列步驟： (a) 熔化該内連接之一端； (b) 放置該内連接之經熔化的一端於該印刷電路板上 具有至少一焊料之一焊墊上；及 (c) 在該熔化端及該焊墊附近，從室溫增加溫度至介於 約lOOt至約300°C間，並且在流回該焊料之後，讓該内 連接降至室溫，藉以穩固該内連接至該印刷電路板。 本發明之又一樣態至少包括一種穩固一内連接至一 第一基底及一第二基底之方法，其中該内連接是一種非焊 料金屬物質，至少包括下列步驟： (a) 溶化該内連接之一第一端； (b) 放置該内連接之該第一熔化端於該第一基底上具 有至少一第一焊料之一第一焊墊上； (c) 在該熔化端及該第一焊墊附近，從室溫增加溫度至 介於約100°C至約300°C間，並且在流回該第一焊料之後， 讓該内連接降至室溫； (d) 熔化該内連接之一第二端； (e) 放置該内連接之該第二熔化端於該第二基底上具 有至少一第二焊料之一第二焊墊上；及 (f) 在該熔化端及該第二焊墊附近，從室溫增加溫度至 介於約1 00°C至約300°C間，並且在流回該第二焊料之後， 讓該内連接降至室溫，藉以穩固該内連接至該第一基底及 第6頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） (請先閱讀背面之注意事項再填寫本頁) I裝 ---訂---- Φ 1221023
經濟部智慧財產局員工消費合作社印製 圖式簡單說明： 本發明之新穎特徵及本發明之零件特徵特 附加的申請專利範圍中。圖示僅用以解說目的，出在 際比例描ή外’圖中之相同的標號代表相同的：實 區。然而，本發明本身無論就其操作之組織及方法上2徵 經由參照後續之說明文字並辅以下列圖式做詳細的閣= 而更明顯易懂，其中·· ' 第1圖為本發明之一較佳實施例；及 第2圖為本發明之另一較佳實施例。 圖號對照說明： 1 ° 2〇基底 12、22輸入/輸出點焊藝 14、24 焊料物質 21 金屬鍍層 23 非焊料金屬柱 發明詳細說明： 第1圖為本發明之一較佳實施例，其中使用至少一古 溫焊料物質14將一非焊料金屬柱23(例如一銅柱23)接合 至晶片載體或基底10上之一 1/〇(輸入/輸出點）焊塾 以形成一高密度柱結構。 第2圖為本發明之另一較佳實施例，其中使用至少一 低溫焊料物質24將第1圖之高密度柱結構接合至第二階 第7頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） P--.---.----，丨丨 --------訂--------- Γ清先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1221023 A7 B7_ 五、發明說明（） 段封裝或基底20(例如一印刷電路板（PCB)20)上之一 I/O 焊墊2 2。非焊料金屬柱2 3 (例如銅柱2 3)也可具有至少一 層的薄金屬鍵層21。金屬鐘層21通常是一很薄的鍵層， 且較佳的金屬物質是錫。然而，可使用其餘的金屬鍍層 2 1，例如鍊、具有添加一層或多層錫之錄、錫-銀、錫-金， 以及上述物質之合金，不過以上材料亦僅為實際上可用材 料之某些例子。 如前文所述，本發明基本上是將一非焊料金屬結構 2 3 (例如一彈性銅心線柱2 3之陣列）利用具高熔點之焊料 合金1 4接合至晶片載體1 0及利用具低熔點之焊料合金24 接合至有機板或電路板20。銅柱23以加以完全回火處理 為佳，使其具有一高延長率，以使這些銅柱23可以忍受 產品製造時與有機板接合之晶片載體通常需要進行之多 道熱疲乏循環。較佳的是，所使用之低及高熔點焊料合金 與銅心線柱相容。用來穩固銅柱之焊料合金可由含錯之产 料合金或無鉛之焊料合金所製成。 高密度柱連接2 3較佳是一經完全回火的鋼柱片段 2 3，且具有高於約3 0%之延展程度。可選擇的塗層2 ^例 如錫、錫/銀、錄或鎳/錫鍵層2 1，較佳是且有一戶电 ,、 7予度介於 約0.5 // m至約4 · 0 // m間。然而，金屬片段2 3之直π | ϋ及長 度及其相關之焊料接合平緣（fillet)幾何結構可依據模板 功能環境之特殊應力狀況被定製成具最佳疲乏壽命。對大 多數的應用來說，非焊料柱23之直徑以介於约〇 約0.5mm間為佳，這被認為是具有约〇 5mm至 、，J 1 · 2 7 m m 第8頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） • J. —.—i^——訂— (請先閲讀背面之注意事項再填寫本頁) Φ 1221023 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 間距（pitch)之非焊料柱陣 丨平判的典型直徑。 為了將非焊料柱2 3接八s ^ 接合至PCB或基底20或晶片載 體10,這時可使用高熔化焊 -一 Λ卞针（例如鉛/錫（鉛重量百分比濃 度介於約70至約90))或椽施士 > 摻雜有鈀之低共熔鉛錫。 對無鉛系統之焊料1 4办 H水說，可從包括錫/銻（錫之重量 百分比介於約5 5至约9 5 土明、仲 <間）、錫/銀、錫/銀/銅（銀及銅 之重量百分比介於約0.5$的、 至約3.0又間）、錫/銀/鉍（銀之重 量百分比介於約2.0至约4 s 士明 、J 4 · 5之間，而鉍則介於約3 · 5至 約7.5之間）、錫/銀/銅（銀之舌田τ、 V &疋重I百分比介於約2.0至約4.5 之間，而銅則介於約〇 5 $的,λ、 w 〕至約3.0之間）之群組中選出。 對PCB或屯路板20來說，傳統上是使用低共溶錯/ 錫:!：干料24。然而’對供鉛系統之焊料24來說，可從包括 錫/銻（錫之重量百分比介於約55至約95之間）、錫/銀、 錫/銀/銅（銀及銅之重量百分比介於約〇 5至約3 〇之間）、 錫/銀/鉍（銀之重量百分比介於約2〇至約45之間，鉍則 介於約3.5至約7.5之間）、錫/銀/銅（銀之重量百分比介於 約2.0至約4.5之間，而銅則介於約〇·5至約3 〇之間）、 錫/鋅（錫之重量百分比約為9 1 )、錫/鉍（錫之重量百分比約 為42)之群組中選出。 純銅心線2 3可加以回火，以充分運用其之拉緊特質， 並且可選擇性地被（例如介於約〇 . 5 “ m至約4 · 0 // in間）覆 盍’隨後經錫覆盖（例如介於約〇. 2 # m至約0 · 5 # m間）。 為了附加非焊料柱23至I/O焊墊12,這時可使用95/5 Sn/Sb或Sn/Ag(Ag之重量百分比介於約3至約5重量百分 第9頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----.--一----f I --------訂---- (請先閱讀背面之注意事項再填寫本頁) 1221023 A7 _________ B7 五、發明說明（） 比之間）’其會在介於約 2 2 0 Τ' $ / ]L至約240。(：間之範圍中熔 化，這相信是屬於一種高溫無鉛焊料接合。 為了附加非焊料柱23至PCB I/O焊塾22，這時可使 用4 8/5 2 Sn/In或43/5 7 Sn/Bi，其會在介於約120°C至約 1 40 °C間之範圍中熔化，這相信是屬於一種低溫無鉛焊料 接合。 在電路板裝配期間，此種型式之焊料接合階級型式明 顯地將所有流回I/O焊料接合1 4之風險減至最小。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明’任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作各種之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。 (請先閱讀背面之注意事項再填寫本頁) ---_-----訂---- 經濟部智慧財產局員工消費合作社印製 貫 ο 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1221023公告木 Β8 C8 D8 証 9a年％Λ修正 頌讀委I明示^年y月f日修正本 經濟部智慧財產局員工消費合作社印製 有無變更實質内容？是否隹予嗲L·? 六、申請專利範圍 1. 一種金屬電性内連接結構，用以連接一晶片載體基底上 之一第一焊墊及一有機板上之一第二焊墊，其至少包 含： 一導電柱，具有一第一端·及一第二端，該柱之材料 為一非焊料金屬物質，且該第一端連接至該晶片載體上 該第一焊墊，而該第二端連接至該有機板上之該第二焊 墊； 一第一焊料，連接該柱之第一端至該晶片載體上該 第一焊墊；及 一第二焊料，連接該柱之第二端至該有機板上該第 二焊墊； 其中該第一焊料具有一第一熔點溫度，且該第二焊 料具有一低於該第一熔點溫度之第二熔點溫度。 2. 如申請專利範圍第1項所述之内連接結構，其中該柱至 少高於50%之部份為一非焊料金屬物質。 3 ·如申請專利範圍第1項所述之内連接結構，其中該柱係 為於一包含銅片段、純銅片段及經完全回火之銅片段組 成的群組中選出者。 4.如申請專利範圍第1項所述之内連接結構，其中該柱之 物質包含一自一包含銅、鎳、及上述物質之合金及銅-錫合金之群組中選出之材料，其中該錫之重量百分比介 第1頂 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐) (請先-M讀背面之注意事項再填寫) 1221023 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 於約10至約20之間。 5·如申请專利範圍第1項所述之内連接結構，*中該金屬 内連接之直徑介於約0.2mm至約0.5mm之間。 6·如申請專利範圍第i項所述之内連接結構，纟中至少一 部分之該柱具有至少一物質之至少一塗層。 7.如申請專利範圍第丨項所述之内連接結構，其中至少一 部分之該柱具有至少一物質之至少一外塗層，其係選自 一由銅、鎳、銀、錫.及上述物質之合金所組成的群組中。 8 ·如申請專利範圍第6項所述之内連接結構，其中該塗声 的厚度為約0.5vm至約4.0//m。 9·如申請專利範圍第1項所述之内連接結構，其中該柱以 一種方法固定至該晶片載體基底，該方法係從接合 (solder)及焊接（braze)所組成的群組中選出。 1 0 ·如申請專利範圍第1項所述之内連接結構，其中由—接 合及焊接之方法群組中選出一方法來將該桎穩固至該 有機板上。 11. 一種穩固一内連接至一基底之方法，其中該金屬内連接 第1頂 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先·«讀背面之注意事項再填寫 ^1 — 寫^30 -線· C8 D8 1221023 六、申請專利範圍 中超過至少5 0 %為一非焊料金屬物質，至少包括下列步 驟： (a) 熔化該内連接之一端； (b) 放置該内連接之經熔化之一端於該基底上之具有 至少一焊料之一焊墊上；及 (c) 在該溶化端及該焊墊附近，從室溫增加溫度至介 於約1 00 C至約3 00。〇間，並且.在流回該焊料之後，讓 該内連接降至室溫，藉以穩固該内連接至該基底。 1 2.如申凊專利範圍第1 1項所述之方法，其中該焊料是具 有高於約200°C之熔化溫度的鉛或無鉛合金。 i卜- ----------農i (請先朋讀背面之注意事項再填寫Ht: 經濟部智慧財產局員工消費合作社印製 13·如申請專利範圍第1 1項所述之方法，其中該焊料是| 由錫/銻（錫之重量百分比介於約55至約95之間）、锡 銀、錫/銀/銅（銀及鋼之重量百分比介於約〇 5至約 之間）、錫/銀/鉍（銀之重量百分比介於約2〇至約4.5 間，而鉍則介於約3·5至約7·5之間）及錫/銀/銅（銀之 量百分比介於約2.0至約4.5之間，而銅則介於約 至約3 . 〇之間）所組成的群組中選出。 14.如申請專利範圍第u項所述之方法，其中該金屬 接是從包含銅片段、純銅片段及經完全回火之銅片 組成的群組中選出。 從 3.0 之 重 0 内連 段所 •線· 第13頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 1221023 B8 C8 D8 六、申請專利範圍 1 5.如申請專利範圍第1 1項所述之方法，其中該電性内連 接之物質是從由銅、鎳及上述物質之合金所組成群組中 選出，並亦可為銅-錫合金，其中錫之重量百分比介於 約10至約20之間。 1 6·如申請專利範圍第1 1項所述之方法，其中該金屬内連 接之直徑介於約0.2 m m至約0 · 5 m m之間。 1 7.如申請專利範圍第1 1項所述之方法，其中至少一部分 之該内連接具有至少一物質之至少一塗層。 18·如申請專利範圍第.11項所述之方法，其中至少一部分 之該内連接具有至少一物質之至少一塗層，且其中該至 少一物質係選自於由銅、鎳、銀、錫及上述著質組成之 合金所組成的群組。 1 9·如申請專利範圍第1 1項所述之方法，其中至少一部分 之該内連接具有至少一物質之至少一塗層，且其中該塗 層之厚度介於約〇.5/zm至約4.0/zm之間。 (請先-M讀背面之注意事項再填: 經濟部智慧財產局員工消費合作社印製 包穩 從接 一 連 用内 使該 中 將 其^ , 法 法方 方一 之之 述出 所選 項 J中 11組 第群 圍之。 範接上 利焊底 專及基 請合該 申接至 士 含固 至 過 超 中 其 法 方 之 板 路 電 刷 印 一 至 接 >gc 内 - 固 穩 e-fhll 種 細I 本紙張尺度適甩中國國家標準（CNS)A4規袼（210 X 297公釐） 1221023 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 少5 0 %之该内連接是一非焊料金屬物質，至少包括下列 步驟： (a) 熔化該内連接之一端； (b) 放置該内連接之經溶化·的一端於該印刷電路板之 具有至少一焊料之一焊墊上；及 (c) 在該熔化端及該焊墊附近，從室溫增加溫度至介 於約1 0 0 C至約3 0 0 C之間’並且在流回該焊料之後， 讓該内連接降至室溫，藉以穩固該内連接至該印刷電路 板。 2 2 ·如申清專利範圍第.2 1項所述之方法，其中該焊料是呈 有低於約200°C之熔化溫度的鉛或無鉛合金。 2 3 ·如申請專利範圍第21項所述之方法，其中該焊料是從 一包括錫/録（錫之重量百分比介於約55至約95之間）、 锡/銀、錫/銀/銅（銀及銅之重1百分比介於約〇·5至約 3.0之間）、錫/銀/鉍（銀之重量百分比介於約2 〇至約4 5 之間，而鉍則介於約3.5至約7.5之間）、錫/銀/銅（銀之 重量百分比介於約2·0至約4.5之間，而銅則介於約〇 5 至約3·〇之間）、鍚/鋅（錫之重量百分比約為91)及鍚/銀 (錫之重量百分比約為42)之群組中所選出。 24·如申請專利範圍第21項所述之方法，其中該金屬内連 接是從一包含銅片段、純銅片段及經完全回火之銅片段 第15頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公愛) " -- ----.-----II —----- (請先朋讀背面之注意事項再填H頁) I.訂- -線· 1221023 B8 C8 D8 六、申請專利範圍 之群組中選擇出來的。 25. 如申請專利範圍第2 1項所述之方法，其中該電性内連 接之物質是從一包含銅、鎳及上述物質組成之合金之群 組中選出，並可為銅-錫合金，其中錫之重量百分比介 於約10至約20之間。 26. 如申請專利範圍第21項所述之方法，其中該金屬内連 接之直徑介於約0 · 2 m m至約0 · 5 m m之間。 27. 如申請專利範圍第.21項所述之方法，其中至少一部分 之該内連接具有至少一物質之至少一塗層。 2 8 ·如申請專利範圍第2 1項所述之方法，其中至少一部分 之該内連接具有至少一物質之至少一塗層，且其中該至 少一物質是從一包含銅、鎳、銀、錫及上述物質之合金 之群組中選出。 29.如申請專利範圍第21項所述之方法，其中至少一部分 之該内連接具有至少一物質之至少一塗層，且其中該塗 層之厚度介於约〇 · 5 // m至約4 · 0 // m間。 3 〇.如申請專利範圍第2 1項所述之方法，其中使用從一包 含接合及焊接之一方法群組中選擇出之一方法使該内 第16頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 先 .閱 讀 背 面 之 注 意 事 項 再 經濟部智慧財產局員工消費合作社印製
1221023 經濟部智慧財產局員工消費合作社印製 B8 C8 D8 六、申請專利範圍 連接穩固至該印刷電路板上。 31· —種穩固一内連接至一第一基底及一第二基底之方 法，其中該内連接是一非焊料金屬物質，至少包括下列 步驟： (a) 溶化該内連接之一第一端； (b) 放置該内連接之該第一熔.化端於該第一基底之具 有至少一第一焊料之一第一焊墊上； . (c) 在談炫化端及該第一焊墊附近，從室溫增加溫度 至介於約100°C至約30(TC之間，並且在流回該第一焊 料之後，讓該内連接降至室溢； (d) 熔化該内連接之一第二端； (e) 放置該内連摻之該第二熔化端於該第二基底之具 有至少一第二焊料之一第二焊墊上；及 (f) 在該熔化端及該第二焊墊附近，從室溫增加溫度 至介於約100°C至約300°C之間，並且在流回該萆二焊 料之後’讓該内連接降至·室溫，藉以穩固該内連接至該 第一基底及該第二基底。 32·如申請專利範圍第1項所述之内連接結構，其中該第一 焊料為一熔點大於約200。(：之合金，而該第二焊料為熔 點小於約2 0 〇 °c之合金^ 3 3 ·如申請專利範圍第1項所述之内連接結構，其中該第一 第17頁 Τ i 丁 1-1 - I ) ί ί :度:,1 S Μ Κ 1U
1221023 六、申請專利範圍 焊料係選自於由錫/銻（錫之重量八 Qc 刀比介於約5 5至約 %之間）、錫/銀、錫/銀/銅（銀及 n ^ s ^之重量百分比介於約 〇·5至約3·0之間）、錫/銀/鉍（銀之 · 更®百分比介於約2.( 主、，、勺4 · 5之間’而叙則介於約3 $ λρ ( •至約7.5之間）、錫i 銀/銅（銀之重量百分比介於約2.〇 Ηϊ . 至約4.5之間，而銅 “於約°·5至約3·〇之間)所組成的群組中。 34·如申凊專利範圍第i項所述之内連接結構，其中該第二 焊料係選自於由錫/銻（錫之重量百分比介於約55至約 95之間）、錫/銀、錫/銀/銅（銀及銅之重量百分比介於約 〇·5至、力3 · 0之間）、.錫/銀/祕（叙之重量百分比介於約2 〇 至約4.5之間，而鉍則介於約3 5至約7·5之間）、錫/ 銀/銅（銀之重量百分比介於約2·〇至約4·5之間，而鋼 則介於約0.5至約3.0之間）、錫/鋅（錫之重量百分比約 為9丨）及錫/鉍（錫之重量百分比約為42)所組成之群組 中。 經濟部智慧財產局員工消費合作社印製 3 5 ·如申請專利範圍第}項所述之内連接結構，其 一均勻直徑。 Μ 有 3 6.如申睛專利範圍第1項所述之内連接結構，其中 焊料係選自由重量比為95/5之錫/鉛或錫/銀(銀： 百分別為3至5)組成的群組中。 中國國家標準（CNS)A4 ^ 1221023 B8 C8 D8 六、申請專利範圍 3 7.如申請專利範圍第1項所述之内連接結構，其中該第二 焊料係選自由重量比為48/52之錫/銦或43/57之錫/鉍 組成的群組中。 (請先-M讀背面之注意事項再填寫 tr· -韓_ 經濟部智慧財產局員工消費合作社印製 第19頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW090106809A 2000-05-03 2001-03-22 High density column grid array connections and method thereof TWI221023B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/564,110 US6429388B1 (en) 2000-05-03 2000-05-03 High density column grid array connections and method thereof

Publications (1)

Publication Number Publication Date
TWI221023B true TWI221023B (en) 2004-09-11

Family

ID=24253185

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090106809A TWI221023B (en) 2000-05-03 2001-03-22 High density column grid array connections and method thereof

Country Status (6)

Country Link
US (1) US6429388B1 (zh)
JP (1) JP3600549B2 (zh)
KR (1) KR100482940B1 (zh)
CN (1) CN1237614C (zh)
SG (1) SG91918A1 (zh)
TW (1) TWI221023B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495410B (zh) * 2012-06-22 2015-08-01 Murata Manufacturing Co Electronic parts module

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750396B2 (en) 2000-12-15 2004-06-15 Di/Dt, Inc. I-channel surface-mount connector
US6503088B2 (en) * 2000-12-15 2003-01-07 Di/Dt, Inc. I-channel surface-mount connector with extended flanges
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
US7223633B2 (en) 2002-11-27 2007-05-29 Intel Corporation Method for solder crack deflection
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
JP2008529804A (ja) * 2005-02-18 2008-08-07 ピー．ケイ メタル，インコーポレイティド はんだペースト用金属容器
JP5696173B2 (ja) * 2005-08-12 2015-04-08 アンタヤ・テクノロジーズ・コープ はんだ組成物
US20070059548A1 (en) * 2005-08-17 2007-03-15 Sun Microsystems, Inc. Grid array package using tin/silver columns
US7754343B2 (en) * 2005-08-17 2010-07-13 Oracle America, Inc. Ternary alloy column grid array
WO2007023284A1 (en) * 2005-08-24 2007-03-01 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
US7292450B2 (en) * 2006-01-31 2007-11-06 Microsoft Corporation High density surface mount part array layout and assembly technique
US8239184B2 (en) * 2006-03-13 2012-08-07 Newtalk, Inc. Electronic multilingual numeric and language learning tool
TW200908824A (en) * 2007-08-13 2009-02-16 Delta Electronics Inc Surface mount connector and circuit board assembly having same
JP5763887B2 (ja) 2010-02-24 2015-08-12 千住金属工業株式会社 銅カラム及びその製造方法
CN102157481B (zh) * 2011-03-31 2012-07-04 无锡中微高科电子有限公司 用于集成电路封装的应力应变焊柱
TWI464031B (zh) * 2011-12-14 2014-12-11 Univ Yuan Ze 抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法
US9786634B2 (en) 2015-07-17 2017-10-10 National Taiwan University Interconnection structures and methods for making the same
EP3332452B1 (en) * 2015-08-06 2021-06-02 Telefonaktiebolaget LM Ericsson (PUBL) Surface mount contact, electronic device assembly
US9806052B2 (en) * 2015-09-15 2017-10-31 Qualcomm Incorporated Semiconductor package interconnect
US9648729B1 (en) * 2015-11-20 2017-05-09 Raytheon Company Stress reduction interposer for ceramic no-lead surface mount electronic device
US10586782B2 (en) * 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
CN215991352U (zh) * 2019-03-29 2022-03-08 株式会社村田制作所 树脂多层基板
US10477698B1 (en) * 2019-04-17 2019-11-12 Topline Corporation Solder columns and methods for making same
CN110176437B (zh) * 2019-05-31 2020-11-03 合肥圣达电子科技实业有限公司 一种窄间距陶瓷接线柱及其制备方法
US10937752B1 (en) 2020-08-03 2021-03-02 Topline Corporation Lead free solder columns and methods for making same
CN113921406B (zh) * 2021-10-11 2024-10-08 山东凯能电子科技有限公司 一种提高cga器件无模具植柱连接质量的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155950A (ja) 1983-02-25 1984-09-05 Shinko Electric Ind Co Ltd 半導体装置用セラミックパッケージ
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4778733A (en) 1986-07-03 1988-10-18 Engelhard Corporation Low toxicity corrosion resistant solder
US4806309A (en) 1988-01-05 1989-02-21 Willard Industries, Inc. Tin base lead-free solder composition containing bismuth, silver and antimony
US4930001A (en) * 1989-03-23 1990-05-29 Hughes Aircraft Company Alloy bonded indium bumps and methods of processing same
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US5324892A (en) 1992-08-07 1994-06-28 International Business Machines Corporation Method of fabricating an electronic interconnection
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5405577A (en) 1993-04-29 1995-04-11 Seelig; Karl F. Lead-free and bismuth-free tin alloy solder composition
US5328660A (en) 1993-06-16 1994-07-12 International Business Machines Corporation Lead-free, high temperature, tin based multi-component solder
US5411703A (en) 1993-06-16 1995-05-02 International Business Machines Corporation Lead-free, tin, antimony, bismtuh, copper solder alloy
US5527628A (en) 1993-07-20 1996-06-18 Iowa State University Research Foudation, Inc. Pb-free Sn-Ag-Cu ternary eutectic solder
US5435968A (en) 1994-01-21 1995-07-25 Touchstone, Inc. A lead-free solder composition
JP3232963B2 (ja) 1994-10-11 2001-11-26 株式会社日立製作所 有機基板接続用鉛レスはんだ及びそれを用いた実装品
JP2805595B2 (ja) 1994-11-02 1998-09-30 三井金属鉱業株式会社 鉛無含有半田合金
US5484964A (en) * 1995-02-06 1996-01-16 Dawson, Deceased; Peter F. Surface mounting pin grid arrays
JPH0970687A (ja) 1995-07-04 1997-03-18 Toyota Central Res & Dev Lab Inc 無鉛はんだ合金
WO1997047426A1 (en) 1996-06-12 1997-12-18 International Business Machines Corporation Lead-free, high tin ternary solder alloy of tin, silver, and indium
JPH1071488A (ja) 1996-08-29 1998-03-17 Mitsui Mining & Smelting Co Ltd 錫−銀系半田合金
US5863493A (en) 1996-12-16 1999-01-26 Ford Motor Company Lead-free solder compositions
US6016947A (en) * 1997-10-21 2000-01-25 International Business Machines Corporation Non-destructive low melt test for off-composition solder
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US5938862A (en) 1998-04-03 1999-08-17 Delco Electronics Corporation Fatigue-resistant lead-free alloy
JP3715438B2 (ja) * 1998-07-21 2005-11-09 富士通株式会社 電子装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495410B (zh) * 2012-06-22 2015-08-01 Murata Manufacturing Co Electronic parts module

Also Published As

Publication number Publication date
KR100482940B1 (ko) 2005-04-15
JP3600549B2 (ja) 2004-12-15
US6429388B1 (en) 2002-08-06
JP2002009433A (ja) 2002-01-11
KR20010102858A (ko) 2001-11-16
CN1321784A (zh) 2001-11-14
SG91918A1 (en) 2002-10-15
CN1237614C (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
TWI221023B (en) High density column grid array connections and method thereof
TWI230103B (en) Semiconductor module and circuit substrate connecting to semiconductor device
US7786599B2 (en) Semiconductor device with an improved solder joint
TWI238502B (en) Structure and method for lead free solder electronic package interconnections
US6893952B2 (en) Methods of forming a ball grid array including a non-conductive polymer core and a silver or silver alloy outer layer
US9425168B2 (en) Stud bump and package structure thereof and method of manufacturing the same
TWI241351B (en) Solder hierarchy for lead free solder joint
US9490147B2 (en) Stud bump structure and method for manufacturing the same
US6917113B2 (en) Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
TWI454332B (zh) 焊料、焊接方法及半導體裝置
US9167704B2 (en) Lead-free solder alloy for printed circuit board assemblies for high-temperature environments
JP2012016748A (ja) 鉛フリーはんだ接続構造体およびはんだボール
CN111822899B (zh) 焊料柱及其制造方法
JP5231727B2 (ja) 接合方法
WO1997001866A1 (en) Ball grid array package utilizing solder coated spheres
JP2003223945A (ja) Ａｕ−Ｇｅ系ろう材付リードピン
JP2007103462A (ja) 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
TWI299533B (en) Lead-free solder bump
JP3592054B2 (ja) 電子回路及びその製造方法
JP5899701B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器
KR20240033887A (ko) 접속핀의 접속방법
KR20240034096A (ko) 접속핀
KR20240033889A (ko) 접속핀
KR20240034629A (ko) 전기접속용 금속핀