JP2012016748A - 鉛フリーはんだ接続構造体およびはんだボール - Google Patents

鉛フリーはんだ接続構造体およびはんだボール Download PDF

Info

Publication number
JP2012016748A
JP2012016748A JP2011178539A JP2011178539A JP2012016748A JP 2012016748 A JP2012016748 A JP 2012016748A JP 2011178539 A JP2011178539 A JP 2011178539A JP 2011178539 A JP2011178539 A JP 2011178539A JP 2012016748 A JP2012016748 A JP 2012016748A
Authority
JP
Japan
Prior art keywords
solder
lead
chip
flip
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011178539A
Other languages
English (en)
Other versions
JP5422826B2 (ja
Inventor
Minoru Uejima
稔 上島
Masayuki Suzuki
誠之 鈴木
Yoshie Yamanaka
芳恵 山中
Shunsaku Yoshikawa
俊策 吉川
Tokuro Yamaki
得郎 八巻
Tsukasa Onishi
司 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Senju Metal Industry Co Ltd
Original Assignee
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Senju Metal Industry Co Ltd filed Critical Senju Metal Industry Co Ltd
Priority to JP2011178539A priority Critical patent/JP5422826B2/ja
Publication of JP2012016748A publication Critical patent/JP2012016748A/ja
Application granted granted Critical
Publication of JP5422826B2 publication Critical patent/JP5422826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/268—Pb as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体パッケージ内のフリップチップに用いられるはんだは、Pb-5Sn組成などのSn-Pbはんだが用いられており、従来検討されていた鉛フリーはんだは硬く、Snの金属間化合物が生じやすいため、応力緩和特性が求められる半導体パッケージ内のフリップチップ接続構造体には向かなかった。
【解決手段】鉛フリーはんだを用いた半導体パッケージ内のフリップチップ接続構造体として、Ni0.01〜0.5質量％、Cuを0.3〜0.9質量％、残部Snからなることを特徴とする鉛フリーはんだフリップチップ接続構造体を用いる。このはんだ組成に、Pを0.001〜0.01質量％添加しても良い。
【選択図】なし

Description

本発明はSiチップと絶縁基板等の熱膨張係数が異なる構造体接続用はんだ、大型構造の封止部接続用はんだ及びそれを用いた接続構造体およびそれに使用する鉛を含まないはんだボールに関する。
半導体パッケージは、電子機器の小型化・薄型化に伴い、実装密度も高密度化が求められている。そのため従来の半導体パッケージのDIPタイプなどの実装挿入型から高密度実装可能なQFPなどの面実装型に進化し、近年ではQFPなどのリード型の半導体パッケージでは、プリント基板と半導体パッケージのリード接合部が有効活用可能できていないため、半導体パッケージにリードがなく、パッケージの下ではんだボール電極を用いて、直接プリント基板に接合するBGAやCSPなどのエリアアレイ端子型の半導体パッケージが主流になっている。
BGAやCSPなどのエリアアレイ端子型の半導体パッケージは、BGAを例にとるとプラスチック基板に半導体チップをAu線などのワイヤーを用いたワイヤーボンディングで接続するPBGA（Plastic BGA）やワイヤーの代わりにポリイミドテープを用いたTBGA(Tape BGA）などが主流であり、現在最も多く用いられている。しかし、PBGAやTBGAはワイヤーやテープの結線をシリコンチップの外に引き回すため、基板上のはんだボール電極がシリコンチップの外側に集まり、シリコンチップ上にははんだボール電極を配置できなかった。その欠点を解決して、半導体パッケージの小型化・高密度化を達成できたFBGA（Flip Chip BGA）が最近用いられるようになっている。
FBGAは、PBGAやTBGAがシリコンチップの上側から配線するのに対して、シリコンチップ下の電極にはんだバンプを設けて、絶縁基板上に設けられた予備はんだと圧着接合を行うことによって製造される。PBGAやTBGAなどのように配線をシリコンチップ横に引き出すことがないので、シリコンチップのサイズに近い半導体パッケージを得ることができる。
従来は、シリコンチップ下電極のフリップチップ用バンプのはんだとして、Pb-5SnなどのSn-Pb系の高温はんだが用いられてきた。Sn-Pb系のはんだは、伸びに対する特性が良く、熱サイクル特性も優れていた。しかし、鉛の人体への影響が明らかにされるにつれ、鉛が水に溶けやすいことが災いして地球環境の問題に発展している状況下にある。このため、Sn-Pbはんだに代わる優れた特性、特に耐熱疲労性、はんだ付け時、温度サイクル試験時に素子、部品等をいためないで耐えられて、はんだ付け性に優れた鉛フリーはんだ材料及びその構造体が求められている。
この鉛フリー化という課題に対して、フリップチップ用バンプの鉛フリーはんだとしてプリント基板の実装用に多く用いられているSn-3Ag-0.5Cuの鉛フリーはんだ組成が検討されてきた。半導体パッケージのフリップチップ接合でのはんだバンプは、上部がシリコンチップ、下部がアルミナなどのセラミックス製やFR-4などのガラスエポキシ基板の絶縁基板を用いていることが多いが、はんだはこれらのセラミックスやガラスエポキシ樹脂と熱膨張係数の値が違う。このような箇所に、Sn-Pb系のはんだに比較して硬く、応力緩和特性が乏しいSn-3Ag-0.5Cuの鉛フリーはんだを用いると、温度サイクルによってフリップチップ接続構造体と絶縁基板との間で剥離し易く、信頼性に問題が発生しやすい。
また、従来のSn-Pbはんだに比較してSn-3Ag-0.5Cuなどの鉛フリーはんだを用いると、絶縁基板上に形成させたCuめっきなどのCu電極がリフローはんだ付け時にSnに溶解する現象、所謂Cu食われが発生して、チップ接続構造体と絶縁基板との間で剥離し易くなる現象も報告されている。Cu食われは、はんだの溶融温度が上昇すると起きやすくなる。これらを解決する技術として、フリップチップ実装ではないがSn-In、Sn-Bi、Sn-Zn、Sn-Zn-Biの低温鉛フリーはんだを使用した半導体装置（特開2007-141948号公報、特許文献１）と低温鉛フリーはんだ組成Sn-Ag-Cu-In-Bi組成のはんだを使用した接続構造体（特開２００１−３５９７８号公報、特許文献２）が開示されている。
特開２００７−１４１９４８号公報 特開２００１−３５９７８号公報
本発明が解決しようとする課題は、環境を汚染する鉛を含まないはんだ合金でありながら、従来のSn-Pbはんだに近い応力緩和特性を持ち、絶縁基板のCu電極のCu食われを起こし難いフリップチップ実装によるはんだ接続構造体およびフリップチップ実装を行うための鉛フリーはんだボールを提供することである。
特許文献１で開示されたはんだ合金は、Sn-Inの共晶温度が１１７℃、Sn-Biの共晶温度が１３９℃、Sn-Znの共晶温度が１９９℃である。Sn-InとSn-Biは、従来のSn-Pbはんだの共晶温度１８３℃に比較しても溶融温度が低いのが特徴である。半導体パッケージの実装に使用させるはんだ合金は、Sn-3Ag-0.5Cuはんだ（溶融温度約２２０℃）を用いることが多いことから、半導体パッケージの実装を行うときに半導体パッケージ内のフリップチップのはんだは溶けてしまう。半導体パッケージは、フリップチップ接合後にエポキシ樹脂などのアンダーフィルで強度補強するのが一般的であるので、はんだが半溶融状態になっても直ちに溶け出して接触不良を起こすことは考えらない。しかし、半導体パッケージの実装のときSn-3Ag-0.5Cuはんだでは、リフローのピーク温度は235〜240℃で行うことが一般的である。Sn-InとSn-Biのはんだ組成を半導体パッケージ内に用いると、溶融温度が低いため完全に溶融してしまい、アンダーフィルで強度補強されていても、アンダーフィルを破壊して接触不良を起こすことが考えられる。また、Sn-Biのはんだ組成はSn-3Ag-0.5Cuはんだ組成よりも硬く脆いので、応力緩和の余地のないフリップチップのバンプでは、はんだ内で破壊され易く、半導体パッケージの信頼性が劣ってしまう。
次に、Sn-ZnおよびSn-Zn-Bi組成であるが、これらSn-Zn組成のはんだ合金はZnの酸化被膜が厚く、ぬれ性が悪いのが特徴である。そのためSn-Zn組成のはんだを用いるには、強いフラックスを使用する必要がある。フリップチップのバンプ形成後は、アンダーフィルを流し込むためにフラックスの洗浄を行うが、フリップチップの内部は微細なため１００％完全に洗浄することは不可能である。そのために、半導体パッケージ内のフリップチップのはんだとして、フラックスを使用するSn-Zn組成のはんだ合金を用いることは、半導体パッケージの信頼性を低下させることになってしまう。
特許文献２で開示されたはんだ合金も、従来使用させてきたSn-Sbはんだの温度を下げるために開発された発明であり、低温はんだSn-Ag-Cu-In-Bi組成のはんだを使用している。特許文献２では、従来使用されてきたSn-Sbはんだを下位に用いて、低温はんだSn-Ag-Cu-In-Biを上位に用いる二層構造のはんだ構造体を開示している。特許文献２では、上位層のSn-Sbはんだはぬれ性が悪く、硬度が硬いSbを含有しているので応力緩和が見込めないこと。下位層のSn-Ag-Cu-In-Bi組成の低温はんだも、半導体パッケージをプリント基板に実装するSn-3Ag-0.5Cuはんだに比較して溶融温度が低く、さらに硬度の硬いBiを含有しているので、応力緩和が見込めず、フリップチップに適応することは不可能である。
本発明者らは、半導体パッケージ内のフリップチップのはんだとして、Snに微量のNiを添加したSn-Ni系のはんだ合金が適することを見いだし、本発明を完成させた。
Snは、単体では溶融温度が２３２℃の金属であり、一般的に半導体パッケージとプリント基板をはんだ付けするSn-3Ag-0.5Cu鉛フリーはんだの溶融温度（２２０℃）はより低い。しかし、Sn単体では温度サイクルなどの信頼性が低く、ぬれ性も悪いので、半導体パッケージ内のフリップチップのはんだとしては適さないが、Snに微量のNiを添加することによって、温度サイクルなどの信頼性も高くなり、ぬれ性も良くなる。
BGAやCSPなどのエリアアレイ端子型の半導体パッケージは、シリコンチップ側がAlめっきした電極上にNiめっき、さらにその上にAuめっきで処理されている構造となっており、基板側が、アルミナなどのセラミック基板やFR-4などのガラスエポキシ基板などの絶縁基板上にCuめっきおよびCu箔のランドで、さらにほとんどの半導体パッケージにCuめっきおよびCu箔のランド上にNiめっき、さらにその上にAuめっきが処理されている構造となっている。Niめっきの上地として処理させているAuめっきは、はんだに対するぬれ性を向上させるために行われており、Auめっきのはんだ中への拡散が速いことから、実際ははんだとNiとのはんだ接合となる。
はんだ付けは、溶融したはんだと接合対象の金属とで金属間化合物を形成して接合するろう付けの一種である。半導体パッケージ内のフリップチップのはんだ付では、Niめっきとのはんだ付けとなるため、従来のPb-5%Snはんだの接合であってもPbは金属間化合物を余り形成せずにSnとNiとでNi3Sn4の金属化合物を接合界面に形成する。鉛フリーはんだの場合であっても、Snやその鉛フリー含有金属とNiとの金属間化合物を接合界面に形成する。半導体パッケージに温度サイクルをかけると、シリコンチップや絶縁基板とはんだは、熱膨張係数が違うので膨張・収縮を繰り返す内に一番脆い部分にクラックが入り易い。半導体パッケージ内のフリップチップでは、シリコンチップとはんだおよび絶縁基板とはんだの接合界面の金属間化合物が一番硬く・脆いので、はんだの接合界面のクラックの発生が最も多い。
鉛フリーはんだは、Snを主成分にAg、Cu、In、Bi、Znなどを添加したものである。従って、半導体パッケージ内のフリップチップでは、シリコンチップとはんだおよび絶縁基板とはんだの接合界面の金属間化合物ではNi3Sn4の発生が最も多い。このNi3Sn4が厚くなってしまうと硬く・脆いので、応力緩和が起こらずにクラックなどの疲労破壊が発生してしまう。半導体パッケージ内のフリップチップのはんだとして、Snに微量のNiを添加することによって、シリコンチップとはんだおよび絶縁基板とはんだの接合界面の金属間化合物であるNi3Sn4の発生を抑制し、金属化合物層を薄くすることによって、温度サイクル特性を向上させる効果をもたらす。このようにして、半導体パッケージ内のフリップチップにSn-Niはんだを用いることで、強度の強いはんだ接続構造体を得ることができる。
Snに添加するNiの量は、0.01〜0.5質量％が適している。Niの量が0.01質量％より少ないと金属間化合物の抑制効果が現れず、Niの量が0.5質量％より多いとSn-Niのはんだ合金自体が硬くなってしまうので、はんだの応力緩和効果が現れず、はんだ部分にクラックを発生してしまう。
また、SnにNiを加えていくとはんだの液相温度が上昇してしまうので、半導体パッケージ内のフリップチップのはんだバンプと絶縁基板を接合するときに、はんだ付け温度を上昇させなければならない。はんだ付け温度の上昇は、金属間化合物の発生を促進して金属間化合物の層を厚くしてしまう。また、一部の絶縁基板はCuランドにめっきが施させていないものもあるが、このような絶縁基板にNiの量が0.5質量％以上のSn-Niはんだを用いると、はんだ付け温度が高いため、ランドのCuが食われるCu食われが発生して、温度サイクルが加わったときに、Cuランドとはんだの接合界面からクラックが発生しやすくなる。さらに、Snに添加するNiの量としてより好ましいのは、0.02〜0.05質量％のときである。SnにNiを0.02質量％以上添加すると、Ni3Sn4の金属間化合物の抑制効果がはっきり現れ、Snに0.05質量％以下のNiの添加は、はんだ合金自体の応力緩和特性が良く、液相線温度もSnのリフロー温度と同じはんだ付け温度で使用可能である。
さらに、半導体パッケージ内のフリップチップのはんだとして、Snに微量のNiを添加したSn-Ni系のはんだ合金に微量のCuを添加すると、さらに強度が強く、応力緩和特性の良い接続構造体を得ることができる。Cu板が自由に曲げる事ができるように、Cuは比較的に柔らかい金属である。はんだ中への微量のCuの添加は、Cuを0.3〜0.9質量％が適している。Sn-Niはんだ中のCuの含有量が、0.3質量％より少ないと強度強化効果が現れず、0.9質量％より多く添加すると液相線温度が上昇してしまい、はんだ付け温度が高くなり金属間化合物の増大やCu食われをもたらす。Cuを0.3〜0.9質量％添加したときのSn-Niはんだは、Ni0.02〜0.05質量％、残部Snの組成が好ましい。更に好ましくは、Cuが0.3〜0.7質量％、Ni0.02〜0.04質量％、残部Snの組成のときである。
半導体パッケージ内のフリップチップのはんだとして、Sn-NiおよびSn-Ni-Cuの組成にPを0.001〜0.01質量％を添加することにより、さらに強度の強いはんだ接続構造体を得ることができる。Pは、Sn-NiはんだおよびSn-Ni-Cuはんだに添加することによって、ぬれ性を向上させ、はんだ接合を短時間で行うことによって、発生する金属間化合物の発生を抑制し、はんだ接続構造体の強度を向上させる。Sn-NiはんだおよびSn-Ni-CuはんだへのPの添加は、0.001質量％以下ではぬれ性改善効果が現れず、0.01質量％以上では液相線温度が上昇してしまい、はんだ付け温度が高くなり金属間化合物の増大やCu食われをもたらす。より好ましいPの添加量は、0.002〜0.005質量％のときである。この量であれば、Snのリフロー温度と同じはんだ付け温度で使用可能である。
Pと同じ一般実装のSn-3Ag-0.5Cu鉛フリーはんだの酸化抑制元素として用いられるGeでは、Pと同様の効果は得られない。Sn-NiはんだおよびSn-Ni-CuはんだへのGeの添加は、少量で液相線温度を上昇させ、はんだ付け温度が高くなり金属間化合物の増大やCu食われをもたらす。
本発明の鉛フリーはんだフリップチップ接続構造体は、シリコンチップとはんだおよび絶縁基板とはんだの接合界面の金属間化合物ではNi3Sn4の発生が抑制させるので、温度サイクルに強い、応力緩和性に優れた信頼性の高いフリップチップ接続構造体を得ることができる。さらに、一般実装のSn-3Ag-0.5Cu鉛フリーはんだよりはんだの溶融温度が１０℃前後高いので、半導体パッケージをプリント基板に実装するときは半溶融状態にしかならず、充分アンダーフィルで溶融を押さえることが可能である。また、はんだの溶融温度が高過ぎないので、はんだ付け温度が高くなり金属間化合物の増大やCu食われをもたらすこともない。
FBGA（フリップチップ実装による半導体）の概略図
１ シリコンチップ
２ フリップチップ用の微細はんだボール
３ 絶縁基板（FR-4）
４ ステフナー
５ 外部端子用のはんだボール
本発明の鉛フリーはんだフリップチップ接続構造体に用いるはんだ合金は、シリコンチップの電極上にソルダペーストを印刷するか、はんだボールの形で供給されてはんだバンプが形成させる。はんだボールとは、球形のはんだのことで、ウエハーや基板への搭載時にパレット上に転がされて、パレットの穴に入れて整列させるという工程を経るために完全な球状でなければならず、ウエハーや基板に搭載されたはんだボールは画像で認識するので、はんだボール表面に傷や変色があってはならない。
チップサイズが大きいフリップチップ接続構造体では、ソルダペーストによる供給が一般的であるが、CSPのような小型のチップサイズのフリップチップ接続構造体では電極のサイズも微細であり、ソルダペーストではフリップチップのバンプの高さが稼げないために、微細サイズのフリップチップの接合には適さない。それに対してはんだボールでの供給は、はんだボールの高さは一定であるのでスタンドオフを一定にでき、バンプを高くすることができる利点がある。このように、フリップチップの内部電極構造に用いるはんだは、はんだボールでの供給が適している。シリコンチップの電極が直径0.3mm以下のときははんだボールの使用が適しており、より好ましくは直径0.1mm以下の電極のときである。この場合のフリップチップの内部電極構造に用いるはんだは、直径0.3mm以下のはんだボール、より好ましくは直径0.1mm以下のはんだボールを用いる。
したがって、本特許出願の第二の発明は、はんだボールの粒径が0.3mm以下であり、Ni0.01〜0.5質量％、残部Snの鉛フリーはんだ組成からなることを特徴とするフリップチップ用はんだボールである。
本発明の鉛フリーはんだフリップチップ接続構造体をFBGA（Flip Chip BGA）の製造工程によって説明する。
１．チップサイズが12mm×12mm×0.2mmであり、シリコンチップのAl電極上にNi下地のAuめっきが処理されている電極の直径が80μmで、ピッチが150μmのシリコンチップ上に、水溶性フラックスを全面に印刷する。
２．はんだボール搭載用のメタルマスク上に投入したはんだボールをポリウレタンスキージを用いて掃き出して、フラックスを塗布した四角のシリコンチップの電極の位置の上のみに搭載する。
３．プリヒートは、150℃、30秒、本加熱のピーク温度260℃、10秒の条件でリフローはんだ付けを行う。はんだ付け後にフラックス残渣を40℃のイオン交換水を用いて洗浄、除去後、乾燥してシリコンチップにフリップチップのはんだバンプを形成する。
４．サイズが20mm×50mm×1.0mmのNiめっき下地のAuめっき処理ガラスエポキシ基板（FR-4）に水溶性フラックスをメタルマスクを用いて印刷、塗布する。
５．フラックスを塗布したガラスエポキシ基板上に、フリップチップのはんだバンプが形成されたシリコンチップを載せ、フリップチップボンダーを用いて電極の位置合わせをしながら、フリップチップのはんだバンプとガラスエポキシ基板を熱圧着を行い仮固定する。
６．プリヒートは、150℃、30秒、本加熱のピーク温度260℃、10秒の条件でリフローはんだ付けを行う。はんだ付け後にフラックス残渣をフリップチップ洗浄機を用いて、40℃のイオン交換水で洗浄、フラックス残渣を除去後、乾燥を行い、本発明の鉛フリーはんだフリップチップ接続構造体が完成する。
この後のFBGAの工程としては、
７．エポキシ系のアンダーフィル接着剤をフリップチップ接続構造体内に充填して、硬化させる。
８．コバール材などでできたリッドを半導体パッケージのキャップとして被せ、Sn-Auはんだなどを用いて封止する。ガラスエポキシ基板の外部電極にはんだボールを用いて、はんだバンプを形成する。この工程が終了後、半導体として販売する。
この部分で使用する外部電極に用いるはんだボールは、本発明に用いるフリップチップ用のはんだボールより、遙かに大きいサイズ（0.25mm〜0.76mm前後）のはんだボールが用いられる。
外部電極に使用するはんだボールとインナーバンプに使用するはんだボールは、単にサイズの違いだけでなく、求められる特性は異なっている。例えば、外部電極に用いるはんだボールは、直接外部から力が加わるので、シェアー強度などが重要視される。
それに対して、インナーバンプに使用されるはんだボールは、シリコンウエハーと基板に挟まれて使用されるため直接外部から力が加わらないので、はんだ合金のバルク強度やシェアー強度などは重要な要素ではない。むしろはんだ合金自体の応力緩和特性が重要である。はんだ合金の応力緩和特性を比較するには、リフロー加熱後のソリを比較すれば良い。
実施例１と同様の工程で、表１の各組成の鉛フリーはんだフリップチップ接続構造体を作り、その溶融温度およびリフロー加熱後のシリコンチップのソリを測定した。
液相線温度の測定は、示差走査熱量計（DSC）を用いた。結果を表１に示す。
鉛フリーはんだフリップチップ接続構造体を液相線温度＋３０℃のリフロー温度でリフローして、リフロー加熱後のシリコンチップのソリを測定した。ソリの測定方法は、実装のSiチップの中央部とチップの4コーナーの高さを測定し、ソリ量を計測する。ソリ量は200μm以下が好ましく、更に150μm以下が良い。結果を表１に示す。
次に、0.5umの電解Niメッキ施したCu板を280℃のはんだ浴に180sec浸漬しその後、Niメッキが破れていないかをSEM断面観察で合計30〜40mmの長さの界面で確認し、一部でもNiメッキ膜が破れ、CuとSnが直接反応しているものを不合格×とし、全面で、Niメッキが残存し、CuとSnが直接反応していないものと合格○とした。 実験結果を表１に示す。
Figure 2012016748
リフロー加熱後のシリコンチップのソリは、シリコンチップと絶縁基板に挟まれた鉛フリーはんだフリップチップ接続構造体の応力緩和を間接的に示すもので、鉛フリーはんだフリップチップ接続構造体に応力緩和が生じないはんだ組成であると、シリコンチップのソリによる歪みが大きく発生する。シリコンチップのソリによる歪みが発生すると、ゆがみの部分にクラックが発生しやすく、鉛フリーはんだフリップチップ接続構造体の信頼性が大きく低下してしまう。
表１の結果から解ることは、本願発明の鉛フリーはんだフリップチップ接続構造体の液相線温度が低く、またシリコンチップのソリによる歪みが小さく、Niに対する食われの特性も良好な事から、充分な信頼性を有していると考えられる。それに対して、比較例の鉛フリーはんだフリップチップ接続構造体は、液相線温度が高く、シリコンチップのソリによる歪みが大きく、信頼性が不足していることが解る。
本願発明の鉛フリーはんだフリップチップ接続構造体は、半導体パッケージ内のフリップチップのはんだ付だけでなく、フレキシブル基板と半導体のフリップチップ実装用のバンプなど両側が挟まれており、応力緩和が必要な箇所のはんだ付などに用いることが可能である。

Claims (6)

  1. シリコンチップと絶縁基板とを備え、インナーバンプを介して該シリコンチップのＮｉめっき電極が絶縁基板に鉛フリーはんだで接続された、フリップチップ接続構造体において、該鉛フリーはんだが、Ni 0．01〜0．5質量％、Cu0．3〜0．9質量％、残部Snからなるはんだ合金から構成されていることを特徴とするフリップチップ接続構造体。
  2. 前記はんだ合金が、さらに、Pを0．001〜0．01質量％を含有することを特徴とする請求項1記戟の鉛フリーはんだフリップチップ接続構造体。
  3. シリコンチップと絶縁基板とを備え、鉛フリーはんだのはんだボールによって形成されたインナーバンプを介して該シリコンチップのＮｉめっき電極が絶縁基板に鉛フリーはんだで接続された、フリップチップ接続構造体に用いられるインナーバンプ用のはんだボールであって、はんだ径が0．3mm以下であり、Ni 0．01〜0．5質量％、Cuを0．3〜0．9質量％、残部Snの鉛フリーはんだ組成からなることを特徴とするフリップチップ構造体のインナーバンプ用はんだボール。
  4. 前記鉛フリーはんだ組成がNi 0．02〜0．05質量％、Cuを0．3〜0．9質量％、残部Snからなることを特徴とする請求項３に記載のフリップチップ構造体のインナーバンプ用はんだボール。
  5. 前記鉛フリーはんだ組成が、さらに、Pを0．001〜0．01質量％を含有したことを特徴とする請求項３または請求項４に記載のフリップチップ構造体のインナーバンプ用はんだボール。
  6. 前記鉛フリーはんだ組成を有するはんだ合金の液相線温度が245℃以下であることを特徴とする請求項３ないし請求項５のいずれかに記載のフリップチップ構造体のインナーバンプ用はんだボール。
JP2011178539A 2008-03-05 2011-08-17 鉛フリーはんだ接続構造体およびはんだボール Active JP5422826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011178539A JP5422826B2 (ja) 2008-03-05 2011-08-17 鉛フリーはんだ接続構造体およびはんだボール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008055570 2008-03-05
JP2008055570 2008-03-05
JP2011178539A JP5422826B2 (ja) 2008-03-05 2011-08-17 鉛フリーはんだ接続構造体およびはんだボール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010501911A Division JP4899115B2 (ja) 2008-03-05 2009-03-03 鉛フリーはんだ接続構造体およびはんだボール

Publications (2)

Publication Number Publication Date
JP2012016748A true JP2012016748A (ja) 2012-01-26
JP5422826B2 JP5422826B2 (ja) 2014-02-19

Family

ID=41056013

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010501911A Active JP4899115B2 (ja) 2008-03-05 2009-03-03 鉛フリーはんだ接続構造体およびはんだボール
JP2011178539A Active JP5422826B2 (ja) 2008-03-05 2011-08-17 鉛フリーはんだ接続構造体およびはんだボール

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010501911A Active JP4899115B2 (ja) 2008-03-05 2009-03-03 鉛フリーはんだ接続構造体およびはんだボール

Country Status (6)

Country Link
US (1) US8975757B2 (ja)
EP (2) EP2261964A4 (ja)
JP (2) JP4899115B2 (ja)
KR (2) KR101279291B1 (ja)
CN (1) CN102017111B (ja)
WO (1) WO2009110458A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
US9426898B2 (en) * 2014-06-30 2016-08-23 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
US10468553B1 (en) 2014-12-18 2019-11-05 Soraa, Inc. Contact for semiconductor device
CN105397328A (zh) * 2015-12-15 2016-03-16 瑞声光电科技(常州)有限公司 Sn-Cu系无铅钎料及其制备方法
US9818717B2 (en) 2016-02-24 2017-11-14 International Business Machines Corporation Enhanced cleaning for water-soluble flux soldering
US10510668B1 (en) * 2018-07-16 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor device
JP6708942B1 (ja) * 2019-05-27 2020-06-10 千住金属工業株式会社 はんだ合金、はんだペースト、プリフォームはんだ、はんだボール、線はんだ、脂入りはんだ、はんだ継手、電子回路基板および多層電子回路基板
DE102020130638A1 (de) * 2019-12-11 2021-06-17 Infineon Technologies Ag Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251452A (ja) * 1992-03-06 1993-09-28 Tanaka Denshi Kogyo Kk 半導体素子用のはんだバンプ形成材料
WO1999048639A1 (fr) * 1998-03-26 1999-09-30 Nihon Superior Sha Co., Ltd. Soudure sans plomb
JPH11277290A (ja) * 1998-01-28 1999-10-12 Murata Mfg Co Ltd Ｐｂフリ―半田および半田付け物品
JP2000225490A (ja) * 1999-02-08 2000-08-15 Nihon Almit Co Ltd 無鉛半田合金
JP2001287082A (ja) * 2000-04-05 2001-10-16 Fuji Electric Co Ltd はんだ合金
JP2004066305A (ja) * 2002-08-07 2004-03-04 Mitsubishi Electric Corp はんだ
JP2005324257A (ja) * 2005-07-19 2005-11-24 Murata Mfg Co Ltd はんだ付け物品
WO2006064534A1 (ja) * 2004-12-13 2006-06-22 Renesas Technology Corp. 半導体装置
JP2007237249A (ja) * 2006-03-09 2007-09-20 Nippon Steel Materials Co Ltd 鉛フリーハンダ合金、ハンダボール及び電子部材

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3754152B2 (ja) * 1996-11-08 2006-03-08 田中電子工業株式会社 無鉛半田材料及びそれを用いた電子部品
JPH10144718A (ja) * 1996-11-14 1998-05-29 Fukuda Metal Foil & Powder Co Ltd スズ基鉛フリーハンダワイヤー及びボール
US6139979A (en) * 1999-01-28 2000-10-31 Murata Manufacturing Co., Ltd. Lead-free solder and soldered article
JP3832151B2 (ja) 1999-07-22 2006-10-11 株式会社日立製作所 鉛フリーはんだ接続構造体
JP3544904B2 (ja) * 1999-09-29 2004-07-21 株式会社トッパンＮｅｃサーキットソリューションズ はんだ、それを使用したプリント配線基板の表面処理方法及びそれを使用した電子部品の実装方法
EP1225001A1 (en) * 2000-03-17 2002-07-24 Tokyo First Trading Company Lead-free solder alloy
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
US6441499B1 (en) * 2000-08-30 2002-08-27 Lsi Logic Corporation Thin form factor flip chip ball grid array
JP2002134658A (ja) * 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20020155024A1 (en) * 2000-10-27 2002-10-24 H-Technologies Group, Inc. Lead-free solder compositions
US6689488B2 (en) * 2001-02-09 2004-02-10 Taiho Kogyo Co., Ltd. Lead-free solder and solder joint
JP2002261104A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置および電子機器
TW592872B (en) * 2001-06-28 2004-06-21 Senju Metal Industry Co Lead-free solder alloy
ATE334775T1 (de) * 2001-12-15 2006-08-15 Pfarr Stanztechnik Gmbh Bleifreies weichlot
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US7029542B2 (en) * 2002-07-09 2006-04-18 Senju Metal Industry Co., Ltd. Lead-free solder alloy
CN1477703A (zh) * 2002-08-02 2004-02-25 千住金属工业株式会社 焊球组件及其生产方法，形成焊块的方法
US6811892B2 (en) * 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
KR20040063025A (ko) 2003-01-04 2004-07-12 삼화비철공업 주식회사 납땜용 무연합금
US20040187976A1 (en) * 2003-03-31 2004-09-30 Fay Hua Phase change lead-free super plastic solders
US7282175B2 (en) * 2003-04-17 2007-10-16 Senju Metal Industry Co., Ltd. Lead-free solder
JP2005040847A (ja) * 2003-07-25 2005-02-17 Hitachi Metals Ltd はんだボールの製造方法
US7132746B2 (en) * 2003-08-18 2006-11-07 Delphi Technologies, Inc. Electronic assembly with solder-bonded heat sink
KR100576156B1 (ko) * 2003-10-22 2006-05-03 삼성전자주식회사 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
TW200541423A (en) * 2004-03-05 2005-12-16 Ngk Spark Plug Co Wiring substrate and process for manufacturing the same
WO2006040847A1 (ja) * 2004-10-14 2006-04-20 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP4620515B2 (ja) * 2005-04-11 2011-01-26 ルネサスエレクトロニクス株式会社 インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
US7628871B2 (en) * 2005-08-12 2009-12-08 Intel Corporation Bulk metallic glass solder material
JP2007141948A (ja) 2005-11-15 2007-06-07 Denso Corp 半導体装置
JP4609296B2 (ja) * 2005-12-05 2011-01-12 株式会社日立製作所 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP2007227783A (ja) * 2006-02-24 2007-09-06 Renesas Technology Corp 半導体装置の製造方法
JP5016975B2 (ja) * 2007-03-05 2012-09-05 株式会社東芝 半導体装置の製造方法
JP4389112B2 (ja) * 2008-01-17 2009-12-24 ホライゾン技術研究所株式会社 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251452A (ja) * 1992-03-06 1993-09-28 Tanaka Denshi Kogyo Kk 半導体素子用のはんだバンプ形成材料
JPH11277290A (ja) * 1998-01-28 1999-10-12 Murata Mfg Co Ltd Ｐｂフリ―半田および半田付け物品
WO1999048639A1 (fr) * 1998-03-26 1999-09-30 Nihon Superior Sha Co., Ltd. Soudure sans plomb
JP2000225490A (ja) * 1999-02-08 2000-08-15 Nihon Almit Co Ltd 無鉛半田合金
JP2001287082A (ja) * 2000-04-05 2001-10-16 Fuji Electric Co Ltd はんだ合金
JP2004066305A (ja) * 2002-08-07 2004-03-04 Mitsubishi Electric Corp はんだ
WO2006064534A1 (ja) * 2004-12-13 2006-06-22 Renesas Technology Corp. 半導体装置
JP2005324257A (ja) * 2005-07-19 2005-11-24 Murata Mfg Co Ltd はんだ付け物品
JP2007237249A (ja) * 2006-03-09 2007-09-20 Nippon Steel Materials Co Ltd 鉛フリーハンダ合金、ハンダボール及び電子部材

Also Published As

Publication number Publication date
KR20120102803A (ko) 2012-09-18
EP2903022A3 (en) 2015-11-11
CN102017111A (zh) 2011-04-13
WO2009110458A1 (ja) 2009-09-11
JPWO2009110458A1 (ja) 2011-07-14
JP5422826B2 (ja) 2014-02-19
KR20110010695A (ko) 2011-02-07
KR101279291B1 (ko) 2013-06-26
JP4899115B2 (ja) 2012-03-21
EP2261964A1 (en) 2010-12-15
CN102017111B (zh) 2013-01-16
EP2261964A4 (en) 2011-12-07
EP2903022A2 (en) 2015-08-05
US8975757B2 (en) 2015-03-10
US20110115084A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
JP5422826B2 (ja) 鉛フリーはんだ接続構造体およびはんだボール
KR101455966B1 (ko) 납프리 땜납 볼
JP4152596B2 (ja) ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
TWI392750B (zh) Lead-free solder alloy
JP5724411B2 (ja) はんだ、はんだ付け方法及び半導体装置
JPWO2005072906A1 (ja) 半田付用のフラックスおよび半田付方法
US7452750B2 (en) Capacitor attachment method
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP4211828B2 (ja) 実装構造体
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
US20090301760A1 (en) Method of Soldering a Module Board
JP2002185130A (ja) 電子回路装置及び電子部品
JPH0985484A (ja) 鉛フリーはんだとそれを用いた実装方法及び実装品
JP3460442B2 (ja) 鉛フリーはんだ及びそれを用いた実装品
JP2008218483A (ja) 半導体装置及びその製造方法
JPH11307585A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131104

R150 Certificate of patent or registration of utility model

Ref document number: 5422826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250