JP2015111617A

JP2015111617A - 実装方法

Info

Publication number: JP2015111617A
Application number: JP2013253001A
Authority: JP
Inventors: 光男碓氷; Mitsuo Usui; 浩太郎武田; Kotaro Takeda; 福田　浩; Hiroshi Fukuda; 浩福田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2013-12-06
Filing date: 2013-12-06
Publication date: 2015-06-18

Abstract

【課題】チップに形成されているデバイスにダメージを与えることなく、バンプを用いた実装ができるようにする。【解決手段】まず、図１Ａの（ａ）に示すように、チップ１０１の電極１０２（一方の電極）に、スタッドバンプ１０５を形成する（バンプ形成工程）。スタッドバンプ１０５は、形成面（電極１０２）より離れる側の先端に先細りとなる先端部１０６を備える。次に、基板１０３の電極１０４（他方の電極）に、スタッドバンプ１０５の先端部１０６の先端を当接させる。次に、加熱して荷重を印加することでスタッドバンプ１０５を電極１０４に圧下して圧潰することで、図１Ａの（ｂ）に示すように、圧潰したスタッドバンプ１０５を電極１０４に接合し、チップ１０１を基板１０３に実装する（実装工程）。【選択図】図１Ａ

Description

本発明は、チップを基板や他のチップに実装する実装方法に関するものである。

ＬＳＩ（Large scale integration）やＭＥＭＳ（Micro electro mechanical systems）デバイスの作製において、チップを対となるチップ、あるいはチップへ分割する前のウェハに張り合わせるフリップチップ実装技術が広く利用されている。これらのチップ実装技術は、「Chip on chip (CoC)」,「 Chip on Wafer (CoW)」などと呼ばれている。

上述したチップ実装技術では、例えば、チップ面に形成したバンプなどの突起状の構造を接合対象の電極に当接させ、ここに熱，荷重，超音波を加えることで、電気的接続と構造的接合を実現し、チップ同士あるいはチップを基板上に実装している。例えば、特許文献１の技術によれば、チップ上に形成したスタッドバンプを接合する際に、荷重を加えながら超音波振動を与え、バンプと電極との接合を行っている。

また、非特許文献１の技術によれば、次に示すように、スタッドバンプと電極（電極パッド）に接合している。まず、シリコン基板上の金（Ａｕ）薄膜にＡｕスタッドバンプを作製し、これを加圧することにより、平滑な表面（接合面）を備えて厚いＡｕバンプを形成する。次に、半導体チップのＡｕ薄膜電極およびＡｕバンプの表面（接合面）に、Ａｒ＋Ｏ₂またはＡｒ＋Ｈ₂ガスを用いた大気圧プラズマを照射して表面を活性化する。このように活性化した状態で、大気中で加熱し、また荷重を印加することにより、ＡｕバンプをＡｕ薄膜電極に接合し、チップを基板に実装している。表面活性化を行うことにより、超音波振動を加えずに、荷重を加えることによって、１５０℃という比較的低温でバンプと電極との接合を行っている。

特開２００１−１８９３３９号公報

山本道貴他、「大気圧プラズマで活性化したＡｕスタッドバンプによる半導体レーザ素子の低温接合」、２０１２年度精密工学会秋季大会学術講演会講演論文集、Ｋ３８、７５８−７６０頁、２０１２年。

しかしながら、上述した実装においては、バンプと電極との接合時に、チップ全体に超音波振動を加えるようにしている。また、超音波を印加しない場合においては、形成したＡｕバンプの接合強度を増加させるための表面改質のために、プラズマ処理などを行うようにしている。このため、微小な懸架構造を持つＭＥＭＳデバイスなどの繊細なデバイスにおいては、電極とバンプとの接合における超音波やプラズマ処理により、デバイスが損傷を受けてしまい、破壊されてしまうことがあるなどの問題が発生している。

本発明は、以上のような問題点を解消するためになされたものであり、チップに形成されているデバイスに損傷を与えることなく、バンプを用いた実装ができるようにすることを目的とする。

本発明に係る実装方法は、チップの実装面に形成されている電極、または基板の実装面に形成された電極の一方に形成されたＡｕから構成されたスタッドバンプと、他方の電極との接合により、チップを基板に実装する実装方法において、形成面より離れる側の先端に先細りとなる先端部を備えるスタッドバンプを、チップまたは基板の一方の電極に形成するバンプ形成工程と、チップまたは基板の他方の電極にスタッドバンプの先端部の先端を当接させ、加熱して荷重を加えることでスタッドバンプを他方の電極に圧下して圧潰し、圧潰したスタッドバンプを他方の電極に接合してチップを基板に実装する実装工程とを備え、先端部は、実装工程の荷重の印加のみによる圧下で圧潰する範囲の径とされ、他方の電極の表面はＡｕから構成され、実装工程では、接合前の先端部の表面より内側に存在していた清浄領域を、荷重の印加による先端部の圧潰により露呈させて他方の電極に接触させる。

上記実装方法において、実装工程では、１５０℃に加熱し、かつ、１つのスタッドバンプに加わる荷重が１Ｎ以上として荷重の印加を行えばよい。なお、チップおよび基板は、シリコンから構成されている。

以上説明したことにより、本発明によれば、チップに形成されているデバイスに損傷を与えることなく、バンプを用いた実装ができるようになるという優れた効果が得られる。

図１Ａは、本発明の実施の形態における実装方法を説明するための各工程の状態を示す構成図である。図１Ｂは、本発明の実施の形態における実装方法を説明するための各工程の状態を示す構成図である。図２は、本発明の実施の形態における実装方法を説明するフローチャートである。図３は、ワイヤボンディングによるＡｕスタッドバンプの形成を説明する説明図である。図４は、本発明の実施の形態における実装方法を説明するための各工程の状態を示す構成図である。図５は、本発明の実施の形態における実装方法を説明するための各工程の状態を示す構成図である。図６は、本発明の実施の形態における実装方法を説明するための各工程の状態を示す構成図である。図７は、本発明の実施の形態における実装方法を説明するための各工程の状態を示す構成図である。

以下、本発明の実施の形態について図を参照して説明する。図１Ａ，図１Ｂは、本発明の実施の形態における実装方法を説明するための各工程の状態を示す構成図である。図１Ａ，図１Ｂでは、各工程における構成を側方から見た状態を示している。この実装方法は、チップ１０１の実装面に形成されている電極１０２、または基板１０３の実装面に形成された電極１０４の一方に形成されたＡｕから構成されたスタッドバンプ１０５と、他方の電極との接合により、チップ１０１を基板１０３に実装する。

まず、図１Ａの（ａ）に示すように、チップ１０１の電極１０２（一方の電極）に、スタッドバンプ１０５を形成する（バンプ形成工程）。スタッドバンプ１０５は、形成面（電極１０２）より離れる側の先端に先細りとなる先端部１０６を備える。次に、チップ１０１および基板１０３を加熱してから、基板１０３の電極１０４（他方の電極）に、スタッドバンプ１０５の先端部１０６の先端を当接させる。後述する荷重をかける時点で所定の温度に加熱されていればよいが、当接させるときのチップ１０１と基板１０３との位置合わせを行う段階で、所定の温度に加熱されている方がよい。位置合わせをした後で加熱を行うと、合わせた位置関係が変化し、位置合わせ精度の低下を招く場合があるが、加熱をしておくことでこれが抑制できる。ここで、電極１０４の表面は、Ａｕから構成されている。

次に、加熱を継続した状態で荷重を印加することで、先端部を当接させているスタッドバンプ１０５を電極１０４の側に圧下して（押し付けて）圧潰することで、図１Ａの（ｂ）に示すように、圧潰したスタッドバンプ１０５を電極１０４に接合し、チップ１０１を基板１０３に実装する（実装工程）。ここで、スタッドバンプ１０５の先端部１０６は、上述した実装工程の荷重の印加のみで圧潰する範囲の径とされていればよい。また、上述した実装工程では、接合前の先端部１０６の表面より内側に存在していた清浄領域（新生領域）を、荷重の印加による先端部１０６の圧潰により露呈させ、電極１０４に接触する状態とする。

また、スタッドバンプ１０５は、基板１０３の電極１０４に形成しておいてもよい。まず、図１Ｂの（ａ）に示すように、基板１０３の電極１０４（一方の電極）に、スタッドバンプ１０５を形成する（バンプ形成工程）。前述したように、スタッドバンプ１０５は、形成面（電極１０４）より離れる側の先端に、先細りとなる先端部１０６を備える。次に、チップ１０１の電極１０２（他方の電極）に、スタッドバンプ１０５の先端部１０６の先端を当接させる。ここで、電極１０２の表面は、Ａｕから構成されている。

次に、加熱して荷重を印加することでスタッドバンプ１０５を電極１０２に圧下して圧潰することで、図１Ｂの（ｂ）に示すように、圧潰したスタッドバンプ１０５を電極１０２に接合し、チップ１０１を基板１０３に実装する（実装工程）。ここで、先端部１０６は、実装工程の荷重の印加のみで圧潰する範囲の径とされていればよい。また、上述した実装工程では、接合前の先端部１０６の表面より内側に存在していた清浄領域を、荷重の印加による先端部１０６の圧潰により露呈させ、電極１０２に接触する状態とする。なお、この場合においても、先に加熱をしてから、電極１０２に先端部１０６の先端を当接させるようにするとよい。

上述したように、実施の形態によれば、スタッドバンプ１０５に先端部１０６を設け、先端部１０６を圧潰することで、この内側に存在していた清浄領域を露呈させ、接合対象の電極に接触する状態とした。この結果、プラズマ照射による表面活性化や、超音波の印加などをすることなく、バンプと電極とを接合することによるチップの実装（フリップチップ実装）が実現できるようになる。なお、スタッドバンプ１０５および接合対象の電極表面は、Ａｕから構成されているので、上述した接合は、Ａｕ−Ａｕによる直接接合と言える。

以下、より詳細に説明する。以下では、図２のフローチャートを用いて実装過程について説明する。まず、ステップＳ２０１で、電極にＡｕスタッドバンプを形成する。Ａｕスタッドバンプの形成は、例えば、ワイヤボンディング装置を用いればよい。まず、図３の（ａ）に示すように、ワイヤボンディング装置に取り付けられたキャピラリ３０１の先端より、Ａｕワイヤ３０２を吐出させ、吐出させたＡｕワイヤ３０２の先端に、電極３０３からの放電によりボール３０４を形成する。

次に、図３の（ｂ）に示すように、形成したボール３０４を、基板３０５の電極３０６に押し当てる（圧下して圧潰する）。このとき、基板３０５が固定されているステージ（不図示）の温度を１５０℃程度に加熱し、また、キャピラリ３０１には超音波を印加する。これにより、ボール３０４が、キャピラリ３０１の先端部の形状に成型され、Ａｕスタッドバンプの形状となる。この後、Ａｕワイヤ３０２をクランプした状態で、キャピラリ３０１を基板３０５より離間する方向（上方）に引き離し、Ａｕワイヤ３０２を切断する。この切断条件を適宜に設定することで、図３の（ｃ）に示すように、所望とする形状の先端部３０８を備えるＡｕスタッドバンプ３０７が形成できる。なお、基板３０５は、チップであってもよい。

ここで、図４の（ａ）に示すように、チップ４０１および基板４１１は、シリコンから構成されている。また、上述したＡｕワイヤは、例えば直径２５μｍであり、９９％以上のＡｕから構成されている。また、上述したボールの径は、約５０〜６０μｍとすればよい。この条件であれば、図４の（ａ）に示すように、形成したＡｕスタッドバンプ４０３の台座部４０５の直径は、７０〜８０μｍ程度となる。また、先端部４０４を含むＡｕスタッドバンプ４０３の高さＨ１は、約９０μｍになる。

上述したようにＡｕスタッドバンプを形成した後、ステップＳ２０２で、チップと基板とを接合面で向かい合わせて配置し、また、Ａｕスタッドバンプと、これを接合する電極との位置合わせを行う。なお、電極表面にはＡｕが形成されている。電極表面へのＡｕ形成は、蒸着法，スパッタ法，あるいはめっき法などにより実施すればよい。

次に、ステップＳ２０３で、チップおよび基板を大気中で同時に１５０℃に加熱する。チップおよび基板の温度が均一になった状態で、Ａｕスタッドバンプの先端部を電極表面に接触させ、１つのＡｕスタッドバンプ当たり１Ｎの荷重に到達するまで、両者の間に徐々に荷重を加えていく。これらのことにより、図４の（ｂ）に示すように、Ａｕスタッドバンプ４０３の先端部４０４は、接触しているＡｕ表面を有する電極４１２に押し当てられ、荷重の上昇とともに垂直方向に押し潰されていく。

上述した圧下により圧潰されることで、Ａｕスタッドバンプ４０３が変形するとともに、電極４１２と接する先端部４０４には、新しい清浄面４０６が露呈して生成される。荷重値がＡｕスタッドバンプ当たり１Ｎに到達した状態で、圧下する状態を１８０秒間保持することにより、電極表面のＡｕとＡｕスタッドバンプとの接合（直接接合）が行われる。図４の（ｃ）に示すように、接合後のＡｕスタッドバンプ４０３の高さＨ２は、初期の高さの約１／３の約３０μｍになり、電極４１２との接合部の直径は５０〜６０μｍになる。

ここで、先端部４０４の高さ（長さ）は、Ａｕスタッドバンプ４０３の全体高さの１／３程度であればよいことが判明している。これより長くすると、チップ４０１平面の法線（垂直）方向に、先端部４０４の形状が維持し難くなる。一方、先端部４０４が短すぎると、上述したように、圧下により圧潰しても、清浄面の露呈が実現できない場合が発生する。したがって、先端部４０４の長さは、形状が維持でき、かつ、圧潰により清浄面が露呈できる範囲に、適宜に設定すればよい。

ところで、上述したように、チップおよび基板の両者がシリコンから構成されているので、熱膨張係数差による応力の発生が抑制できるようになる。特に、チップおよび基板を同じ温度で加熱した状態で、スタッドバンプと電極との接合を行うことで、より効果的に応力発生が抑制できる。例えば、シリコンチップをガラスエポキシ製プリント配線板に実装する場合などの一般的な異種材料間の実装に比較して、上述した構成とすることで、熱膨張係数差による応力をより小さくすることができる。これにより、チップと基板との間にアンダーフィル材を注入することなく、十分な接合強度が確保できるようになる。

上述したように、チップおよび基板の両者がシリコンから構成されている場合に、本発明の実装方法により実装したチップのせん断強度試験を実施した結果、１つのＡｕスタッドバンプ当たり平均１００ｇｆの値が得られた。また、接合されたすべてのＡｕスタッドバンプにおいて、良好な導通性が確認できた。

ところで、次に説明するように、本発明は、様々な形状とされている実装状態に対応させることができる。例えば、図５に示すように、実装面に段差部５０５が形成された基板５１１にチップ５０１を実装することができる。基板５１１の実装面には段差部５０５が形成されているため、一部の電極５１２は、他の電極５１２に比較して基板５１１の内側に入り込んだ状態となる。

これに対し、チップ５０１の実装面は、段差がなく平坦な場合、各電極５０２の上に同一の大きさに形成された複数のＡｕスタッドバンプ５０３は、各先端部５０４の、チップ５０１の実装面からの先端高さは、同じ状態となる。この場合、段差部５０５に形成されている電極５１２と、ここに対応するＡｕスタッドバンプ５０３との間隔は、他の間隔とは異なる状態となる。しかしながら、本発明によれば、Ａｕスタッドバンプ５０３が大きく変形するため、段差部５０５の他領域との間隔の差が吸収され、この領域においても接合が可能となり、確実な実装ができる。

また、例えば、図６に示すように、一部のＡｕスタッドバンプ６０３の先端部６０４ａが、他のＡｕスタッドバンプ６０３の先端部６０４より長い状態があるなど、ばらついていても、チップ６０１を基板６１２に実装できる。このように、長さが異なる先端部６０４ａが存在すると、これに対応する基板６１１の電極６１２との間隔は、他の間隔とは異なる状態となる。

しかしながら、本発明によれば、Ａｕスタッドバンプ６０３が大きく変形する。例えば、Ａｕスタッドバンプ６０３は、形成面からの初初期高の約１／３まで変形させて接合させる。このため、長さが異なる先端部６０４ａと他領域との間隔の差が吸収され、先端部６０４ａにおいても接合が可能となり、確実な実装ができる。このように、本発明によれば、上述したような寸法のばらつきには影響を受けず、接合を行うことができる。

また、図７に示すように、チップ７０１が、基板７１１の実装面に対して傾いた状態であっても、実装が可能である。なお、図７では、チップ７０１の実装面の電極７０２に、先端部７０４を備えるＡｕスタッドバンプ７０３を形成し、Ａｕスタッドバンプ７０３を、基板７１１に形成されている電極７１２に接合する場合を例にしている。なお、実際には、接合前にチップと基板との平行度を十分に確認してから接合を行うため、図７を用いて説明した状況が発生することは稀である。このような状況下においても、Ａｕスタッドバンプの変形が十分行われる領域においては、電極との接合が可能である。

以上に説明したように、本発明によれば、Ａｕスタッドバンプの先端部を大きく変形させることにより、清浄面を生成しながら接合を行うため、表面活性化工程や超音波振動を加えることが不要であり、チップに形成されているデバイスに損傷を与えることなく、バンプを用いた実装ができるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、Ａｕスタッドバンプをワイヤボンディング装置を用いて作製するようにしたが、これに限るものではなく、例えばモールドによりＡｕスタッドバンプを形成してもよく、また、めっき法を利用してＡｕスタッドバンプを形成してもよい。また、上述では、基板（実装基板）にチップを実装する場合を例に説明したが、これに限るものではなく、チップにチップを実装する場合についても同様である。この場合、一方のチップを基板と考えればよい。また、Ａｕスタッドバンプは、パラジウム（Ｐｄ）が１〜０．５％程度添加されていてもよい。

１０１…チップ、１０２…電極、１０３…基板、１０４…電極、１０５…スタッドバンプ、１０６…先端部。

Claims

チップの実装面に形成されている電極、または基板の実装面に形成された電極の一方に形成されたＡｕから構成されたスタッドバンプと、他方の電極との接合により、前記チップを前記基板に実装する実装方法において、
形成面より離れる側の先端に先細りとなる先端部を備える前記スタッドバンプを、前記チップまたは前記基板の一方の電極に形成するバンプ形成工程と、
前記チップまたは前記基板の他方の電極に前記スタッドバンプの前記先端部の先端を当接させ、加熱して荷重を加えることで前記スタッドバンプを前記他方の電極に圧下して圧潰し、圧潰したスタッドバンプを前記他方の電極に接合して前記チップを前記基板に実装する実装工程と
を備え、
前記先端部は、前記実装工程の荷重の印加のみによる圧下で圧潰する範囲の径とされ、
前記他方の電極の表面はＡｕから構成され、
前記実装工程では、接合前の前記先端部の表面より内側に存在していた清浄領域を、荷重の印加による前記先端部の圧潰により露呈させて前記他方の電極に接触させる
ことを特徴とする実装方法。
請求項１記載の実装方法において、
前記チップおよび前記基板は、シリコンから構成されていることを特徴とする実装方法。
請求項１または２記載の実装方法において、
前記実装工程では、１５０℃に加熱し、かつ、１つの前記スタッドバンプに加わる荷重が１Ｎ以上として前記荷重の印加を行うことを特徴とする実装方法。