JP6174473B2 - 実装方法 - Google Patents
実装方法 Download PDFInfo
- Publication number
- JP6174473B2 JP6174473B2 JP2013253002A JP2013253002A JP6174473B2 JP 6174473 B2 JP6174473 B2 JP 6174473B2 JP 2013253002 A JP2013253002 A JP 2013253002A JP 2013253002 A JP2013253002 A JP 2013253002A JP 6174473 B2 JP6174473 B2 JP 6174473B2
- Authority
- JP
- Japan
- Prior art keywords
- stud bump
- substrate
- mounting
- tip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 58
- 238000010438 heat treatment Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000010931 gold Substances 0.000 description 22
- 238000005304 joining Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Description
本発明は、チップを基板や他のチップに実装する実装方法に関するものである。
ＬＳＩ（Large scale integration）やＭＥＭＳ（Micro electro mechanical systems）デバイスの作製において、チップを対となるチップ、あるいはチップへ分割する前のウェハに張り合わせるフリップチップ実装技術が広く利用されている。これらのチップ実装技術は、「Chip on chip (CoC)」,「 Chip on Wafer (CoW)」などと呼ばれている。
上述したチップ実装技術では、例えば、チップ面に形成したバンプなどの突起状の構造を接合対象の電極に当接させ、ここに熱，荷重，超音波を加えることで、電気的接続と構造的接合を実現し、チップ同士あるいはチップを基板上に実装している。例えば、特許文献１の技術によれば、チップ上に形成したスタッドバンプを接合する際に、荷重を加えながら超音波振動を与え、バンプと電極との接合を行っている。
また、非特許文献１の技術によれば、次に示すように、スタッドバンプと電極（電極パッド）に接合している。まず、シリコン基板上の金（Ａｕ）薄膜にＡｕスタッドバンプを作製し、これを加圧することにより、平滑な表面（接合面）を備えて厚いＡｕバンプを形成する。次に、半導体チップのＡｕ薄膜電極およびＡｕバンプの表面（接合面）に、Ａｒ＋Ｏ2またはＡｒ＋Ｈ2ガスを用いた大気圧プラズマを照射して表面を活性化する。このように活性化した状態で、大気中で加熱し、また荷重を印加することにより、ＡｕバンプをＡｕ薄膜電極に接合し、チップを基板に実装している。表面活性化を行うことにより、超音波振動を加えずに、荷重を加えることによって、１５０℃という比較的低温でバンプと電極との接合を行っている。
山本 道貴 他、「大気圧プラズマで活性化したＡｕスタッドバンプによる半導体レーザ素子の低温接合」、２０１２年度精密工学会秋季大会学術講演会講演論文集、Ｋ３８、７５８−７６０頁、２０１２年。
しかしながら、上述した実装においては、バンプと電極との接合時に、チップ全体に超音波振動を加えるようにしている。また、超音波を印加しない場合においては、形成したＡｕバンプの接合強度を増加させるための表面改質のために、プラズマ処理などを行うようにしている。このため、微小な懸架構造を持つＭＥＭＳデバイスなどの繊細なデバイスにおいては、電極とバンプとの接合における超音波やプラズマ処理により、デバイスが損傷を受けてしまい、破壊されてしまうことがあるなどの問題が発生している。
本発明は、以上のような問題点を解消するためになされたものであり、チップに形成されているデバイスに損傷を与えることなく、バンプを用いた実装ができるようにすることを目的とする。
本発明に係る実装方法は、形成面より離れる側の先端に先細りとなる第１先端部を備えるＡｕから構成された第１スタッドバンプを、第１基板の実装面に形成された第１電極に形成する第１バンプ形成工程と、形成面より離れる側の先端に先細りとなる第２先端部を備えるＡｕから構成された第２スタッドバンプを、第２基板の実装面に形成された第２電極に形成する第２バンプ形成工程と、平板を第１スタッドバンプの第１先端部の先端に当接させて荷重を加えることで、第１スタッドバンプを第１基板側に圧下して圧潰し、第１先端部の表面より内側に存在していた清浄領域を露呈させ、第１スタッドバンプの上面に、第１基板の実装面に平行な第１接合面を形成する第１接合面形成工程と、平板を第２スタッドバンプの第２先端部の先端に当接させて荷重を加えることで、第２スタッドバンプを第２基板側に圧下して圧潰し、第２先端部の表面より内側に存在していた清浄領域を露呈させ、第２スタッドバンプの上面に、第２基板の実装面に平行な第２接合面を形成する第２接合面形成工程と、各々対応する第１スタッドバンプの第１接合面と第２スタッドバンプの第２接合面とを当接させ、加熱して荷重を加えることで、第１スタッドバンプおよび第２スタッドバンプを互いに圧潰して接合することで、第１基板を第２基板に実装する実装工程とを備え、第１先端部および第２先端部は、荷重の印加による圧下で圧潰する範囲の径し、第１接合面形成工程，第２接合面形成工程では、実装工程よりも小さな荷重を加え、実装工程では、接合前の第１接合面および第２接合面より内側に存在していた清浄領域を、荷重の印加による圧潰により露呈させて接合させる。
上記実装方法において、第１基板および第２基板は、シリコンから構成されているとよい。また、実装工程では、１５０℃に加熱し、かつ、１つの第１スタッドバンプおよび第２スタッドバンプに加わる荷重が１Ｎ以上として接合を行えばよい。
以上説明したことにより、本発明によれば、チップに形成されているデバイスに損傷を与えることなく、バンプを用いた実装ができるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図１Ａ〜図１Ｉは、本発明の実施の形態における実装方法を説明するための各工程における状態を示す構成図である。図１Ａ，図１Ｃ，図１Ｄ，図１Ｅ，図１Ｆ，図１Ｇ，図１Ｈ，図１Ｉは、側方から見た状態を示し、図１Ｂは、部分断面図である。
まず、図１Ａに示すように、第１基板１０１の第１電極１０２に、Ａｕから構成された第１スタッドバンプ１０３を形成する（第１バンプ形成工程）。第１スタッドバンプ１０３は、形成面（第１電極１０２）より離れる側の先端に、先細りとなる第１先端部１０４を備える。また、第１基板１０１は、例えば、シリコンから構成されたシリコンチップである。
ここで、第１スタッドバンプ１０３の形成例について説明する。第１スタッドバンプ１０３の形成は、例えば、ワイヤボンディング装置を用いればよい。まず、図１Ｂの（ａ）に示すように、ワイヤボンディング装置に取り付けられたキャピラリ２０１の先端より、Ａｕワイヤ２０２を吐出させ、吐出させたＡｕワイヤ２０２の先端に、電極２０３からの放電によりボール２０４を形成する。
次に、図１Ｂの（ｂ）に示すように、形成したボール２０４を、第１基板１０１の第１電極１０２に押し当てる（圧下して圧潰する）。このとき、第１基板１０１が固定されているステージ（不図示）の温度を１５０℃程度に加熱し、また、キャピラリ２０１には超音波を印加する。これにより、ボール２０４が、キャピラリ２０１の先端部の形状に成型され、スタッドバンプの形状となる。
この後、Ａｕワイヤ２０２をクランプした状態で、キャピラリ２０１を第１基板１０１より離間する方向（上方）に引き離し、Ａｕワイヤ２０２を切断する。この切断条件を適宜に設定することで、図１Ｂの（ｃ）に示すように、所望とする形状の第１先端部１０４を備える第１スタッドバンプ１０３が形成できる。ここで、第１先端部１０４は、後に説明する荷重の印加による圧下（押し付け）で圧潰する範囲の径とされていればよい。以下に説明する第２先端部１１４についても、同様である。
次に、図１Ｃに示すように、第２基板１１１の第２電極１１２に、Ａｕから構成された第２スタッドバンプ１１３を形成する（第２バンプ形成工程）。第２スタッドバンプ１１３は、形成面（第２電極１１２）より離れる側の先端に、先細りとなる第２先端部１１４を備える。また、第２基板１１１は、例えば、シリコンから構成された実装基板である。第２スタッドバンプ１１３も、上述した第１スタッドバンプ１０３と同様に形成すればよく、第２スタッドバンプ１１３は、第１スタッドバンプ１０３と同じ形状，同じ大きさとすればよい。
次に、図１Ｄの（ａ）に示すように、平板１２１を用意し、平板１２１の平面が第１基板１０１の実装面に平行となる状態に配置する。平板１２１は、市販されている、鏡面研磨されているシリコンウエハを用いればよい。ここで、前述したワイヤボンディングにおいて、Ａｕワイヤ２０２は、例えば直径２５μｍであり、９９％以上のＡｕから構成されている。また、ボール２０４の径は、約５０〜６０μｍとすればよい。この条件であれば、前述したように形成した第１スタッドバンプ１０３の台座部１０５の直径は、７０〜８０μｍ程度となる。また、第１先端部１０４を含む第１スタッドバンプ１０３の高さＨ１は、約９０μｍになる。
次に、上述した平行な状態を維持し、平板１２１の平面を第１スタッドバンプ１０３の第１先端部１０４の先端に当接させて荷重を加える。これにより、図１Ｄの（ｂ）に示すように、第１スタッドバンプ１０３を第１基板１０１側に圧下して圧潰し、第１先端部１０４の表面より内側に存在していた清浄領域（新生領域）１０４ａを露呈させる。この圧潰をある程度継続し、図１Ｄの（ｃ）および図１Ｅに示すように、第１スタッドバンプ１０３の上面に、第１基板１０１の実装面に平行な第１接合面１０６を形成する（第１接合面形成工程）。
上述した圧下は、１つのスタッドバンプあたりに、室温（２３℃程度）で０．８Ｎの荷重が印加される条件とすればよい。この条件で第１接合面１０６を形成した状態の第１スタッドバンプ１０３の高さＨ２は、初期の高さＨ１の約１／２の約４５μｍになり、第１接合面１０６の平面視の直径は、３０〜４０μｍになる。
ここで、第１先端部１０４の高さ（長さ）は、第１スタッドバンプ１０３の全体高さの１／３程度であればよいことが判明している。これより長くすると、第１基板１０１平面の法線（垂直）方向に、第１先端部１０４の形状が維持し難くなる。一方、第１先端部１０４が短すぎると、上述したように、圧下により圧潰しても、清浄面の露呈が実現できない場合が発生する。従って、第１先端部１０４の長さは、形状が維持でき、かつ、圧潰により清浄面が露呈できる範囲に、適宜に設定すればよい。
次に、上述同様に、平板１２１を第２スタッドバンプ１１３の第２先端部１１４の先端に当接させて荷重を加えることで、第２スタッドバンプ１１３を第２基板１１１側に圧下して圧潰する。これにより、第２先端部１１４の表面より内側に存在していた清浄領域を露呈させ、図１Ｆに示すように、第２スタッドバンプ１１３の上面に、第２基板１１１の実装面に平行な第２接合面１１６を形成する（第２接合面形成工程）。
次に、図１Ｇに示すように、各々対応する、第１スタッドバンプ１０３の第１接合面１０６と、第２スタッドバンプ１１３の第２接合面１１６とを当接させる。この状態で、加熱し、また両者に荷重を加えることで、第１スタッドバンプ１０３および第２スタッドバンプ１１３を互いに圧潰して接合し、第１基板１０１を第２基板１１１に実装する。
上述した接合では、まず、図１Ｈの（ａ）に示すように、各々対応する第１スタッドバンプ１０３の第１接合面と、第２スタッドバンプ１１３の第２接合面１１６とを、よく知られた位置合わせ法により位置合わせし、互いの面が相対する状態とする。このとき、第１基板１０１の実装面と、第２基板１１１の実装面とは、互いに平行な状態とする。
次に、上述した平行な状態を維持し、例えば、第１基板１０１を第２基板１１１の方に移動させ、図１Ｈの（ｂ）に示すように、各々対応する第１スタッドバンプ１０３の第１接合面と、第２スタッドバンプ１１３の第２接合面１１６とを当接させる。なお、チップ１０１および基板１０３を加熱してから、上述した位置合わせを行い、互いの接合面同士を当接させるようにするとよい。チップ１０１と基板１０３との位置合わせを行う段階で、所定の温度に加熱されている方がよい。位置合わせをした後で加熱を行うと、合わせた位置関係が変化し、位置合わせ精度の低下を招く場合があるが、加熱をしておくことでこれが抑制できる。
次いで、加熱を継続した状態で、両者に荷重を加える。これにより、図１Ｈの（ｃ）および図１Ｉに示すように、第１スタッドバンプ１０３と第２スタッドバンプ１１３とを圧潰し、接合前の第１接合面１０６および第２接合面１１６より内側に存在していた清浄領域を露呈させ、両者を接合する。ここで、加熱は１５０℃とし、また、１つのスタッドバンプあたりに１．０Ｎの荷重が印加される条件とすればよい。また、この荷重は、１８０秒間継続して印加すればよい。
この条件により、接合した第１スタッドバンプ１０３および第２スタッドバンプ１１３の高さＨ３は、初期の高さＨ１の約１／３の約３０μｍになる。また、互いに接合している第１接合面１０６および第２接合面１１６の平面視の直径は、６０〜７０μｍに拡大する。
ここで、接合時には、上述した荷重の印加により、各スタッドバンプが再度、圧潰して清浄領域を露呈することが重要となる。これに対し、接合面形成時の荷重が大きすぎると、接合面を形成した各スタッドバンプがこれ以上変形（圧潰）しなくなり、上述したような接合が得られなくなる場合が発生する。従って、接合面形成時の荷重は、先端部がある程度圧潰して平坦な接合面が形成されればよく、印加する荷重の値は、接合時の荷重より小さい値とし、あまり大きくしないことが重要となる。
上述したように、本発明の実施の形態によれば、まず、各スタッドバンプに先端部を設け、この先端部を圧潰することで、この内側に存在していた清浄領域を露呈させた接合面を形成する。次いで、加熱を開始してから清浄領域を露呈させた接合面同士を当接し、加熱を継続した状態で荷重を印加することで、各スタッドバンプを圧潰し、更に清浄領域を露呈させ、接合面同士を接合するようにした。この結果、プラズマ照射による表面活性化や、超音波の印加などをすることなく、各スタッドバンプ同士を接合することによる実装（フリップチップ実装）が実現できるようになる。
ここで、清浄領域を露呈させた接合面を形成した後、この接合面における清浄領域が維持できる期間内に、上述した当接および接合を実施することが重要となる。先端部を圧潰して形成した接合面は、時間の経過とともに清浄度が低下するので、接合面を形成した後、直ちに、接合を実施した方がよい。
ところで、上述したように、第１基板および第２基板の両者がシリコンから構成されているので、熱膨張係数差による応力の発生が抑制できるようになる。特に、両者を同じ温度で加熱した状態で、各スタッドバンプ同士の接合を行うことで、より効果的に応力発生が抑制できる。例えば、第１基板がシリコンチップであり、第２基板がガラスエポキシ製プリント配線板であり、シリコンチップをガラスエポキシ製プリント配線板に実装する場合など、一般的な異種材料間の実装に比較して、上述した構成とすることで、熱膨張係数差による応力をより小さくすることができる。これにより、チップと基板との間にアンダーフィル材を注入することなく、十分な接合強度が確保できるようになる。
上述したように、第１基板および第２基板の両者がシリコンから構成されている場合に、本発明の実装方法により実装した場合のせん断強度試験を実施した結果、互いに接合している１対のスタッドバンプ当たり、平均１００ｇｆの値が得られた。また、接合されたすべての対となるスタッドバンプにおいて、良好な導通性が確認できた。
以上に説明したように、本発明によれば、Ａｕからなるスタッドバンプを接合する２つの基板の両者に形成し、各々のスタッドバンプの先端部を大きく変形させることにより、清浄面を生成しながら両者の接合を行うため、表面活性化工程や超音波振動を加えることが不要であり、チップに形成されているデバイスに損傷を与えることなく、バンプを用いた実装ができるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、ワイヤボンディング装置を用いてスタッドバンプを作製するようにしたが、これに限るものではなく、例えばモールドによりスタッドバンプを形成してもよく、また、めっき法を利用してスタッドバンプを形成してもよい。また、スタッドバンプは、パラジウム（Ｐｄ）が１〜０．５％程度添加されているＡｕから構成してもよい。
１０１…第１基板、１０２…第１電極、１０３…第１スタッドバンプ、１０４…第１先端部、１０５…台座部、１０６…第１接合面、１１１…第２基板、１１２…第２電極、１１３…第２スタッドバンプ、１１４…第２先端部、１１６…第２接合面、１２１…平板。
Claims (3)
- 形成面より離れる側の先端に先細りとなる第１先端部を備えるＡｕから構成された第１スタッドバンプを、第１基板の実装面に形成された第１電極に形成する第１バンプ形成工程と、
形成面より離れる側の先端に先細りとなる第２先端部を備えるＡｕから構成された第２スタッドバンプを、第２基板の実装面に形成された第２電極に形成する第２バンプ形成工程と、
平板を前記第１スタッドバンプの前記第１先端部の先端に当接させて荷重を加えることで、前記第１スタッドバンプを前記第１基板側に圧下して圧潰し、前記第１先端部の表面より内側に存在していた清浄領域を露呈させ、前記第１スタッドバンプの上面に、前記第１基板の実装面に平行な第１接合面を形成する第１接合面形成工程と、
平板を前記第２スタッドバンプの前記第２先端部の先端に当接させて荷重を加えることで、前記第２スタッドバンプを前記第２基板側に圧下して圧潰し、前記第２先端部の表面より内側に存在していた清浄領域を露呈させ、前記第２スタッドバンプの上面に、前記第２基板の実装面に平行な第２接合面を形成する第２接合面形成工程と、
各々対応する前記第１スタッドバンプの第１接合面と前記第２スタッドバンプの第２接合面とを当接させ、加熱して荷重を加えることで、前記第１スタッドバンプおよび前記第２スタッドバンプを互いに圧潰して接合することで、前記第１基板を前記第２基板に実装する実装工程と
を備え、
前記第１先端部および前記第２先端部は、荷重の印加による圧下で圧潰する範囲の径とし、
前記第１接合面形成工程，前記第２接合面形成工程では、前記実装工程よりも小さな荷重を加え、
前記実装工程では、接合前の第１接合面および前記第２接合面より内側に存在していた清浄領域を、荷重の印加による圧潰により露呈させて接合させる
ことを特徴とする実装方法。 - 請求項１記載の実装方法において、
前記第１基板および前記第２基板は、シリコンから構成されていることを特徴とする実装方法。 - 請求項１または２記載の実装方法において、
前記実装工程では、１５０℃に加熱し、かつ、１つの前記第１スタッドバンプおよび前記第２スタッドバンプに加わる荷重が１Ｎ以上として前記接合を行うことを特徴とする実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013253002A JP6174473B2 (ja) | 2013-12-06 | 2013-12-06 | 実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013253002A JP6174473B2 (ja) | 2013-12-06 | 2013-12-06 | 実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015111618A JP2015111618A (ja) | 2015-06-18 |
| JP6174473B2 true JP6174473B2 (ja) | 2017-08-02 |
Family
ID=53526263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013253002A Expired - Fee Related JP6174473B2 (ja) | 2013-12-06 | 2013-12-06 | 実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6174473B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230164023A (ko) * | 2021-03-30 | 2023-12-01 | 미쓰이금속광업주식회사 | 다층 기판의 제조 방법 및 배선 기판 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368039A (ja) * | 2001-06-07 | 2002-12-20 | Fuji Electric Co Ltd | フリップチップ実装構造及びその製造方法 |
| JP4035138B2 (ja) * | 2004-07-20 | 2008-01-16 | 松下電工株式会社 | フリップチップ実装方法 |
| JP2006156544A (ja) * | 2004-11-26 | 2006-06-15 | Denso Corp | 基板の実装構造およびその実装方法 |
-
2013
- 2013-12-06 JP JP2013253002A patent/JP6174473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015111618A (ja) | 2015-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4842662A (en) | Process for bonding integrated circuit components | |
| US10312216B2 (en) | Systems and methods for bonding semiconductor elements | |
| JP4885956B2 (ja) | 微小電気機械システムのパッケージング及び配線 | |
| TWI548319B (zh) | 提供可撓性結構的方法及可撓性裝置 | |
| JP2007305799A (ja) | 半導体装置の製造方法 | |
| JP6887416B2 (ja) | 超音波を用いた自己整列を伴う直接結合のための方法 | |
| JP6174473B2 (ja) | 実装方法 | |
| JPWO2014077044A1 (ja) | フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法 | |
| JP2010092931A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP2013197263A (ja) | 半導体装置の製造方法 | |
| JP2015111617A (ja) | 実装方法 | |
| JP2016001752A (ja) | フリップチップ実装構造、フリップチップ実装方法及びフリップチップ実装構造の使用方法 | |
| JP4385878B2 (ja) | 実装方法 | |
| JP2010245289A (ja) | 半導体装置の製造方法 | |
| CN102723319B (zh) | 半导体打线接合结构及方法 | |
| WO2011090049A1 (ja) | フリップチップ実装構造及びフリップチップ実装方法 | |
| JP4289912B2 (ja) | 基板間配線電極接合方法 | |
| JP4902867B2 (ja) | 電子部品の接続方法及び突起電極の形成方法、並びに電子部品実装体及び突起電極の製造装置 | |
| JP2012221975A (ja) | インターポーザおよびその製造方法 | |
| JP2020178000A (ja) | 光モジュールおよびその製造方法 | |
| JP2020068252A (ja) | 半導体装置製造方法 | |
| JP2005093600A (ja) | 突起電極を有する回路基板の製造方法および該回路基板と半導体素子との接続方法 | |
| TW201801248A (zh) | 可變形的導電接觸件 | |
| JP2008016668A (ja) | 半導体装置の製造方法 | |
| JP2006066569A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6174473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |