KR20230164023A - 다층 기판의 제조 방법 및 배선 기판 - Google Patents

다층 기판의 제조 방법 및 배선 기판 Download PDF

Info

Publication number
KR20230164023A
KR20230164023A KR1020237031658A KR20237031658A KR20230164023A KR 20230164023 A KR20230164023 A KR 20230164023A KR 1020237031658 A KR1020237031658 A KR 1020237031658A KR 20237031658 A KR20237031658 A KR 20237031658A KR 20230164023 A KR20230164023 A KR 20230164023A
Authority
KR
South Korea
Prior art keywords
substrate
bump
layer
less
metal
Prior art date
Application number
KR1020237031658A
Other languages
English (en)
Inventor
유키코 기타바타케
미키코 고미야
요시노리 마츠우라
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20230164023A publication Critical patent/KR20230164023A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

범프간의 단락 및 기판의 휨을 억제 가능한, 다층 기판의 제조 방법이 제공된다. 이 다층 기판의 제조 방법은, 표면에 복수의 제1 범프를 소정의 배치로 구비한 강성 기판인 제1 기판과, 대응하는 배치로 표면에 복수의 제2 범프를 구비한 제2 기판 또는 반도체 디바이스를 준비하는 공정이며, 제1 범프 및 제2 범프가 600℃ 이상의 융점을 갖는 금속 또는 합금으로 이루어지고, 또한, 0.3㎛ 이상의 높이를 갖는 공정과, 압력 1×10-3Pa 이하의 분위기 중에서, 제1 범프의 접합면 및 제2 범프의 접합면에 청정화 처리를 행하고, 계속해서 제1 범프의 접합면과 제2 범프의 접합면이 맞닿도록, 제1 기판과 제2 기판 또는 반도체 디바이스를 적층하고, 90℃ 이하의 온도에서 제1 범프 및 제2 범프를 압접하여, 다층 기판을 형성하는 공정을 포함한다.

Description

다층 기판의 제조 방법 및 배선 기판
본 발명은, 다층 기판의 제조 방법 및 배선 기판에 관한 것이다.
근년, 프린트 배선판(배선 기판)의 실장 밀도를 높여 소형화하기 위해, 프린트 배선판의 다층화가 널리 행해지고 있다. 이와 같은 다층 프린트 배선판(다층 기판)은, 휴대용 전자 기기의 대부분에서, 경량화나 소형화를 목적으로 하여 이용되고 있다. 그리고, 이 다층 프린트 배선판에는, 층간 절연층의 한층 더한 두께의 저감 및 배선 기판으로서의 보다 한층 더한 경량화가 요구되고 있다.
이와 같은 요구를 충족시키는 기술로서, 코어리스 빌드 업법을 사용한 다층 프린트 배선판의 제조 방법이 채용되고 있다. 코어리스 빌드 업법이란, 소위 코어 기판을 사용하지 않고, 절연층과 배선층을 교호로 적층(빌드 업)하여 다층화하는 방법이다. 코어리스 빌드 업법에 있어서는, 지지체와 다층 프린트 배선판의 박리를 용이하게 행할 수 있도록, 캐리어 구비 금속박을 사용하는 것이 제안되어 있다. 예를 들어, 특허문헌 1(일본 특허 공개 제2005-101137호 공보)에는, 캐리어 구비 구리박의 캐리어면에 절연 수지층을 첩부하여 지지체로 하고, 캐리어 구비 구리박의 극박 구리층 측에 포토레지스트 가공, 패턴 전해 구리 도금, 레지스트 제거 등의 공정에 의해 제1 배선 도체를 형성한 후, 빌드 업 배선층을 형성하고, 캐리어 구비 지지 기판을 박리하고, 극박 구리층을 제거하는 것을 포함하는, 반도체 소자 탑재용 패키지 기판의 제조 방법이 개시되어 있다.
또한, 특허문헌 1에 개시된 바와 같은 매립 회로의 미세화를 위해, 금속층의 두께를 1㎛ 이하로 한 캐리어 구비 금속박이 요망된다. 따라서, 금속층의 두께 저감을 실현하기 위해, 스퍼터링 등의 기상법에 의해 금속층을 형성하는 것이 제안되어 있다. 예를 들어, 특허문헌 2(국제 공개 제2017/150283호)에는, 유리 시트 등의 캐리어 상에, 박리층, 반사 방지층 및 극박 구리층(예를 들어 막 두께 300㎚)이 스퍼터링에 의해 형성된 캐리어 구비 구리박이 개시되어 있다. 또한, 특허문헌 3(국제 공개 제2017/150284호)에는, 유리 시트 등의 캐리어 상에 중간층(예를 들어 밀착 금속층 및 박리 보조층), 박리층 및 극박 구리층(예를 들어 막 두께 300㎚)이 스퍼터링에 의해 형성된 캐리어 구비 구리박이 개시되어 있다. 특허문헌 2 및 3에는, 소정의 금속으로 구성되는 중간층을 개재시킴으로써 캐리어의 기계적 박리 강도의 우수한 안정성을 가져오는 것이나, 반사 방지층이 바람직한 암색을 나타냄으로써, 화상 검사(예를 들어 자동 화상 검사(AOI))에 있어서의 시인성을 향상시키는 것도 교시되어 있다.
특히, 전자 디바이스의 보다 한층 더한 소형화 및 절전화에 수반하여, 반도체 칩 및 프린트 배선판의 고집적화 및 박형화에 대한 요구가 높아지고 있다. 이러한 요구를 충족시키는 차세대 패키징 기술로서, FO-WLP(Fan-Out Wafer Level Packaging)나 PLP(Panel Level Packaging)의 채용이 근년 검토되고 있다. 그리고, FO-WLP나 PLP에 있어서도, 코어리스 빌드 업법의 채용이 검토되고 있다. 그와 같은 공법의 하나로서, 코어리스 지지체 표면에 배선층 및 필요에 따라서 빌드 업 배선층을 형성한 후에 칩의 실장 및 밀봉을 행하고, 그 후에 지지체를 박리하는, RDL-First(Redistribution Layer-First)법이라 불리는 공법이 있다. 예를 들어, 특허문헌 4(일본 특허 공개 제2015-35551호 공보)에는, 유리 또는 실리콘 웨이퍼로 이루어지는 지지체의 주면에 금속 박리층의 형성, 그 위에 절연 수지층의 형성, 그 위에 빌드 업층을 포함하는 재배선층(Redistribution Layer)의 형성, 그 위에 반도체 집적 회로의 실장 및 밀봉, 지지체의 제거에 의한 박리층의 노출, 박리층의 제거에 의한 2차 실장 패드의 노출, 그리고 2차 실장 패드의 표면에 땜납 범프의 형성, 그리고 2차 실장을 포함하는, 반도체 장치의 제조 방법이 개시되어 있다.
그런데, 반도체 칩 등을 배선 기판에 실장하는 방법으로서, 플립 칩 기술이 널리 사용되고 있다. 플립 칩 기술에서는, 예를 들어 반도체 칩측의 실장 패드(범프)와, 배선 기판의 재배선층 등에 형성된 돌기상의 전극(범프)을 접속함으로써, 칩 실장을 행하고 있다. 이때, 범프간의 전기적인 접속을 위해, 미리 배선 기판측의 범프에 땜납(예를 들어 SnAg 땜납)을 부착한 후에, 반도체 칩을 탑재하는 것이 일반적으로 행해진다. 이러한 방법에 있어서는, 반도체 칩 적층 후에 배선 기판을 가열함으로써, 땜납이 용융되어 범프 사이가 접합된다.
그러나, 배선의 미세화에 의한 단자수의 증가에 수반하여, 인접하는 범프간의 간격이 좁아지면(예를 들어 배선간 거리 10㎛), 상기 방법에 의해 범프간 접속을 행한 경우, 단락이 발생할 가능성이 높다. 즉, 배선 기판을 가열하여 용융한 땜납에 의해 범프를 접합하면, 용융 시에 범프로부터 비어져 나온 땜납이 인접하는 범프에 도달하여, 단락을 야기할 우려가 있다.
이 때문에, 배선 기판의 칩 실장을 땜납없이 행하는 방법이 제안되어 있다. 예를 들어, 특허문헌 5(일본 특허 제5159273호 공보)에는, 전자 장치의 제조 방법에 관하여, 배선체와, 제1 반도체 칩 및 제2 반도체 칩으로 이루어지는 2개의 적층체를 프레스 히터에 의해 소정 온도에서 협압함으로써, 배선체 및 적층체를 고정하는 것이 개시되어 있다. 또한, 특허문헌 6(일본 특허 제5699891호 공보)에는, 제1 전자 부품의 주면에 마련된 제1 전극과, 제2 전자 부품의 주면에 마련된 제2 전극을 열압착하는 공정을 포함하는, 전자 장치의 제조 방법이 개시되어 있다.
일본 특허 공개 제2005-101137호 공보 국제 공개 제2017/150283호 국제 공개 제2017/150284호 일본 특허 공개 제2015-35551호 공보 일본 특허 제5159273호 공보 일본 특허 제5699891호 공보
그러나, 특허문헌 5 및 6에 개시된 바와 같은 칩 실장 방법에서는, 열처리에 의해 배선 기판에 휨이 발생할 우려가 있다. 즉, 범프를 구성하는 금속이 충분히 확산되는 온도에서 열압착을 행한 경우, 배선 및 배선간의 수지의 수축에 의해 기판에 휨이나 변형 등이 발생할 우려가 있다. 이와 같이, 상하의 범프를 접합하면서, 면 방향의 범프간의 단락 및 기판의 휨을 억제하는 것은 곤란하다.
본 발명자들은, 금번, 강성 기판과, 다른 기판 내지 반도체 디바이스의 접합에 있어서, 이들에 마련된 소정의 범프의 접합면의 청정화 처리를 행한 후에, 소정 온도 이하에서 범프끼리를 압접함으로써, 범프간의 단락 및 기판의 휨이 억제된, 다층 기판을 제조할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은, 범프간의 단락 및 기판의 휨을 억제 가능한, 다층 기판의 제조 방법을 제공하는 것에 있다.
본 발명의 일 양태에 의하면, 다층 기판의 제조 방법으로서,
표면에 복수의 제1 범프를 소정의 배치로 구비한 강성 기판인 제1 기판과, 상기 소정의 배치와 대응하는 배치로 표면에 복수의 제2 범프를 구비한 제2 기판 또는 반도체 디바이스를 준비하는 공정이며, 상기 제1 범프 및 상기 제2 범프의 각각이, 600℃ 이상의 융점을 갖는 금속 또는 합금으로 이루어지고, 또한, 0.3㎛ 이상의 높이를 갖는 공정과,
압력 1×10-3Pa 이하의 분위기 중에서, 상기 제1 범프의 접합면 및 상기 제2 범프의 접합면에 청정화 처리를 행하고,
계속해서 압력 1×10-3Pa 이하의 분위기 중에서, 상기 제1 범프의 접합면과 상기 제2 범프의 접합면이 맞닿도록, 상기 제1 기판과 상기 제2 기판 또는 반도체 디바이스를 적층하고, 90℃ 이하의 온도에서 상기 제1 범프 및 상기 제2 범프를 압접하여, 다층 기판을 형성하는 공정
을 포함하는, 다층 기판의 제조 방법이 제공된다.
본 발명의 다른 일 양태에 의하면,
강성 기판인 제1 기판과,
제2 기판과,
상기 제1 기판 및 상기 제2 기판 사이에 개재하여, 상기 제1 기판 및 상기 제2 기판을 결합하는 복수의 범프
를 구비하고, 상기 범프는, 600℃ 이상의 융점을 갖는 금속 또는 합금으로 이루어지고, 또한, 0.6㎛ 이상의 높이를 갖는, 배선 기판이 제공된다.
도 1a는 본 발명에 의한 다층 기판의 제조 방법의 일례를 모식 단면도로 나타내는 공정 흐름도이며, 초기의 공정(공정 (i) 및 (ii))을 도시하는 도면이다.
도 1b는 본 발명에 의한 다층 기판의 제조 방법의 일례를 모식 단면도로 나타내는 공정 흐름도이며, 도 1a에 이어지는 공정(공정 (iii) 및 (iv))을 도시하는 도면이다.
도 1c는 본 발명에 의한 다층 기판의 제조 방법의 일례를 모식 단면도로 나타내는 공정 흐름도이며, 도 1b에 이어지는 공정(공정 (v) 및 (vi))을 도시하는 도면이다.
도 2는 범프의 높이 H, 직경 D 및 피치 P(중심간 거리)를 도시하는 모식도이다.
도 3은 본 발명에 의한 배선 기판의 일 양태를 도시하는 모식 단면도이다.
도 4는 예 A1에 있어서의, 제1 기판에 마련된 제1 범프의 광학 현미경 관찰상(배율: 100배)이다.
도 5는 예 A1에 있어서의, 제1 기판에 마련된 제1 범프의 주사형 전자 현미경(SEM) 관찰상(배율: 2000배)이다.
도 6a는 예 A2에서 제작한 필러를 포함하는 제1 기판의 모식 단면도이다.
도 6b는 도 6a에 도시된 제1 기판을 재배선층 측으로부터 본 모식 상면도이다.
도 7은 예 A2에서 제작한 필러를 포함하는 다층 기판의 모식 단면도이다.
도 8은 예 B1, B3 또는 B5 내지 B8에 있어서의, 에칭 처리 후의 범프 SEM 관찰상(배율: 10000배)이다.
도 9는 예 B2에 있어서의, 에칭 처리 후의 범프 SEM 관찰상(배율: 10000배)이다.
다층 기판의 제조 방법
본 발명은 다층 기판의 제조 방법에 관한 것이다. 본 발명의 방법은, (1) 제1 기판 및 제2 기판 또는 반도체 디바이스의 준비, (2) 범프 접합면의 청정화 처리, (3) 압접 처리, (4) 원하는 바에 따라 행해지는 언더필 충전, (5) 원하는 바에 따라 행해지는 수지 밀봉 및 (6) 원하는 바에 따라 행해지는 캐리어의 박리 제거의 각 공정을 포함한다.
이하, 도면을 참조하면서, 공정 (1) 내지 (6)의 각각에 대하여 설명한다.
(1) 제1 기판 및 제2 기판 또는 반도체 디바이스의 준비
본 발명에 의한 다층 기판의 제조 방법의 일례를 도 1a 내지 도 1c에 도시한다. 먼저, 도 1a의 (i)에 도시된 바와 같이, 표면에 복수의 제1 범프(24)를 소정의 배치로 구비한 제1 기판(22)을 준비한다. 또한, 표면에 복수의 제2 범프(28)를 구비한 제2 기판 또는 반도체 디바이스(26)를 준비한다. 제2 범프(28)는, 제1 기판(22) 표면에 마련된 제1 범프(24)와 대응하는 배치로 제2 기판 또는 반도체 디바이스(26) 표면에 마련된다.
제1 기판(22)은 강성 기판이며, 바람직하게는 30㎬ 이상 600㎬ 이하의 탄성률을 갖고, 보다 바람직하게는 40㎬ 이상 400㎬ 이하, 더욱 바람직하게는 50㎬ 이상 250㎬ 이하, 특히 바람직하게는 60㎬ 이상 150㎬ 이하의 탄성률을 갖는다. 제1 기판(22)이 강성을 가짐으로써, 후술하는 범프의 압접을 바람직하게 행하는 것이 가능해진다.
제1 기판(22)은, 강성 캐리어(12), 강성 캐리어(12) 상의 재배선층(20) 및 재배선층(20) 상의 복수의 제1 범프(24)를 구비한 강성 기판인 것이 바람직하다. 이 경우, 강성 캐리어(12)가 상술한 탄성률을 갖는 것이 바람직하다. 또한, 재배선층(20)은, 캐리어 구비 금속박(18) 상에 형성되는 것이어도 된다. 재배선층(20)의 형성은, 공지의 방법에 의해 행하면 되고, 특별히 한정되지는 않는다. 예를 들어, 상술한 코어리스 빌드 업법에 의해 절연층과 배선층을 교호로 적층하여 다층화함으로써 재배선층(20)을 바람직하게 형성할 수 있다. 본 명세서에 있어서, 강성 캐리어(12), 중간층(14)(존재하는 경우), 박리층(15) 및 금속층(16)을 「캐리어 구비 금속박(18)」이라 총칭하는 경우가 있다. 또한, 캐리어 구비 금속박(18)의 바람직한 양태에 대해서는 후술하는 것으로 한다.
원하는 바에 따라 제1 기판(22)을 구성하는 강성 캐리어(12)는, 원하는 강성을 갖는 것이면 그 재질은 특별히 한정되지는 않고, 유리, 세라믹스, 실리콘을 포함하는 기판, 수지 및 금속 중 어느 것으로 구성되는 것이어도 되지만, 바람직하게는 실리콘을 포함하는 기판 또는 유리 기판이다. 이 중 실리콘을 포함하는 기판으로서는, 원소로서 Si를 포함하는 것이면 어떤 기판이어도 되고, SiO2 기판, SiN 기판, Si 단결정 기판, Si 다결정 기판 등을 적용할 수 있다. 보다 바람직하게는, 유리 캐리어, 단결정 실리콘 기판 또는 다결정 실리콘 기판이다. 본 발명의 바람직한 양태에 의하면, 강성 캐리어(12)는, 짧은 변이 100㎜ 이상인 직사각 형상이며, 보다 바람직하게는 짧은 변이 150㎜ 이상 600㎜ 이하이고, 또한, 긴 변이 200㎜ 이상 650㎜ 이하인 직사각 형상이다. 본 발명의 다른 바람직한 양태에 의하면, 강성 캐리어(12)는, 직경 100㎜ 이상의 원판상이며, 보다 바람직하게는 직경 200㎜ 이상 450㎜ 이하의 원판상이다.
제2 기판의 구성은, 반드시 강성 기판일 필요는 없는 것 이외에는, 제1 기판(22)에 준한 것으로 하면 된다. 따라서, 제1 기판(22)에 관한 바람직한 양태는 제2 기판에도 그대로 적용된다. 그렇다고는 하지만, 제2 기판은 강성 기판이어도 된다. 이 경우, 제1 기판(22) 및 제2 기판 중 적어도 한쪽이, 상술한 탄성률을 갖는 것이 바람직하다. 또한, 제2 기판은, 강성 캐리어, 강성 캐리어 상의 재배선층 및 재배선층 상의 복수의 제2 범프(28)를 구비한 강성 기판일 수 있다. 따라서, 제1 기판(22) 및 제2 기판 중 적어도 한쪽이, 유리, 실리콘 또는 알루미나를 포함하는 것이 바람직하고, 보다 바람직하게는 유리를 포함한다.
반도체 디바이스(26)는, 원하는 디바이스 기능을 갖는 것이면 되고, 그 종류는 특별히 한정되지는 않는다. 반도체 디바이스(26)의 바람직한 예로서는, GaN, SiC, Si, 알루미나 기판, 지르코니아 기판, 세라믹스 기판을 들 수 있다. 반도체 디바이스(26)는, 1개의 제1 기판(22)에 대하여 2 이상 준비되는 것이어도 되고, 그 수는 특별히 한정되지는 않는다.
제1 기판(22) 표면에 마련되는 제1 범프(24) 및 제2 기판 또는 반도체 디바이스(26) 표면에 마련되는 제2 범프(28)의 각각은, 범프간의 단락을 효과적으로 억제할 수 있도록 600℃ 이상의 융점을 갖는 금속 또는 합금으로 이루어진다. 제1 범프(24) 및 제2 범프(28)는, 각각 상기 금속 또는 합금만으로 이루어지는 것이 바람직하지만, 불가피적 불순물을 포함하고 있어도 된다. 또한, 제1 범프(24) 및 제2 범프(28)는, 각각 전이 금속으로 이루어지는 것이 바람직하고, 보다 바람직하게는 Au, Ag 및 Cu로 이루어지는 군에서 선택되는 적어도 1종으로 이루어지고, 더욱 바람직하게는 Cu로 이루어진다. 특히 제1 범프(24) 및 제2 범프(28)가, 모두 Cu 금속으로 이루어지는 것이 바람직하다. 또한, 본 발명에 있어서의 범프는, 기판에 반도체 디바이스 내지 별도의 기판을 탑재하기 위한 접합 부재이며, 패드, 필러 또는 포스트라고 일반적으로 칭해지는 것을 포함한다.
제1 범프(24) 및 제2 범프(28)의 일 양태를 도 2에 도시한다. 도 2에 도시된 바와 같이, 제1 범프(24) 및 제2 범프(28)는, 각각 0.3㎛ 이상의 높이 H를 갖고, 바람직하게는 0.5㎛ 이상 200㎛ 이하, 더욱 바람직하게는 0.7㎛ 이상 150㎛ 이하, 특히 바람직하게는 0.9㎛ 이상 100㎛ 이하, 가장 바람직하게는 1㎛ 이상 50㎛ 이하의 높이 H를 갖는다. 이렇게 함으로써, 후술하는 제1 범프(24) 및 제2 범프(28)의 압접에 있어서, 범프간의 확산 접합이 바람직하게 행해져, 제1 기판(22)과 제2 기판 또는 반도체 디바이스(26)를 강고하게 접합할 수 있다. 또한, 필요에 따라서 후술하는 수지 밀봉 등을 행함으로써, 다층 기판(34) 전체의 강성을 더욱 향상시킬 수 있다.
또한, 도 2에 도시된 바와 같이, 제1 범프(24) 및 제2 범프(28)는, 각각 원형상 내지 원주상인 것이 바람직하다. 이러한 경우, 제1 범프(24) 및 제2 범프(28)는, 각각 1㎛ 이상 50㎛ 이하의 직경 D를 갖는 것이 바람직하고, 보다 바람직하게는 2㎛ 이상 35㎛ 이하, 더욱 바람직하게는 3㎛ 이상 30㎛ 이하, 특히 바람직하게는 4㎛ 이상 25㎛ 이하, 가장 바람직하게는 5㎛ 이상 20㎛ 이하의 직경 D를 갖는다. 또한, 제1 범프(24) 및 제2 범프(28)의 피치는, 각 기판 면내에 있어서 범프간에서 서로 접하지 않는 범위에서, 각각 1㎛ 이상 40㎛ 이하의 피치 P(중심간 거리)로 규칙적으로 배열되어 있는 것이 바람직하고, 보다 바람직하게는 2㎛ 이상 35㎛ 이하, 더욱 바람직하게는 5㎛ 이상 30㎛ 이하, 특히 바람직하게는 7㎛ 이상 25㎛ 이하, 가장 바람직하게는 8㎛ 이상 20㎛ 이하의 피치 P로 규칙적으로 배열되어 있다. 이렇게 함으로써, 범프간의 확산 접합을 보다 바람직하게 행할 수 있다.
제1 범프(24)의 접합면(즉 후술하는 압접 처리 시에 제2 범프(28)와 맞닿는 면) 및 제2 범프(28)의 접합면(즉 후술하는 압접 처리 시에 제1 범프(24)와 맞닿는 면)은, 각각 산술 평균 높이 Sa가 0.1㎚ 이상 70㎚ 이하인 것이 바람직하고, 보다 바람직하게는 0.2㎚ 이상 60㎚ 이하, 더욱 바람직하게는 0.3㎚ 이상 50㎚ 이하, 특히 바람직하게는 0.5㎚ 이상 40㎚ 이하이다. 이렇게 함으로써, 범프간의 확산 접합을 보다 바람직하게 행할 수 있다. 또한, 산술 평균 높이 Sa의 측정은, ISO25178 등의 규격에 준거하여 시판되고 있는 3D 표면 조도 형상 측정기를 사용하여, 본 명세서의 실시예에 기재되는 여러 조건에 따라서 행할 수 있다.
(2) 범프 접합면의 청정화 처리
도 1a의 (ii)에 도시된 바와 같이, 압력 1×10-3Pa 이하의 분위기 중에서, 제1 범프(24)의 접합면 및 제2 범프(28)의 접합면에 청정화 처리를 행한다. 이에 의해, 제1 범프(24)의 접합면 및 제2 범프(28)의 접합면을 활성화한다. 즉, 통상, 금속 내지 합금으로 이루어지는 범프 표면에는 산화물층이나 흡착층(불순물층)이 존재하고 있다. 이 점, 상기 분위기 중에서 청정화 처리를 행함으로써, 범프 표면의 산화물층 내지 흡착층이 제거되어, 범프의 접합면을 구성하는 금속 원자의 결합손이 나타난다(즉 표면이 활성화된다). 그리고, 활성화된 범프의 접합면끼리를 접촉시킴으로써, 결합력이 작용하여, 범프간이 강고하게 접합된다. 이와 같이, 본 발명에 따르면, 600℃ 이상이라는 높은 융점을 갖는 범프를 사용하면서도, 후술하는 대로 90℃ 이하의 온도에서 제1 범프(24) 및 제2 범프(28)를 접합할 수 있다. 그 결과, 열처리에 수반되는 기판의 휨 등을 바람직하게 억제할 수 있다.
청정화 처리(및 후술하는 압접 처리)는, 압력 1×10-3Pa 이하의 분위기 중에서 행해지고, 바람직하게는 1×10-4Pa 이하, 보다 바람직하게는 1×10-5Pa 이하의 분위기 중에서 행해진다. 압력의 하한값은 특별히 한정되는 것은 아니고 0Pa여도 되지만, 1×10-8Pa 이상이 현실적이다. 또한, 상기 분위기는, 진공 분위기 및 불활성 가스(예를 들어 질소 가스) 분위기 중 어느 것이어도 되지만, 진공 분위기인 것이 바람직하다. 예를 들어, 도 1a의 (ii)에 도시된 바와 같이, 제1 기판(22) 및 제2 기판 또는 반도체 디바이스(26)를 진공 챔버(30) 내로 반송한 후, 진공 배기 장치(예를 들어 진공 펌프)를 사용하여 진공 챔버(30) 내부로부터 기체를 배출함으로써, 진공 챔버(30) 내부를 진공 분위기로 할 수 있다.
청정화 처리는, 이온빔 조사, 중성 원자빔 조사 및 불활성 가스 플라스마 처리로 이루어지는 군에서 선택되는 적어도 1종인 것이 바람직하고, 보다 바람직하게는 중성 원자빔 조사이다. 예를 들어, 도 1a의 (ii)에 도시된 바와 같이, 제1 기판(22)의 제1 범프(24) 측의 표면 및 제2 기판 또는 반도체 디바이스(26)의 제2 범프(28) 측의 표면을 향하여, 빔원(32)으로부터 이온빔(예를 들어 아르곤 이온빔) 내지 중성 원자빔(예를 들어 아르곤 원자빔)을 조사함으로써, 제1 범프(24)의 접합면 및 제2 범프(28)의 접합면을 바람직하게 활성화할 수 있다. 이 청정화 처리는, 시판되고 있는 상온 웨이퍼 접합 장치(예를 들어 미쓰비시 쥬코 고사쿠 기카이 가부시키가이샤제 「BOND MEISTER」 등)를 사용하여 바람직하게 행할 수 있다.
(3) 압접 처리
도 1b의 (iii)에 도시된 바와 같이, 계속해서 압력 1×10-3Pa 이하의 분위기 중에서, (활성화된) 제1 범프(24)의 접합면과 (활성화된) 제2 범프(28)의 접합면이 맞닿도록, 제1 기판(22)과 제2 기판 또는 반도체 디바이스(26)를 적층하고, 90℃ 이하의 온도에서 제1 범프(24) 및 제2 범프(28)를 압접한다. 이에 의해, 제1 기판(22)과 제2 기판 또는 반도체 디바이스(26)가 접합된 다층 기판(34)을 형성한다. 이렇게 함으로써, 기판의 면 방향에 있어서 인접하는 범프간의 단락 및 기판의 휨이 억제된, 다층 기판(34)을 제조할 수 있다.
전술한 바와 같이, 범프간의 단락을 억제하면서, 기판의 휨도 억제하는 것은 대체로 곤란하다. 즉, 특허문헌 5 및 6에 개시된 바와 같은 종래의 방법은, 범프를 구성하는 금속 또는 합금이 충분히 확산되는 온도(예를 들어 260℃ 이상)에서 열압착함으로써 칩 실장 등을 행하는 것이었다. 이러한 경우, 배선간 내지 범프간의 단락은 방지될 수 있지만, 열처리에 의해 배선 및 배선간의 수지(예를 들어 감광성 폴리이미드 등)가 수축되어, 기판의 변형이 발생할 우려가 있다. 즉, 기판을 구성하는 재료의 열팽창 계수가 상이함으로써, 냉각 시의 수축률의 차가 발생하는 결과, 몰드품에 휨이 발생하는 것이나, 칩의 위치가 설계로부터 어긋난다고 하는 문제가 발생할 수 있다. 특히, 전술한 차세대 패키징 기술인 FO-WLP나 PLP에 적용되는 기판은, 종래와 비교하여 패키지가 낮은 형상으로 되어 있기 때문에, 재배선층 형성 시의 휨을 받기 쉬워, 상기 문제가 현저해진다.
이에 반해, 본 발명에 따르면, 활성화된 범프의 접합면끼리의 압접을 의도적인 가열 및/또는 냉각을 수반하지 않는 환경 하에서 행할 수 있다. 즉, 90℃ 이하라고 하는 저온에서 직접 접합할 수 있기 때문에, 기판의 휨을 효과적으로 억제하는 것이 가능해진다. 게다가, 본 발명에 따르면, 범프간에 땜납이 개재되지 않기 때문에 땜납이 확산될 우려가 없어, 제1 기판(22) 내지 제2 기판이 파인 피치(예를 들어 수㎛ 오더)의 배선을 갖는 경우라도, 제1 기판(22) 및 제2 기판(또는 반도체 디바이스(26))에 있어서의 범프를 각각 대향하는 위치에 배치함으로써 배선간 내지 범프간의 단락을 효과적으로 억제할 수 있다.
제1 범프(24) 및 제2 범프(28)의 압접은, 10㎫ 이상 350㎫ 이하의 면압을 제1 범프(24)의 접합면 및 제2 범프(28)의 접합면에 가하도록 행해지는 것이 바람직하고, 보다 바람직하게는 30㎫ 이상 300㎫ 이하, 더욱 바람직하게는 50㎫ 이상 200㎫ 이하의 면압을 제1 범프(24)의 접합면 및 제2 범프(28)의 접합면에 가하도록 행해진다. 제1 범프(24) 및 제2 범프(28)의 압접은, 청정화 처리를 행한 진공 챔버(30) 내에서 연속적으로 행하는 것이 바람직하다. 이러한 연속적인 처리는, 시판되고 있는 상온 웨이퍼 접합 장치(예를 들어 미쓰비시 쥬코 고사쿠 기카이 가부시키가이샤제 「BOND MEISTER」 등)를 사용하여 바람직하게 행할 수 있다.
다층 기판(34)의 휨을 보다 효과적으로 억제하는 관점에서, 제1 범프(24) 및 제2 범프(28)의 압접은, 의도적인 가열 및/또는 냉각을 수반하지 않는 환경 하에서 행해지는 것이 바람직하다. 단, 제1 범프(24) 및 제2 범프(28)의 접합을 보다 강고하게 하는 관점에서, 소정 온도 이하의 가열을 수반하는 압접은 허용된다. 이 경우, 압접 시의 온도는 90℃ 이하인 것이 바람직하고, 보다 바람직하게는 -30℃ 이상 80℃ 이하, 더욱 바람직하게는 -20℃ 이상 45℃ 이하이다.
(4) 언더필 충전(임의 공정)
도 1b의 (iv)에 도시된 바와 같이, 제1 범프(24) 및 제2 범프(28)의 압접 후, 제1 기판(22)과 제2 기판 또는 반도체 디바이스(26)의 간극에 수지(예를 들어 액상 경화성 수지)를 충전하여, 제1 범프(24) 및 제2 범프(28)를 덮는 수지층(36)을 형성해도 된다. 이렇게 함으로써, 제1 기판(22)과 제2 기판 또는 반도체 디바이스(26)를 보다 강고하게 접합하여, 다층 기판(34)의 내진동성 및 내열성을 향상시킬 수 있다.
충전하는 수지의 바람직한 예로서는, 에폭시 수지, 페놀 수지 및 그것들의 조합을 들 수 있고, 보다 바람직하게는 에폭시 수지이다.
(5) 수지 밀봉(임의 공정)
반도체 디바이스(26)를 제1 기판(22)에 접합하는 경우, 도 1c의 (v)에 도시된 바와 같이, 밀봉재(38)로 반도체 디바이스(26)를 수지 밀봉하는 것이 바람직하다. 이렇게 함으로써, 다층 기판(34) 전체의 강성을 더욱 향상시킬 수 있다. 밀봉재(38)는, 반도체 디바이스(예를 들어 Si 칩)의 수지 밀봉에 사용되는 공지의 재료(예를 들어 에폭시 수지 등)로 구성하면 되고, 특별히 한정되지는 않는다.
(6) 캐리어의 박리 제거(임의 공정)
제1 기판(22)이 캐리어 구비 금속박(18)을 포함하는 경우, 도 1c의 (vi)에 도시된 바와 같이, 원하는 바에 따라 강성 캐리어(12) 및 중간층(14)(존재하는 경우)을 다층 기판(34)으로부터 박리층(15)의 위치에서 박리 제거해도 된다. 이 박리 제거는, 물리적인 박리에 의해 행해지는 것이 바람직하다. 물리적 박리법은, 손이나 치공구, 기계 등으로 강성 캐리어(12)를 다층 기판(34)으로부터 박리함으로써 분리하는 방법이다. 또한, 원하는 바에 따라 강성 캐리어(12)의 박리 후에 노출된 금속층(16)을 에칭 또는 화학적 기계 연마(CMP) 처리에 의해 제거해도 된다.
또한, 강성 캐리어(12)가 단결정 실리콘 캐리어인 경우, 박리의 진전 방향에 유의하는 것이 바람직하다. 단결정 실리콘 캐리어는, 결정 방위의 기준점을 나타내기 위해, 노치, 또는 오리엔테이션 플랫(Orientation Flat)을 외주부에 갖는 것이 전형적이다. 일반적으로 단결정 실리콘의 직경이, 200㎜ 이하이면 오리엔테이션 플랫이 형성되고, 200㎜ 이상이면 노치가 형성된다. 이하, 이 노치 및 오리엔테이션 플랫을 합하여 「노치 등」이라 칭하는 경우가 있다.
외부 응력이 진전되는 방향과 벽개 방위가 일치하는 방향에서 박리를 한 경우, 최초의 박리에 의한 외부 응력이 가해진 점을 기점으로 하여, 벽개 방위를 따라서 크랙이 발생하는 등, 실리콘 캐리어가 파괴되어 버릴 가능성이 있다. 이러한 실리콘 캐리어의 벽개에 의한 파괴를 억제하기 위해, 강성 캐리어(12)가 단결정 실리콘 캐리어일 때는, 실리콘 캐리어에 있어서의 벽개 방위의 어느 방향과도 불일치가 되도록, 외부 응력을 가하여 강성 캐리어(12)의 박리를 행하는 것이 바람직하다.
따라서, 본 발명의 바람직한 양태에 의하면, 강성 캐리어(12)가, 외주부에 노치 등을 갖는 단결정 실리콘 캐리어이며, 캐리어의 박리 공정에 있어서, 단결정 실리콘 캐리어의 중심으로부터 노치 등까지의 반직선을 기점으로 하여 우회전(시계 방향)으로 각도 θ를 규정한 경우에, 외부 응력의 진전 방향이 1°<θ<89°의 범위 내가 되도록 박리를 행한다.
배선 기판
본 발명의 바람직한 양태에 의하면, 배선 기판이 제공된다. 도 3에 본 발명에 의한 배선 기판을 개념적으로 도시한다. 도 3에 도시된 바와 같이, 본 발명의 배선 기판(56)은, 제1 기판(22)과, 제2 기판(52)과, 복수의 범프(54)를 구비한다. 제1 기판(22)은 강성 기판이다. 복수의 범프(54)는, 제1 기판(22) 및 제2 기판(52) 사이에 개재되어, 제1 기판(22) 및 제2 기판(52)을 결합한다. 또한, 범프(54)는, 600℃ 이상의 융점을 갖는 금속 또는 합금으로 이루어지고, 또한, 0.6㎛ 이상의 높이를 갖는다.
배선 기판(56)은, 여러 방법에 의해 제조된 것이어도 된다. 전형적으로는, 배선 기판(56)은, 상술한 다층 기판의 제조 방법에 있어서, 제1 범프(24)를 구비한 제1 기판(22)과 제2 범프(28)를 구비한 제2 기판을 접합한 후의 다층 기판(34)에 상당한다. 따라서, 배선 기판(56)에 포함되는 제1 기판(22), 제2 기판(52) 및 범프(54)에 대해서는, 다층 기판(34)에 포함되는 제1 범프(24)를 구비한 제1 기판(22) 및 제2 범프(28)를 구비한 제2 기판에 관하여 상술한 대로이다. 따라서, 범프(54)는 그 중간 부분에 땜납 등의 접합재를 포함하지 않는다. 또한 제조의 용이함으로부터, 범프(54)는 단일의 조성인 것이 바람직하다.
예를 들어, 도 3에 도시된 바와 같이, 제1 기판(22)이, 강성 캐리어(12) 및 강성 캐리어(12) 상의 재배선층(20)을 구비한 강성 기판이며, 재배선층(20) 및 제2 기판(52)이 복수의 범프(54)로 결합되는 것이 바람직하다. 또한, 제2 기판(52)이, 강성 캐리어(42) 및 강성 캐리어(42) 상의 재배선층(50)을 구비한 강성 기판이어도 된다. 강성 캐리어(12, 42)는, 유리, 실리콘 또는 알루미나로 구성되는 것이 바람직하다.
범프(54)는 0.6㎛ 이상의 높이를 갖고, 바람직하게는 1.0㎛ 이상 400㎛ 이하, 보다 바람직하게는 1.4㎛ 이상 300㎛ 이하, 더욱 바람직하게는 1.8㎛ 이상 200㎛ 이하, 가장 바람직하게는 2㎛ 이상 100㎛ 이하의 높이를 갖는다. 또한, 범프(54)는, 전술한 제1 범프(24) 및 제2 범프(28)와 마찬가지로, 1㎛ 이상 40㎛ 이하의 피치(중심간 거리)로 규칙적으로 배열되어 있는 것이 바람직하고, 보다 바람직하게는 2㎛ 이상 35㎛ 이하, 더욱 바람직하게는 5㎛ 이상 30㎛ 이하, 특히 바람직하게는 7㎛ 이상 25㎛ 이하, 가장 바람직하게는 8㎛ 이상 20㎛ 이하의 피치로 규칙적으로 배열되어 있다.
캐리어 구비 금속박
도 1a를 참조하면서 상술한 대로, 본 발명의 방법에 있어서 원하는 바에 따라 사용되는 캐리어 구비 금속박(18)은, 강성 캐리어(12), 원하는 바에 따라 중간층(14), 박리층(15) 및 금속층(16)을 순서대로 구비한다.
상술한 대로, 강성 캐리어(12)의 재질은 유리, 세라믹스, 실리콘을 포함하는 기판, 수지 및 금속 중 어느 것이어도 된다. 즉, 강성 캐리어(12)는 유리판, 세라믹스판, 실리콘 웨이퍼, 금속판 등과 같은 강성을 갖는 지지체로서 기능할 수 있는 것인 것이 바람직하다. 바람직하게는, 강성 캐리어(12)는, 유리, 실리콘을 포함하는 기판 또는 알루미나로 구성된다. 보다 바람직하게는, 유리 캐리어, 단결정 실리콘 기판 또는 다결정 실리콘 기판이다. 강성 캐리어(12)를 구성하는 금속의 바람직한 예로서는, 구리, 티타늄, 니켈, 스테인레스 스틸, 알루미늄 등을 들 수 있다. 세라믹스의 바람직한 예로서는, 알루미나, 지르코니아, 질화규소, 질화알루미늄, 그 밖에 각종 파인 세라믹스 등을 들 수 있다. 수지의 바람직한 예로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리아미드, 폴리이미드, 나일론, 액정 폴리머, 폴리에테르에테르케톤(PEEK(등록 상표)), 폴리아미드이미드, 폴리에테르술폰, 폴리페닐렌술피드, 폴리테트라플루오로에틸렌(PTFE), 에틸렌테트라플루오로에틸렌(ETFE) 등을 들 수 있다. 보다 바람직하게는, 가열에 수반되는 코어리스 지지체의 휨 방지의 관점에서, 열팽창 계수(CTE)가 25ppm/K 미만(전형적으로는 1.0ppm/K 이상 23ppm/K 이하)인 재료이며, 그와 같은 재료의 예로서는, 상술한 바와 같은 각종 수지(특히 폴리이미드, 액정 폴리머 등의 저열팽창 수지), 유리, 실리콘을 포함하는 기판 및 세라믹스 등을 들 수 있다. 또한, 핸들링성이나 칩 실장 시의 평탄성 확보의 관점에서, 강성 캐리어(12)는 바람직하게는 30㎬ 이상 600㎬ 이하의 탄성률을 갖고, 보다 바람직하게는 40㎬ 이상 400㎬ 이하, 더욱 바람직하게는 50㎬ 이상 250㎬ 이하, 특히 바람직하게는 60㎬ 이상 150㎬ 이하의 탄성률을 갖는다. 이들 특성을 충족시키는 재료로서, 강성 캐리어(12)는 유리, 실리콘을 포함하는 기판 또는 세라믹스(예를 들어 알루미나)로 구성되는 것이 바람직하고, 보다 바람직하게는 유리, 실리콘을 포함하는 기판, 또는 세라믹스로 구성되고, 특히 바람직하게는 유리 또는 실리콘을 포함하는 기판으로 구성된다. 유리로 구성되는 강성 캐리어(12)로서는, 예를 들어 유리판을 들 수 있다. 유리를 강성 캐리어(12)로서 사용한 경우, 경량이며, 열팽창 계수가 낮고, 절연성이 높고, 강직이며 표면이 평탄하기 때문에, 금속층(16)의 표면을 극도로 평활하게 할 수 있는 등의 이점이 있다. 또한, 강성 캐리어(12)가 유리인 경우, 미세 회로 형성에 유리한 표면 평탄성(코플래너리티)를 갖고 있는 점, 배선 제조 공정에 있어서의 디스미어나 각종 도금 공정에 있어서 내약품성을 갖고 있는 점, 캐리어 구비 금속박(18)으로부터 강성 캐리어(12)를 박리할 때 화학적 분리법을 채용할 수 있는 점 등의 이점이 있다. 강성 캐리어(12)를 구성하는 유리의 바람직한 예로서는, 석영 유리, 붕규산 유리, 무알칼리 유리, 소다석회 유리, 알루미노실리케이트 유리 및 그것들의 조합을 들 수 있고, 보다 바람직하게는 무알칼리 유리, 소다석회 유리 및 그것들의 조합이며, 특히 바람직하게는 무알칼리 유리이다. 무알칼리 유리는, 이산화규소, 산화알루미늄, 산화붕소 및 산화칼슘이나 산화바륨 등의 알칼리 토류 금속 산화물을 주성분으로 하고, 또한 붕산을 함유하는, 알칼리 금속을 실질적으로 함유하지 않는 유리이다. 이 무알칼리 유리는, 0℃부터 350℃까지의 넓은 온도 대역에 있어서 열팽창 계수가 3ppm/K 이상 5ppm/K 이하의 범위에서 낮게 안정되어 있기 때문에, 가열을 수반하는 프로세스에 있어서의 유리의 휨을 최소한으로 할 수 있다는 이점이 있다. 실리콘을 포함하는 기판을 강성 캐리어(12)로서 사용한 경우, 유리와 마찬가지로 경량이며, 열팽창 계수가 낮고, 절연성이 높고, 강직이며 표면이 평탄하기 때문에, 금속층(16)의 표면을 극도로 평활하게 할 수 있는 등의 이점이 있다. 또한, 강성 캐리어(12)가 실리콘을 포함하는 기판인 경우, 미세 회로 형성에 유리한 표면 평탄성(코플래너리티)을 갖고 있는 점, 배선 제조 공정에 있어서의 디스미어나 각종 도금 공정에 있어서 내약품성을 갖고 있는 점, 캐리어 구비 금속박(18)으로부터 강성 캐리어(12)를 박리할 때 화학적 분리법을 채용할 수 있는 점 등의 이점이 있다. 강성 캐리어(12)를 구성하는 실리콘을 포함하는 기판으로서는 원소로서 Si를 포함하는 것이면 어떤 기판이어도 되고, SiO2 기판, SiN 기판, Si 단결정 기판, Si 다결정 기판 등을 적용할 수 있다. 강성 캐리어(12)의 두께는 100㎛ 이상 2000㎛ 이하가 바람직하고, 보다 바람직하게는 300㎛ 이상 1800㎛ 이하, 더욱 바람직하게는 400㎛ 이상 1100㎛ 이하이다. 강성 캐리어(12)가 이와 같은 범위 내의 두께이면, 핸들링에 지장을 초래하지 않는 적절한 강도를 확보하면서 배선의 박형화 및 전자 부품 탑재 시에 발생하는 휨의 저감을 실현할 수 있다.
원하는 바에 따라 마련되는 중간층(14)은, 1층 구성이어도 되고, 2층 이상의 구성이어도 된다. 중간층(14)이 2층 이상의 층으로 구성되는 경우에는, 중간층(14)은, 강성 캐리어(12) 바로 위에 마련된 제1 중간층과, 박리층(15)에 인접하여 마련된 제2 중간층을 포함한다. 제1 중간층은, 강성 캐리어(12)와의 밀착성을 확보하는 점에서, Ti, Cr, Al 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 층인 것이 바람직하다. 제1 중간층은, 순금속이어도 되고, 합금이어도 된다. 제1 중간층의 두께는 5㎚ 이상 500㎚ 이하인 것이 바람직하고, 보다 바람직하게는 10㎚ 이상 300㎚ 이하, 더욱 바람직하게는 18㎚ 이상 200㎚ 이하, 특히 바람직하게는 20㎚ 이상 100㎚ 이하이다. 제2 중간층은, 박리층(15)과의 박리 강도를 원하는 값으로 제어하는 점에서, Cu로 구성되는 층인 것이 바람직하다. 제2 중간층의 두께는 5㎚ 이상 500㎚ 이하인 것이 바람직하고, 보다 바람직하게는 10㎚ 이상 400㎚ 이하, 더욱 바람직하게는 15㎚ 이상 300㎚ 이하, 특히 바람직하게는 20㎚ 이상 200㎚ 이하이다. 제1 중간층과 제2 중간층 사이에는, 다른 개재층이 존재하고 있어도 되고, 개재층의 구성 재료의 예로서는, Ti, Cr, Mo, Mn, W 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속과 Cu의 합금 등을 들 수 있다. 한편, 중간층(14)이 1층 구성인 경우에는, 상술한 제1 중간층을 중간층으로서 그대로 채용해도 되고, 제1 중간층 및 제2 중간층을, 1층의 중간 합금층으로 치환해도 된다. 이 중간 합금층은, Ti, Cr, Mo, Mn, W, Al 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속의 함유량이 1.0at％ 이상이고, 또한, Cu 함유량이 30at％ 이상인 구리 합금으로 구성되는 것이 바람직하다. 중간 합금층의 두께는 5㎚ 이상 500㎚ 이하인 것이 바람직하고, 보다 바람직하게는 10㎚ 이상 400㎚ 이하, 더욱 바람직하게는 15㎚ 이상 300㎚ 이하, 특히 바람직하게는 20㎚ 이상 200㎚ 이하이다. 또한, 상술한 각 층의 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다. 중간층(14)을 구성하는 금속은 원료 성분이나 성막 공정 등에 기인하는 불가피적 불순물을 포함하고 있어도 된다. 또한, 특별히 제한되는 것은 아니지만, 중간층(14)의 성막 후에 대기에 폭로되는 경우, 그것에 기인하여 혼입되는 산소의 존재는 허용된다. 중간층(14)은, 어떠한 방법으로 제조된 것이어도 되지만, 금속 타깃을 사용한 마그네트론 스퍼터링법에 의해 형성된 층인 것이 막 두께 분포의 균일성을 구비할 수 있는 점에서 특히 바람직하다.
박리층(15)은, 강성 캐리어(12) 및 존재하는 경우에는 중간층(14)의 박리를 가능 내지 용이하게 하는 층이다. 박리층(15)은, 물리적으로 힘을 가하는 방법에 의해 박리가 가능한 것 외에, 레이저에 의해 박리하는 방법(레이저 리프트오프, LLO)에 의해 박리가 가능해지는 것이어도 된다. 박리층(15)이 레이저 리프트오프에 의해 박리가 가능해지는 재질로 구성되는 경우, 박리층(15)은 경화 후의 레이저광선 조사에 의해 계면의 접착 강도가 저하되는 수지로 구성되어도 되고, 혹은 레이저광선 조사에 의해 개질이 되는 규소나 탄화규소 등의 층이어도 된다. 또한, 박리층(15)은, 유기 박리층 및 무기 박리층 중 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복실산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는, Cu, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, In, Sn, Zn, Ga, Mo 중 적어도 1종류 이상을 포함하는 금속 산화물 혹은 금속 산질화물, 또는 탄소 등을 들 수 있다. 이들 중에서도, 박리층(15)은, 주로 탄소를 포함하여 이루어지는 층인 것이 박리 용이성이나 층 형성성의 점 등으로부터 바람직하고, 보다 바람직하게는 주로 탄소 또는 탄화수소로 이루어지는 층이며, 더욱 바람직하게는 경질 탄소막인 아몰퍼스 카본으로 이루어지는 층이다. 이 경우, 박리층(15)(즉 탄소 함유층)은 XPS에 의해 측정되는 탄소 농도가 60원자％ 이상인 것이 바람직하고, 보다 바람직하게는 70원자％ 이상, 더욱 바람직하게는 80원자％ 이상, 특히 바람직하게는 85 원자％ 이상이다. 탄소 농도의 상한값은 특별히 한정되지는 않고 100원자％여도 되지만, 98원자％ 이하가 현실적이다. 박리층(15)은, 불가피적 불순물(예를 들어 분위기 등의 주위 환경에서 유래되는 산소, 탄소, 수소 등)을 포함할 수 있다. 또한, 박리층(15)에는 후에 적층되는 금속층(16) 등의 성막 방법에 기인하여, 박리층(15)으로서 함유된 금속 이외의 종류의 금속 원자가 혼입될 수 있다. 박리층(15)으로서 탄소 함유층을 사용한 경우에는 강성 캐리어와의 상호 확산성 및 반응성이 작고, 300℃를 초과하는 온도에서의 프레스 가공 등을 받아도, 금속층과 접합 계면 사이에서의 고온 가열에 의한 금속 결합의 형성을 방지하여, 강성 캐리어의 박리 제거가 용이한 상태를 유지할 수 있다. 박리층(15)은 스퍼터링 등의 기상법에 의해 형성된 층인 것이 박리층(15) 중의 과도한 불순물을 억제하는 점, 다른 층의 연속 생산성의 점 등에서 바람직하다. 박리층(15)으로서 탄소 함유층을 사용한 경우의 두께는 1㎚ 이상 20㎚ 이하가 바람직하고, 보다 바람직하게는 1㎚ 이상 10㎚ 이하이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
박리층(15)은, 금속 산화물층 및 탄소 함유층의 각각의 층을 포함하거나, 또는 금속 산화물 및 탄소의 양쪽을 포함하는 층이어도 된다. 특히, 캐리어 구비 금속박(18)이 중간층(14)을 포함하는 경우, 탄소 함유층이 강성 캐리어(12)의 안정적인 박리에 기여함과 함께, 금속 산화물층이 중간층(14) 및 금속층(16)에서 유래되는 금속 원소의 가열에 수반되는 확산을 억제할 수 있고, 결과로서 예를 들어 350℃ 이상이나 되는 고온에서 가열된 후에 있어서도, 안정된 박리성을 유지하는 것이 가능해진다. 금속 산화물층은 Cu, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, In, Sn, Zn, Ga, Mo 또는 그것들의 조합으로 구성되는 금속의 산화물을 포함하는 층인 것이 바람직하다. 금속 산화물층은 금속 타깃을 사용하여, 산화성 분위기 하에서 스퍼터링을 행하는 반응성 스퍼터링법에 의해 형성된 층인 것이, 성막 시간의 조정에 의해 막 두께를 용이하게 제어 가능한 점에서 특히 바람직하다. 금속 산화물층의 두께는 0.1㎚ 이상 100㎚ 이하인 것이 바람직하다. 금속 산화물층의 두께의 상한값으로서는, 보다 바람직하게는 60㎚ 이하, 더욱 바람직하게는 30㎚ 이하, 특히 바람직하게는 10㎚ 이하이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다. 이때, 박리층(15)으로서 금속 산화물층 및 탄소층이 적층되는 순은 특별히 한정되지는 않는다. 또한, 박리층(15)은, 금속 산화물층 및 탄소 함유층의 경계가 명료하게는 특정되지 않는 혼상(즉 금속 산화물 및 탄소의 양쪽을 포함하는 층)의 상태로 존재하고 있어도 된다.
마찬가지로, 고온에서의 열처리 후에 있어서도 안정된 박리성을 유지하는 관점에서, 박리층(15)은, 금속층(16)에 인접하는 측의 면이 불화 처리면 및/또는 질화 처리면인 금속 함유층이어도 된다. 금속 함유층에는 불소의 함유량 및 질소의 함유량의 합이 1.0원자％ 이상인 영역(이하, 「(F+N) 영역」이라 칭함)이 10㎚ 이상의 두께에 걸쳐 존재하는 것이 바람직하고, (F+N) 영역은 금속 함유층의 금속층(16) 측에 존재하는 것이 바람직하다. (F+N) 영역의 두께(SiO2 환산)는, XPS를 사용하여 캐리어 구비 금속박(18)의 깊이 방향 원소 분석을 행함으로써 특정되는 값으로 한다. 불화 처리면 내지 질화 처리면은, 반응성 이온 에칭(RIE: Reactive ion etching), 또는 반응성 스퍼터링법에 의해 바람직하게 형성할 수 있다. 한편, 금속 함유층에 포함되는 금속 원소는, 부의 표준 전극 전위를 갖는 것이 바람직하다. 금속 함유층에 포함되는 금속 원소의 바람직한 예로서는, Cu, Ag, Sn, Zn, Ti, Al, Nb, Zr, W, Ta, Mo 및 그것들의 조합(예를 들어 합금이나 금속간 화합물)을 들 수 있다. 금속 함유층에 있어서의 금속 원소의 함유율은 50원자％ 이상 100원자％ 이하인 것이 바람직하다. 금속 함유층은 1층으로 구성되는 단층이어도 되고, 2층 이상으로 구성되는 다층이어도 된다. 금속 함유층 전체의 두께는, 10㎚ 이상 1000㎚ 이하인 것이 바람직하고, 보다 바람직하게는 30㎚ 이상 500㎚ 이하, 더욱 바람직하게는 50㎚ 이상 400㎚ 이하, 특히 바람직하게는 100㎚ 이상 300㎚ 이하이다. 금속 함유층 자체의 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
혹은, 박리층(15)은, 탄소층 등 대신에, 금속 산질화물 함유층이어도 된다. 금속 산질화물 함유층의 강성 캐리어(12)와 반대측(즉 금속층(16) 측)의 표면은, TaON, NiON, TiON, NiWON 및 MoON으로 이루어지는 군에서 선택되는 적어도 1종의 금속 산질화물을 포함하는 것이 바람직하다. 또한, 강성 캐리어(12)와 금속층(16)의 밀착성을 확보하는 점에서, 금속 산질화물 함유층의 강성 캐리어(12) 측의 표면은, Cu, Ti, Ta, Cr, Ni, Al, Mo, Zn, W, TiN 및 TaN으로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 것이 바람직하다. 이렇게 함으로써, 금속층(16) 표면의 이물 입자수를 억제하여 회로 형성성을 향상시키고, 또한, 고온에서 장시간 가열된 후에 있어서도, 안정된 박리 강도를 유지하는 것이 가능해진다. 금속 산질화물 함유층의 두께는 5㎚ 이상 500㎚ 이하인 것이 바람직하고, 보다 바람직하게는 10㎚ 이상 400㎚ 이하, 더욱 바람직하게는 20㎚ 이상 200㎚ 이하, 특히 바람직하게는 30㎚ 이상 100㎚ 이하이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
금속층(16)은, 금속으로 구성되는 층이다. 금속층(16)은, 1층 구성이어도 되고, 2층 이상의 구성이어도 된다. 금속층(16)이 2층 이상의 층으로 구성되는 경우에는, 금속층(16)은, 박리층(15)의 강성 캐리어(12)와 반대의 면측에, 제1 금속층부터 제m 금속층(m은 2 이상의 정수)까지의 각 금속층이 순서대로 적층된 구성으로 할 수 있다. 금속층(16) 전체의 두께는 1㎚ 이상 2000㎚ 이하인 것이 바람직하고, 바람직하게는 100㎚ 이상 1500㎚ 이하, 보다 바람직하게는 200㎚ 이상 1000㎚ 이하, 더욱 바람직하게는 300㎚ 이상 800㎚ 이하, 특히 바람직하게는 350㎚ 이상 500㎚ 이하이다. 금속층(16)의 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다. 이하, 금속층(16)이 제1 금속층 및 제2 금속층의 2층으로 구성되는 예에 대하여 설명한다.
제1 금속층은, 캐리어 구비 금속박(18)에 대하여 에칭 스토퍼 기능이나 반사 방지 기능 등의 원하는 기능을 부여하는 것인 것이 바람직하다. 제1 금속층을 구성하는 금속의 바람직한 예로서는, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, Mo 및 그것들의 조합을 들 수 있고, 보다 바람직하게는 Ti, Zr, Al, Cr, W, Ni, Mo 및 그것들의 조합, 더욱 바람직하게는 Ti, Al, Cr, Ni, Mo 및 그것들의 조합, 특히 바람직하게는 Ti, Mo 및 그것들의 조합이다. 이들 원소는, 플래시 에칭액(예를 들어 구리 플래시 에칭액)에 대하여 용해되지 않는다고 하는 성질을 갖고, 그 결과, 플래시 에칭액에 대하여 우수한 내약품성을 나타낼 수 있다. 따라서, 제1 금속층은, 후술하는 제2 금속층보다도 플래시 에칭액에 의해 에칭되기 어려운 층이 되고, 그 때문에 에칭 스토퍼층으로서 기능할 수 있다. 또한, 제1 금속층을 구성하는 상술한 금속은 광의 반사를 방지하는 기능도 갖기 때문에, 제1 금속층은, 화상 검사(예를 들어 자동 화상 검사(AOI))에 있어서 시인성을 향상시키기 위한 반사 방지층으로서도 기능할 수 있다. 제1 금속층은, 순금속이어도 되고, 합금이어도 된다. 제1 금속층을 구성하는 금속은 원료 성분이나 성막 공정 등에 기인하는 불가피적 불순물을 포함하고 있어도 된다. 또한, 상기 금속의 함유율의 상한은 특별히 한정되지는 않고, 100원자％여도 된다. 제1 금속층은 물리 기상 퇴적(PVD)법에 의해 형성된 층인 것이 바람직하고, 보다 바람직하게는 스퍼터링에 의해 형성된 층이다. 제1 금속층의 두께는, 1㎚ 이상 500㎚ 이하인 것이 바람직하고, 보다 바람직하게는 10㎚ 이상 400㎚ 이하, 더욱 바람직하게는 30㎚ 이상 300㎚ 이하, 특히 바람직하게는 50㎚ 이상 200㎚ 이하이다.
제2 금속층을 구성하는 금속의 바람직한 예로서는, 제4족, 제5족, 제6족, 제9족, 제10족 및 제11족의 전이 원소, Al, 그리고 그것들의 조합(예를 들어 합금이나 금속간 화합물)을 들 수 있고, 보다 바람직하게는 제4족 및 제11족의 전이 원소, Al, Nb, Co, Ni, Mo, 그리고 그것들의 조합, 더욱 바람직하게는 제11족의 전이 원소, Ti, Al, Mo 및 그것들의 조합, 특히 바람직하게는 Cu, Ti, Mo 및 그것들의 조합, 가장 바람직하게는 Cu이다. 제2 금속층은, 어떠한 방법으로 제조된 것이어도 되고, 예를 들어 무전해 금속 도금법 및 전해 금속 도금법 등의 습식 성막법, 스퍼터링 및 진공 증착 등의 물리 기상 퇴적(PVD)법, 화학 기상 성막, 또는 그것들의 조합에 의해 형성한 금속박이어도 된다. 특히 바람직한 제2 금속층은, 극박화에 의한 파인 피치화에 대응하기 쉬운 관점에서, 스퍼터링법이나 진공 증착 등의 물리 기상 퇴적(PVD)법에 의해 형성된 금속층이며, 가장 바람직하게는 스퍼터링법에 의해 제조된 금속층이다. 또한, 제2 금속층은, 무조화의 금속층인 것이 바람직하지만, 배선 패턴 형성에 지장을 초래하지 않는 한 예비적 조화나 소프트 에칭 처리나 세정 처리, 산화 환원 처리에 의해 이차적인 조화가 발생한 것이어도 된다. 파인 피치화에 대응하는 관점에서, 제2 금속층의 두께는 10㎚ 이상 1000㎚ 이하인 것이 바람직하고, 보다 바람직하게는 20㎚ 이상 900㎚ 이하, 더욱 바람직하게는 30㎚ 이상 700㎚ 이하, 더욱 보다 바람직하게는 50㎚ 이상 600㎚ 이하, 특히 바람직하게는 70㎚ 이상 500㎚ 이하, 가장 바람직하게는 100㎚ 이상 400㎚ 이하이다. 이와 같은 범위 내의 두께의 금속층은 스퍼터링법에 의해 제조되는 것이 성막 두께의 면내 균일성이나, 시트상이나 롤상으로의 생산성의 관점에서 바람직하다.
금속층(16)이 1층 구성인 경우에는, 상술한 제2 금속층을 금속층(16)으로서 그대로 채용하는 것이 바람직하다. 한편, 금속층(16)이 n층(n은 3 이상의 정수) 구성인 경우에는, 금속층(16)의 제1 금속층부터 제(n-1) 금속층까지를 상술한 제1 금속층의 구성으로 하는 것이 바람직하고, 금속층(16)의 최외층, 즉 제n 금속층을 상술한 제2 금속층의 구성으로 하는 것이 바람직하다.
금속층(16), 원하는 바에 따라 중간층(14) 및 원하는 바에 따라 박리층(15)(즉 적어도 금속층(16), 예를 들어 금속층(16) 및 중간층(14))이, 강성 캐리어(12)의 단부면에까지 연장 돌출됨으로써, 당해 단부면이 피복되는 것이 바람직하다. 즉, 강성 캐리어(12)의 표면뿐만 아니라 단부면도 적어도 금속층(16)으로 피복되어 있는 것이 바람직하다. 단부면도 피복함으로써, 배선 기판의 제조 공정에 있어서의 강성 캐리어(12)로의 약액의 침입을 방지할 수 있는 것 외에, 캐리어 구비 금속박(18)을 핸들링할 때의 측단부에 있어서의 박리에 의한 치핑, 즉 박리층(15) 상의 피막(즉 금속층(16))의 절결을 견고하게 방지시킬 수 있다. 강성 캐리어(12)의 단부면에 있어서의 피복 영역은, 강성 캐리어(12)의 표면으로부터 두께 방향(즉 강성 캐리어 표면에 대하여 수직인 방향)을 향하여, 바람직하게는 0.1㎜ 이상의 영역, 보다 바람직하게는 0.2㎜ 이상의 영역, 더욱 바람직하게는 강성 캐리어(12)의 단부면 전역에 걸치는 것으로 한다.
실시예
본 발명을 이하의 예에 의해 더욱 구체적으로 설명한다.
예 A1
재배선층을 갖는 강성 기판과, 반도체 디바이스를 상온 접합함으로써, 다층 기판을 제조하였다.
(1) 캐리어 구비 금속박의 준비
강성 캐리어(12)로서의 직경 200㎜의 사이즈로 두께 0.7㎜의 유리 기판(재질: 소다석회 유리) 상에, 중간층(14)으로서의 티타늄층(두께 50㎚) 및 구리층(두께 200㎚), 박리층(15)으로서의 아몰퍼스 카본층(두께 6㎚), 그리고 금속층(16)으로서의 티타늄층(두께 100㎚) 및 구리층(두께 300㎚)이 이 순으로 스퍼터링에 의해 성막된 캐리어 구비 금속박(18)을 준비하였다.
(2) 제1 기판 및 제1 범프의 형성
캐리어 구비 금속박(18) 상에 절연층 및 배선층을 포함하는 재배선층(20)을 코어리스 빌드 업법에 의해 형성하여, 제1 기판(22)을 얻었다. 그리고, 제1 기판(22)의 재배선층(20) 상에 복수의 제1 범프(24)를 형성하였다(도 1a의 (i) 참조). 구체적으로는, 제1 기판(22)의 재배선층(20) 측의 표면에 감광성 레지스트를 도포하고, 노광 및 현상을 행하여, 소정 패턴의 포토레지스트층을 형성하였다. 이어서, 재배선층(20)의 노출 표면(즉 포토레지스트층으로 마스킹되어 있지 않은 부분)에 패턴 전해 구리 도금을 행한 후, 포토레지스트층을 박리함으로써, 복수의 제1 범프(24)를 형성하였다. 제1 기판(22)에 마련된 제1 범프(24)의 광학 현미경 관찰상(배율: 100배) 및 주사형 전자 현미경(SEM) 관찰상(배율: 2000배)을 도 4 및 5에 각각 도시한다. 형성된 제1 범프(24)는, 높이 5㎛ 및 직경 5㎛의 원주상이며, 10㎛의 피치(중심간 거리)로 규칙적으로 배열된 것이었다.
(3) 반도체 디바이스의 준비
반도체 디바이스(26)로서 Si 칩을 준비하였다. 상기 (2)의 제1 범프(24)의 형성 방법과 마찬가지로 하여, 반도체 디바이스(26)의 표면에, 높이 5㎛ 및 직경 5㎛의 원주상의 제2 범프(28)를, 10㎛의 피치로 규칙적으로 형성하였다(도 1a의 (i) 참조).
(4) 청정화 처리
압력 1×10-5Pa 이하의 진공 중에 있어서, 상온 웨이퍼 접합 장치(미쓰비시 쥬코 고사쿠 기카이 가부시키가이샤제, BOND MEISTER, MWB-06/08AX)를 사용하여 제1 범프(24)의 접합면 및 제2 범프(28)의 접합면에 대하여 청정화 처리를 행하였다(도 1a의 (ii) 참조). 구체적으로는, 상기 (2) 및 (3)에서 얻어진 제1 기판(22) 및 반도체 디바이스(26)를 각각 진공 챔버(30) 내에 설치한 후, 진공 챔버(30) 내의 기체를 배출함으로써, 상기 압력 이하의 진공 상태로 하였다. 그 후, 제1 기판(22)의 제1 범프(24)가 마련된 측의 표면 및 반도체 디바이스(26)의 제2 범프(28)가 마련된 측의 표면을 향하여, 각각 빔원(32)으로서의 고속 원자 빔원으로부터 아르곤 원자빔을 360초간 조사하였다. 이렇게 함으로써, 제1 범프(24)의 접합면 및 제2 범프(28)의 접합면을 각각 활성화하였다.
(5) 압접 처리
상기 상온 웨이퍼 접합 장치를 사용하여, 제1 기판(22) 및 반도체 디바이스(26)의 상온 접합을 행하였다(도 1b의 (iii) 참조). 구체적으로는, 압력 1×10-3Pa 이하의 진공 중에 있어서, 활성화된 제1 범프(24)의 접합면과 활성화된 제2 범프(28)의 접합면이 맞닿도록, 제1 기판(22)과 반도체 디바이스(26)를 적층하여 프레스하였다. 이때, 프레스 하중은 100kN(제1 범프(24) 및 제2 범프(28)의 접합면에 가해지는 면압으로서는 140㎫)으로 하고, 가열을 행하지 않고 상온(25℃)에서 프레스를 행하였다. 이렇게 함으로써, 제1 범프(24) 및 제2 범프(28)를 압접하여, 제1 기판(22) 및 반도체 디바이스(26)가 접합된 다층 기판(34)을 얻었다.
(6) 언더필 충전 및 수지 밀봉
얻어진 다층 기판(34)에 있어서, 제1 기판(22)과 반도체 디바이스(26)의 간극에 에폭시 수지로 이루어지는 액상 경화성 수지(쇼와 덴코 머티리얼즈 가부시키가이샤제, CEL-C-3900)를 충전 후, 경화시킴으로써, 제1 범프(24) 및 제2 범프(28)를 덮는 수지층(36)을 형성하였다(도 1b의 (iv) 참조). 그 후, 다층 기판(34)의 반도체 디바이스(26) 측의 표면에 대하여, 반도체 디바이스(26)를 덮도록 에폭시 수지로 이루어지는 밀봉재(38)로 수지 밀봉을 행하였다(도 1c의 (v) 참조).
예 A2
예 A1의 (2)에서 캐리어 구비 금속박(18) 상에 절연층 및 배선층을 포함하는 재배선층(20)을 코어리스 빌드 업법에 의해 형성할 때, 도 6a 및 도 6b에 도시한 바와 같이, 재배선층(20)의 주연부(제1 범프(24)보다 외측의 부분)에, 핀상의 필러(25)(재질: 구리)를 96개, 설치하였다. 그것 이외에는 예 A1과 마찬가지로 하여, 도 7에 도시한 제1 기판(22) 및 반도체 디바이스(26)가 접합된 다층 기판(34)을 얻었다.
예 B1 내지 B8
제1 기판 및 제2 기판을 상온 접합하여, 범프간의 접합 강도를 평가하였다.
(1) 제1 기판의 준비
강성 캐리어(12)로서의 직경 200㎜의 사이즈로 두께 0.7㎜의 원판상 유리 시트(재질: 소다석회 유리) 상에, 금속층(16)으로서의 티타늄층(두께 50㎚) 및 구리층(두께 200㎚)이 스퍼터링에 의해 성막된 기판을 준비하여, 제1 기판(22)으로 하였다.
(2) 제1 범프의 형성
제1 기판(22)의 중앙부인 100㎜×100㎜의 직사각형 영역에, 세미 애디티브법에 의해 제1 범프(24)를 형성하였다. 구체적으로는, 제1 기판(22)의 구리층 측의 표면에 감광성 레지스트를 도포하고, 노광 및 현상을 행하여, 소정 패턴의 포토레지스트층을 형성하였다. 이어서, 구리층의 노출 표면(즉 포토레지스트층으로 마스킹되어 있지 않은 부분)에 패턴 전해 구리 도금을 행한 후, 포토레지스트층을 박리함으로써, 상기 직사각형 영역에 복수의 제1 범프(24)를 형성하였다. 형성된 제1 범프(24)는, 표 1에 나타내는 높이 및 직경 6㎛의 원주상이며, 10㎛의 피치(중심간 거리)로 규칙적으로 배열된 것이었다. 또한, 제1 범프(24)의 형성과 아울러, 상기 마찬가지의 방법에 의해, 제1 기판(22)의 구리층 측의 표면에 얼라인먼트 마크용의 회로를 형성하였다. 이 회로는, 제1 기판(22)의 중앙으로부터 상하 좌우로 65㎜씩 이격된 위치(4개소)에 형성되었다.
(3) 제2 기판의 제작
제2 범프(28)의 높이를 표 1에 나타내는 대로 한 것 이외에는, 상기 (1) 및 (2)와 마찬가지로 하여, 제2 범프(28)가 표면에 형성된 제2 기판을 제작하였다.
(4) 에칭 처리
얼라인먼트 마크 형성을 위해, 제1 기판(22)의 제1 범프(24)가 형성된 측의 표면 및 제2 기판의 제2 범프(28)가 형성된 측의 표면에 대하여, 각각 구리 에칭액을 사용한 에칭 처리를 행하였다. 이때, 예 B1, B3 및 B5 내지 B8에 대해서는, 제1 범프(24) 및 제2 범프(28)가 에칭액에 접촉하지 않도록, 제1 기판(22) 및 제2 기판의 중앙부인 100㎜×100㎜의 직사각형 영역을 각각 시트로 덮은 후, 에칭 처리를 행하였다. 한편, 예 B2 및 B4에 대해서는 상기 영역을 시트로 덮지 않고 에칭 처리를 행하였다. 여기서, 예 B1, B3 또는 B5 내지 B8에 있어서의 에칭 처리 후의 범프의 SEM상(배율: 10000배)을 도 8에 도시함과 함께, 예 B2에 있어서의 에칭 처리 후의 범프 SEM상(배율: 10000배)을 도 9에 도시한다. 또한, 에칭 처리 후의 제1 범프(24) 및 제2 범프(28)의 접합면에 있어서의 표면 형상을, 3D 표면 조도 형상 측정기(Zygo사제, NexView)를 사용하여, ISO25178에 준거하여, 대물 렌즈 50배, 줌렌즈 20배, 측정 범위 89㎛×87㎛의 조건에서 측정하였다. 얻어진 삼차원 표면 형상으로부터, 범위 3㎛×3㎛의 조도 곡선을 추출하고, 장치 부속의 해석 프로그램 「Mx」에 의해 하기의 보정 조건에서 조도 곡선의 보정을 행하여, 산술 평균 높이 Sa를 산출하였다. 결과는 표 1에 나타내는 대로였다.
<보정 조건>
-Remove: Form Remove
-Filter Type: Spline
-Filter: Low Pass
-Type: Gaussian Spline Auto
(5) 청정화 처리 및 상온 접합
예 A1의 (4) 및 (5)와 마찬가지의 방법에 의해 제1 범프(24) 및 제2 범프(28)를 압접하여, 제1 기판(22) 및 제2 기판이 접합된 다층 기판(34)을 얻었다.
(6) 접합 강도의 평가
제1 범프(24) 및 제2 범프(28) 간의 접합 강도를 평가하기 위해, 박리 시험을 이하와 같이 행하였다. 즉, 다층 기판(34)의 제2 기판측을 고정한 후, 제1 기판(22)의 단부를 손으로 파지하여 박리하였다. 박리 후의 다층 기판(34)을 관찰하여, 제1 범프(24) 및 제2 범프(28)의 접합면에서 박리되어 있는 것을 불합격으로 판정하고, 그 이외의 것(예를 들어 제1 기판(22)의 구리층과 제1 범프(24) 사이로부터 박리되어 있는 것)을 합격으로 판정하였다. 결과는 표 1에 나타내는 대로였다. 또한, 예 B1 내지 B7 중 어느 것에도 범프간의 단락 및 기판의 휨은 전혀 보이지 않았다.
Figure pct00001
예 C1 및 C2
제1 기판 및 제2 기판을 접합함으로써, 배선 기판을 제조하였다.
(1) 제1 기판의 준비 및 제1 범프의 형성
제1 범프(24)의 높이를 5㎛로 한 것 이외에는, 예 B1 내지 B8의 (1) 및 (2)와 마찬가지의 방법에 의해, 제1 범프(24)가 형성된 제1 기판(22)을 제작하였다.
(2) 제2 기판의 준비
예 B1 내지 B8의 (1)에서 준비한 기판을 제2 기판(52)으로 하였다. 또한, 이 제2 기판(52)에 대해서는, 범프의 형성을 행하지 않았다.
(3) 에칭 처리
제1 기판(22)의 제1 범프(24)가 형성된 측의 표면에 대하여 구리 에칭액을 사용한 에칭 처리를 행하였다. 이때, 예 C1에 대해서는, 제1 범프(24)가 에칭액에 접촉하지 않도록, 제1 기판(22)의 중앙부인 100㎜×100㎜의 직사각형 영역을 각각 시트로 덮은 후, 에칭 처리를 행하였다. 한편, 예 C2에 대해서는 상기 영역을 시트로 덮지 않고 에칭 처리를 행하였다. 또한, 제2 기판(52)에 대해서는 에칭 처리를 행하지 않았다.
(4) 청정화 처리 및 압접 처리
예 A1의 (4)와 마찬가지의 방법에 의해, 제1 범프(24)의 접합면 및 제2 기판(52)의 구리층 측의 표면에 대하여 청정화 처리를 행하였다. 그 후, 예 A1의 (5)와 마찬가지의 방법에 의해, 활성화된 제1 범프(24)의 접합면과 활성화된 제2 기판(52)의 구리층 표면이 맞닿도록, 제1 기판(22)과 제2 기판(52)을 적층하여 프레스하였다. 이렇게 하여, 제1 기판(22) 및 제2 기판(52)이 제1 범프(24)(범프(54))를 통해 접합된 배선 기판(56)을 얻었다.

Claims (21)

  1. 다층 기판의 제조 방법으로서,
    표면에 복수의 제1 범프를 소정의 배치로 구비한 강성 기판인 제1 기판과, 상기 소정의 배치와 대응하는 배치로 표면에 복수의 제2 범프를 구비한 제2 기판 또는 반도체 디바이스를 준비하는 공정이며, 상기 제1 범프 및 상기 제2 범프의 각각이, 600℃ 이상의 융점을 갖는 금속 또는 합금으로 이루어지고, 또한, 0.3㎛ 이상의 높이를 갖는 공정과,
    압력 1×10-3Pa 이하의 분위기 중에서, 상기 제1 범프의 접합면 및 상기 제2 범프의 접합면에 청정화 처리를 행하고,
    계속해서 압력 1×10-3Pa 이하의 분위기 중에서, 상기 제1 범프의 접합면과 상기 제2 범프의 접합면이 맞닿도록, 상기 제1 기판과 상기 제2 기판 또는 반도체 디바이스를 적층하고, 90℃ 이하의 온도에서 상기 제1 범프 및 상기 제2 범프를 압접하여, 다층 기판을 형성하는 공정
    을 포함하는, 다층 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 기판이, 강성 캐리어, 상기 강성 캐리어 상의 재배선층 및 상기 재배선층 상의 상기 복수의 제1 범프를 구비한 강성 기판인, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 기판이, 강성 캐리어, 상기 강성 캐리어 상의 재배선층 및 상기 재배선층 상의 상기 복수의 제2 범프를 구비한 강성 기판인, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 청정화 처리가, 이온빔 조사, 중성 원자빔 조사 및 불활성 가스 플라스마 처리로 이루어지는 군에서 선택되는 적어도 1종인, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 기판 및 상기 제2 기판 중 적어도 한쪽의 탄성률이 30㎬ 이상 600㎬ 이하인, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 기판 및 상기 제2 기판 중 적어도 한쪽이 실리콘 또는 알루미나를 포함하는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 기판 및 상기 제2 기판 중 적어도 한쪽이 유리를 포함하는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 범프 및 상기 제2 범프가, 각각 0.3㎛ 이상의 높이를 갖는, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1 범프 및 상기 제2 범프가, 각각 직경 1㎛ 이상 50㎛ 이하의 원형상인, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1 범프 및 상기 제2 범프가, 각각 1㎛ 이상 40㎛ 이하의 피치(중심간 거리)로 규칙적으로 배열되어 있는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 범프의 접합면 및 상기 제2 범프의 접합면은, 각각 산술 평균 높이 Sa가 0.1㎚ 이상 70㎚ 이하인, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 범프 및 상기 제2 범프가 전이 금속으로 이루어지는, 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 범프 및 상기 제2 범프가, Au, Ag 및 Cu로 이루어지는 군에서 선택되는 적어도 1종으로 이루어지는, 방법.
  14. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 범프 및 상기 제2 범프가 Cu로 이루어지는, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 압접이, 10㎫ 이상 350㎫ 이하의 면압을 상기 제1 범프의 접합면 및 상기 제2 범프의 접합면에 가하도록 행해지는, 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 제1 범프 및 상기 제2 범프의 압접 후, 상기 제1 기판과 상기 제2 기판 또는 반도체 디바이스의 간극에 수지를 충전하여, 상기 제1 범프 및 상기 제2 범프를 덮는 수지층을 형성하는 공정을 더 포함하는, 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 압접이 의도적인 가열 및/또는 냉각을 수반하지 않는 환경 하에서 행해지는, 방법.
  18. 강성 기판인 제1 기판과,
    제2 기판과,
    상기 제1 기판 및 상기 제2 기판 사이에 개재하여, 상기 제1 기판 및 상기 제2 기판을 결합하는 복수의 범프
    를 구비하고, 상기 범프는, 600℃ 이상의 융점을 갖는 금속 또는 합금으로 이루어지고, 또한, 0.6㎛ 이상의 높이를 갖는, 배선 기판.
  19. 제18항에 있어서,
    상기 제1 기판이, 강성 캐리어 및 상기 강성 캐리어 상의 재배선층을 구비한 강성 기판이며, 상기 재배선층 및 상기 제2 기판이 상기 복수의 범프로 결합되는, 배선 기판.
  20. 제19항에 있어서,
    상기 강성 캐리어가 유리, 실리콘을 포함하는 기판 또는 알루미나로 구성되는, 배선 기판.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서,
    상기 범프가, 1㎛ 이상 40㎛ 이하의 피치(중심간 거리)로 규칙적으로 배열되어 있는, 배선 기판.
KR1020237031658A 2021-03-30 2022-03-17 다층 기판의 제조 방법 및 배선 기판 KR20230164023A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-057939 2021-03-30
JP2021057939 2021-03-30
PCT/JP2022/012390 WO2022209978A1 (ja) 2021-03-30 2022-03-17 多層基板の製造方法及び配線基板

Publications (1)

Publication Number Publication Date
KR20230164023A true KR20230164023A (ko) 2023-12-01

Family

ID=83458813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237031658A KR20230164023A (ko) 2021-03-30 2022-03-17 다층 기판의 제조 방법 및 배선 기판

Country Status (7)

Country Link
US (1) US20240196530A1 (ko)
EP (1) EP4318567A1 (ko)
JP (1) JPWO2022209978A1 (ko)
KR (1) KR20230164023A (ko)
CN (1) CN117083707A (ko)
TW (1) TW202243060A (ko)
WO (1) WO2022209978A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP5159273B2 (ja) 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5699891B2 (ja) 2011-10-05 2015-04-15 富士通株式会社 電子装置とその製造方法
WO2017150284A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017150283A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080100A (ja) * 2002-09-26 2006-03-23 Toray Eng Co Ltd 接合方法および装置
JP6100503B2 (ja) * 2012-11-01 2017-03-22 日本電信電話株式会社 実装方法
JP2014113633A (ja) * 2012-12-12 2014-06-26 Bondtech Inc 接合方法及び接合装置
TW201432826A (zh) * 2013-02-01 2014-08-16 Chipbond Technology Corp 半導體封裝製程及其結構
JP6174473B2 (ja) * 2013-12-06 2017-08-02 日本電信電話株式会社 実装方法
JP6656836B2 (ja) * 2015-07-24 2020-03-04 新光電気工業株式会社 実装構造体及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP5159273B2 (ja) 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5699891B2 (ja) 2011-10-05 2015-04-15 富士通株式会社 電子装置とその製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2017150284A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017150283A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Also Published As

Publication number Publication date
WO2022209978A1 (ja) 2022-10-06
TW202243060A (zh) 2022-11-01
JPWO2022209978A1 (ko) 2022-10-06
EP4318567A1 (en) 2024-02-07
US20240196530A1 (en) 2024-06-13
CN117083707A (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
JP6883010B2 (ja) キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
KR102493697B1 (ko) 다층 배선판의 제조 방법
CN1759477A (zh) 电子部件安装基板的制造方法
TW201637140A (zh) 配線基板積層體及使用其之半導體裝置的製造方法
KR20200021998A (ko) 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법
WO2022102182A1 (ja) 配線基板の製造方法
WO2020105638A1 (ja) キャリア付金属箔、及びそれを用いたミリ波アンテナ基板の製造方法
US20240080990A1 (en) Wiring substrate, method of trimming same, and multi-layered wiring board
KR20230164023A (ko) 다층 기판의 제조 방법 및 배선 기판
TWI817577B (zh) 配線基板之製造方法
JP7142774B2 (ja) キャリア付金属箔並びにその使用方法及び製造方法
WO2024053565A1 (ja) 配線基板の製造方法
JP2022015429A (ja) 多層配線基板及び多層配線基板の製造方法
JP2008258552A (ja) 半導体チップ積層実装体の製造方法