KR20200021998A - 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법 - Google Patents
극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법 Download PDFInfo
- Publication number
- KR20200021998A KR20200021998A KR1020207001958A KR20207001958A KR20200021998A KR 20200021998 A KR20200021998 A KR 20200021998A KR 1020207001958 A KR1020207001958 A KR 1020207001958A KR 20207001958 A KR20207001958 A KR 20207001958A KR 20200021998 A KR20200021998 A KR 20200021998A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ultra
- copper foil
- carrier
- thin copper
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 269
- 239000011889 copper foil Substances 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010949 copper Substances 0.000 claims abstract description 156
- 229910052802 copper Inorganic materials 0.000 claims abstract description 155
- 238000005530 etching Methods 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims abstract description 85
- 239000011521 glass Substances 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 20
- 229910052799 carbon Inorganic materials 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 229910052750 molybdenum Inorganic materials 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 238000001069 Raman spectroscopy Methods 0.000 claims description 5
- 229910052748 manganese Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052710 silicon Inorganic materials 0.000 abstract description 23
- 239000010703 silicon Substances 0.000 abstract description 23
- 239000010410 layer Substances 0.000 description 337
- 230000015572 biosynthetic process Effects 0.000 description 38
- 238000004544 sputter deposition Methods 0.000 description 38
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000007789 gas Substances 0.000 description 13
- 239000007788 liquid Substances 0.000 description 12
- 238000001237 Raman spectrum Methods 0.000 description 11
- 229910052786 argon Inorganic materials 0.000 description 11
- 239000000243 solution Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000012808 vapor phase Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000002585 base Substances 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000003513 alkali Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- USHAGKDGDHPEEY-UHFFFAOYSA-L potassium persulfate Chemical compound [K+].[K+].[O-]S(=O)(=O)OOS([O-])(=O)=O USHAGKDGDHPEEY-UHFFFAOYSA-L 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000005361 soda-lime glass Substances 0.000 description 2
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910000287 alkaline earth metal oxide Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000003863 ammonium salts Chemical class 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910021385 hard carbon Inorganic materials 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 125000002924 primary amino group Chemical group [H]N([H])* 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013074 reference sample Substances 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
- B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/067—Etchants
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/50—Properties of the layers or laminate having particular mechanical properties
- B32B2307/538—Roughness
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
- B32B2309/08—Dimensions, e.g. volume
- B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
- B32B2309/105—Thickness
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/12—Copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Metallurgy (AREA)
- Geometry (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 고도로 미세화된 배선을 양면이 서로 다른 패턴으로 형성 가능하며, 그 때문에, 실리콘 인터포저 및 유리 인터포저의 저렴하고도 가공하기 쉬운 보다 좋은 대체품으로서 사용 가능한, 극박 구리박이 제공된다. 이 극박 구리박은, 제1 극박 구리층, 에칭 스토퍼층, 및 제2 극박 구리층을 이 순으로 구비하고 있으며, 극박 구리박의 양면 산술 평균 조도 Ra가 20㎚ 이하이다.
Description
본 발명은, 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법에 관한 것이다.
근년의 휴대용 전자 기기 등의 전자 기기의 소형화 및 고기능화에 수반하여, 프린트 배선판에는 배선 패턴의 더한층의 미세화(파인 피치화)가 요구되고 있다. 이러한 요구에 대응하기 위해서, 프린트 배선판 제조용 구리박에는 종전 이상으로 얇고 또한 낮은 표면 조도의 것이 요망되고 있다. 예를 들어, 특허문헌 1(일본 특허공개 제2005-76091호 공보)에는, 평균 표면 조도 Rz를 0.01 내지 2.0㎛로 저감한 캐리어 구리박의 평활면에 박리층 및 극박 구리박을 차례로 적층하는 것을 포함하는, 캐리어 구비 극박 구리박의 제조 방법이 개시되어 있으며, 이 캐리어 구비 극박 구리박에 의해 고밀도 극미세 배선(파인 패턴)을 실시하여 다층 프린트 배선판을 얻는 것도 개시되어 있다.
또한, 캐리어 구비 극박 구리박에 있어서의 극박 구리층의 두께와 표면 조도의 더한층의 저감을 실현하기 위해서, 스퍼터링 등의 기상법에 의해 극박 구리층을 형성하는 것도 최근 제안되고 있다. 예를 들어, 특허문헌 2(국제 공개 제2017/150283호)에는, 캐리어, 박리층, 반사 방지층, 극박 구리층을 차례로 구비한 캐리어 구비 구리박이 개시되어 있으며, 박리층, 반사 방지층 및 극박 구리층을 스퍼터링으로 형성하는 것이 기재되어 있다. 또한, 특허문헌 3(국제 공개 제2017/150284호)에는, 캐리어, 중간층(예를 들어 밀착 금속층 및 박리 보조층), 박리층 및 극박 구리층을 구비한 캐리어 구비 구리박이 개시되어 있으며, 중간층, 박리층 및 극박 구리층을 스퍼터링으로 형성하는 것이 기재되어 있다. 특허문헌 2 및 3 중 어느 것에서도, 캐리어(예를 들어 유리 캐리어) 위에 각 층이 스퍼터링 형성됨으로써, 극박 구리층의 외측 표면에 있어서 1.0 내지 100㎚라는 매우 낮은 산술 평균 조도 Ra를 실현하고 있다.
그런데, 에칭을 수반하는 다층 배선 회로 형성에 있어서, 절연막이 에칭액에 노출되는 것을 방지하기 위해서, 금속층 위에 에칭 스토퍼층을 마련하는 것이 알려져 있다. 예를 들어, 특허문헌 4(일본 특허공개 제2009-88572호 공보)에는, 배선막 형성용 금속층(예를 들어 두께 12㎛의 구리박), 에칭 스토퍼층(예를 들어 두께 1㎛의 Ni층), 및 범프 형성용 금속층(예를 들어 두께 80㎛의 구리박)을 차례로 구비한 다층 금속판이 개시되어 있으며, 당해 에칭 스토퍼층은, 범프 형성용 금속층의 선택적 에칭 시에, 배선막 형성용 금속막이 에칭되어버리는 것을 방지할 수 있다고 되어 있다.
근년, 반도체 부품의 고밀도화 및 고속화를 실현할 목적으로 2.5차원 실장이라 불리는 패키징 기술이 개발되고 있다. 이 2.5차원 실장에서는, IC(집적 회로) 칩과 패키지 기판의 사이에, 실리콘 인터포저가 중간 기판으로서 마련되어 있으며, 당해 실리콘 인터포저를 통해 단자 피치가 다른 IC 칩과 패키지 기판을 중계하고 있다. 즉, 2.5차원 실장에 있어서, 실리콘 인터포저는 재배선용 기판으로서 기능하는 것이다. 구체적으로는, 실리콘 인터포저에 형성된 실리콘 관통 전극(TSV: Through Silicon Via)을 통과하여 실리콘 인터포저의 상부 전극과 하부 전극이 전기적으로 접속된다. 또한, 실리콘 인터포저의 상부는 고밀도의 배선층으로 되어 있으며, 실리콘 인터포저의 최상층의 전극과 IC 칩을 마이크로 범프에 의해 접속함과 함께, 실리콘 인터포저와 패키지 기판의 사이를 범프에 의해 접속함으로써, IC 칩과 패키지 기판을 중계할 수 있다. 또한, 실리콘 인터포저는 허용 가능한 가공성을 가짐과 함께, 흡습이나 열팽창 계수(CTE) 등의 영향도 작은 점에서, 종래의 수지 기판에서는 곤란했던 고신뢰성이면서 또한 고도로 미세화된 배선 패턴을 형성하는 것이 가능해진다. 한편, 물리적 특성이나 전기적 특성의 관점에서, 실리콘 인터포저 대신에, 유리 인터포저를 사용하는 기술도 개발되고 있다.
그러나, 실리콘 인터포저 및 유리 인터포저는, 그 기판 자체가 고비용인 점 외에도, 실리콘 관통 전극 또는 유리 관통 전극(TGV: Through Glass Via)의 형성과 같은 가공 프로세스에 요하는 비용도 꽤나 크다. 따라서, 실리콘 인터포저 또는 유리 인터포저를 사용한 재배선 기술은, 고성능 컴퓨팅 분야 등의 높은 제조 비용을 허용할 수 있는 일부의 분야에서 채용되는 데 머물러 있다. 따라서, 실리콘 인터포저 및 유리 인터포저의 대신이 되는, 저렴하고도 가공하기 쉬운 재료가 요망된다. 이 점, 특허문헌 1 내지 4에 나타낸 바와 같은 종래의 구리박은, 편면에만 회로 형성 가능한 것으로서 설계되어 있으며, 실리콘 인터포저 및 유리 인터포저처럼 같이 양면이 서로 다른 배선 패턴을 형성하는 데 적합한 것은 아니다.
본 발명자는, 금번, 극박 구리박을 제1 극박 구리층, 에칭 스토퍼층 및 제2 극박 구리층의 3층 구성으로 하고, 그 양면의 산술 평균 조도 Ra를 20㎚ 이하로 함으로써, 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 고도로 미세화된 배선을 양면이 서로 다른 패턴으로 형성 가능하며, 그 때문에, 실리콘 인터포저 및 유리 인터포저의 저렴하고도 가공하기 쉬운 보다 좋은 대체품으로서 사용 가능한 극박 구리박을 제공할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은, 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 고도로 미세화된 배선을 양면이 서로 다른 패턴으로 형성 가능하며, 그 때문에, 실리콘 인터포저 및 유리 인터포저의 저렴하고도 가공하기 쉬운 보다 좋은 대체품으로서 사용 가능한 극박 구리박을 제공하는 데 있다.
본 발명의 일 형태에 의하면, 제1 극박 구리층, 에칭 스토퍼층, 및 제2 극박 구리층을 이 순으로 구비한 극박 구리박으로서, 상기 극박 구리박의 양면의 산술 평균 조도 Ra가 20㎚ 이하인, 극박 구리박이 제공된다.
본 발명의 다른 일 형태에 의하면, 유리 또는 세라믹스로 구성되는 캐리어와,
상기 캐리어 위에 마련되고, Ti, Cr, Mo, Mn, W 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 밀착 금속층과,
상기 밀착 금속층 위에 마련되고, 탄소층으로 이루어지는 박리층과,
상기 박리층 위에, 상기 제2 극박 구리층이 상기 박리층과 접하도록 마련되는, 상기 극박 구리박
을 구비한, 캐리어 구비 극박 구리박이 제공된다.
본 발명의 다른 일 형태에 의하면, 상기 캐리어 구비 극박 구리박을 준비하는 공정과,
상기 제1 극박 구리층을 가공하여 제1 회로를 형성하는 공정과,
상기 제1 회로를 절연 수지로 밀봉하는 공정과,
상기 캐리어를 상기 밀착 금속층 및 상기 박리층과 함께 박리하여 상기 제2 극박 구리층을 노출시키는 공정과,
상기 제2 극박 구리층을 가공하고, 그 후 상기 에칭 스토퍼층을 가공하여, 제2 회로를 형성하는 공정과,
상기 제2 회로를 절연 수지로 밀봉하는 공정
을 포함하는, 프린트 배선판의 제조 방법이 제공된다.
도 1은, 본 발명의 극박 구리박의 일 형태를 나타내는 모식 단면도다.
도 2는, 본 발명의 캐리어 구비 극박 구리박의 일 형태를 나타내는 모식 단면도다.
도 3은, 본 발명의 프린트 배선판의 제조 방법을 설명하기 위한 공정 흐름도이며, 전반의 공정(공정 (a) 내지 (c))을 나타내는 도면이다.
도 4는, 본 발명의 프린트 배선판의 제조 방법을 설명하기 위한 공정 흐름도이며, 후반의 공정(공정 (d) 내지 (f))을 나타내는 도면이다.
도 5는, 라만 스펙트럼에 있어서의, 베이스 라인 및 피크 면적을 설명하기 위한 모식도다.
도 6은, 캐리어가 밀착 금속층과 함께 박리된 경우에 있어서의, 극박 구리박의 박리층측 표면의 라만 스펙트럼 B, 및 박리된 밀착 금속층 구비 캐리어의 박리층측 표면의 라만 스펙트럼 A를 나타내는 도면이다.
도 2는, 본 발명의 캐리어 구비 극박 구리박의 일 형태를 나타내는 모식 단면도다.
도 3은, 본 발명의 프린트 배선판의 제조 방법을 설명하기 위한 공정 흐름도이며, 전반의 공정(공정 (a) 내지 (c))을 나타내는 도면이다.
도 4는, 본 발명의 프린트 배선판의 제조 방법을 설명하기 위한 공정 흐름도이며, 후반의 공정(공정 (d) 내지 (f))을 나타내는 도면이다.
도 5는, 라만 스펙트럼에 있어서의, 베이스 라인 및 피크 면적을 설명하기 위한 모식도다.
도 6은, 캐리어가 밀착 금속층과 함께 박리된 경우에 있어서의, 극박 구리박의 박리층측 표면의 라만 스펙트럼 B, 및 박리된 밀착 금속층 구비 캐리어의 박리층측 표면의 라만 스펙트럼 A를 나타내는 도면이다.
극박 구리박
본 발명의 극박 구리박을 도 1에 모식적으로 나타낸다. 도 1에 도시된 바와 같이, 본 발명의 극박 구리박(10)은, 제1 극박 구리층(12)과, 에칭 스토퍼층(14)과, 제2 극박 구리층(16)을 이 순으로 구비한 것이다. 또한, 극박 구리박(10)의 양면의 산술 평균 조도 Ra가 20㎚ 이하이다. 이와 같이, 극박 구리박(10)을 제1 극박 구리층(12), 에칭 스토퍼층(14) 및 제2 극박 구리층(16)의 3층 구성으로 하고, 그 양면의 산술 평균 조도 Ra를 20㎚ 이하로 함으로써, 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 고도로 미세화된 배선을 양면이 서로 다른 패턴으로 형성 가능하며, 그 때문에, 실리콘 인터포저 및 유리 인터포저의 저렴하고도 가공하기 쉬운 보다 좋은 대체품으로서 사용 가능한 극박 구리박을 제공하는 것이 가능해진다. 즉, 본 발명의 극박 구리박(10)을 사용함으로써 도 3 및 도 4에 도시된 바와 같이, 극박 구리박(10)의 제1 극박 구리층(12)을 가공하여 제1 회로(13)를 형성한 후, 제2 극박 구리층(16) 및 에칭 스토퍼층(14)을 가공하여 제2 회로(17)를 형성함으로써, 양면이 서로 다른 패턴의 배선을 형성할 수 있다. 이것은, 제1 극박 구리층(12)과 제2 극박 구리층(16)의 사이에 개재되는 에칭 스토퍼층(14)이, 제1 회로(13) 형성을 위한 제1 극박 구리층(12)의 에칭 시에, 에칭액이 반대측의 제2 극박 구리층(16)을 침식시키는 것을 저지함과 함께, 제2 회로(17) 형성을 위한 제2 극박 구리층(16)의 에칭 시에, 에칭액이 반대측의 제1 회로(13)를 침식시키는 것을 저지하기 때문이다. 또한, 극박 구리박(10)의 양면의 산술 평균 조도 Ra를 20㎚ 이하로 함으로써 미세 회로의 형성성을 향상시켜, 실리콘 인터포저나 유리 인터포저에서밖에 실현할 수 없던 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 고도로 미세화된 배선 패턴을 형성하는 것이 가능해진다. 또한, 극박 구리박(10)은 구리층을 주체로 하고 있기 때문에, 고가이면서 또한 단단하기 때문에 가공하기 어려운 실리콘 인터포저 및 유리 인터포저와 비교해서 현격히 저렴하고 또한 가공하기 쉽기 때문에, 이들의 보다 좋은 대체품으로서 매우 적합하다.
제1 극박 구리층(12) 및 제2 극박 구리층(16)의 각각은, 구리로 구성되는 층이다. 제1 극박 구리층(12) 및 제2 극박 구리층(16)을 구성하는 구리는 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 제1 극박 구리층(12) 및 제2 극박 구리층(16)의 각각은, 어떠한 방법으로 제조된 것이어도 되며, 예를 들어 무전해 구리 도금법 및 전해 구리 도금법 등의 습식 성막법, 스퍼터링 및 진공 증착 등의 물리 기상 성막법, 화학 기상 성막, 또는 그들의 조합에 의해 형성된 구리층이어도 된다. 특히 바람직한 극박 구리층은, 극박화에 의한 파인 피치화에 대응하기 쉬운 관점에서, 스퍼터링법 및 진공 증착 등의 기상법에 의해 형성된 구리층이며, 가장 바람직하게는 스퍼터링법에 의해 제조된 구리층이다. 또한, 극박 구리층은, 무조화(無粗化)의 구리층인 것이 바람직하지만, 프린트 배선판 제조 시의 배선 패턴 형성에 지장을 초래하지 않는 한 예비적 조화나 소프트 에칭 처리나 세정 처리, 산화 환원 처리에 의해 2차적인 조화가 발생한 것이어도 된다. 제1 극박 구리층(12) 및 제2 극박 구리층(16)의 각각의 두께는 0.05 내지 1.0㎛가 바람직하고, 보다 바람직하게는 0.10 내지 0.8㎛, 더욱 바람직하게는 0.15 내지 0.6㎛, 특히 바람직하게는 0.2 내지 0.5㎛, 가장 바람직하게는 0.25 내지 0.35㎛이다. 이와 같은 두께로 함으로써, 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 고도로 미세화된 배선 패턴을 형성하는 데 보다 적합한 것으로 된다. 또한, 이러한 범위 내의 두께의 극박 구리층은, 스퍼터링법에 의해 제조되는 것이 성막 두께의 면내 균일성이나, 시트 형상이나 롤 형상에서의 생산성의 관점에서 바람직하다.
에칭 스토퍼층(14)은 제1 극박 구리층(12) 및 제2 극박 구리층(16)보다도 구리 플래시 에칭액에 의해 에칭되기 어려운 층이다. 즉, 에칭 스토퍼층(14)은 그 에칭 레이트가 구리의 에칭 레이트보다도 낮은 것에 의해 특성지어진다. 이 에칭 레이트는, 에칭 스토퍼층(14)과 동일한 재료로 구성되는 박 샘플과, 참조 시료로 서의 구리박 샘플을, 구리 에칭 공정에 있어서 동일한 시간 처리를 행하고, 양 샘플의 중량 감소량을 측정하여, 각각의 금속의 밀도로부터 두께로 환산함으로써 결정되는 것이다. 여기서, 구리 플래시 에칭액으로서는, 산화 환원 반응에 의해 구리를 용해할 수 있는 공지된 액이 채용 가능하다. 구리 플래시 에칭액의 예로서는, 과황산나트륨 수용액, 과황산칼륨 수용액, 황산/과산화수소수 등의 수용액을 들 수 있다. 또한, 에칭 온도로서는, 25 내지 70℃의 범위에서 적절히 설정될 수 있는 것이다.
따라서, 에칭 스토퍼층(14)은 제1 극박 구리층(12) 및 제2 극박 구리층(16)보다도 구리 플래시 에칭액에 의해 에칭되기 어려운 금속 또는 합금으로 구성되는 것이 바람직하다. 에칭 스토퍼층(14)을 구성하는 금속 또는 합금의 바람직한 예로서는, 제1 극박 구리층(12) 및 제2 극박 구리층(16)의 밀착성을 확보하는 관점에서, Al, Nb, Zr, Cr, W, Ta, Co, Ti, Ag, Ni, Mo, 및 그들의 조합을 들 수 있으며, 보다 바람직하게는 Cr, Ta, Ti, Ni, Mo, 및 그들의 조합, 더욱 바람직하게는 Cr, Ti, Mo, 및 그들의 조합, 가장 바람직하게는 Ti, Mo, 및 그들의 조합이다. 이들 원소는, 구리 플래시 에칭액에 대해서 용해되지 않는다는 성질을 갖고, 그 결과, 구리 플래시 에칭액에 대해서 우수한 내약품성을 나타낼 수 있다. 에칭 스토퍼층(14)의 두께는 0.05 내지 1.0㎛인 것이 바람직하고, 보다 바람직하게는 0.08 내지 0.8㎛, 더욱 바람직하게는 0.10 내지 0.6㎛, 특히 바람직하게는 0.12 내지 0.45㎛, 가장 바람직하게는 0.15 내지 0.35㎛이다. 이와 같은 두께로 함으로써, 구리박의 극박화의 요구에 대응하면서, 제1 극박 구리층(12)의 에칭 시에 있어서의 제2 극박 구리층(16)의 침식 및 제2 극박 구리층(16)의 에칭 시에 있어서의 제1 회로(13)의 침식을 보다 효과적으로 저지할 수 있다. 또한, 이러한 범위 내의 두께의 에칭 스토퍼층은, 스퍼터링법에 의해 제조되는 것이 성막 두께의 면내 균일성이나, 시트 형상이나 롤 형상에서의 생산성의 관점에서 바람직하다.
극박 구리박(10)의 바람직한 두께는 0.15 내지 3.0㎛이며, 보다 바람직하게는 0.28 내지 2.4㎛, 더욱 바람직하게는 0.4 내지 1.8㎛, 특히 바람직하게는 0.52 내지 1.45㎛, 가장 바람직하게는 0.65 내지 1.05㎛이다. 또한, 극박 구리박(10)은 제1 극박 구리층(12), 에칭 스토퍼층(14) 및 제2 극박 구리층(16)을 이 순으로 구비하고 있는 한, 극박 구리박(10)의 본래 기능을 손상시키지 않는 한은, 이 3층 이외에 다른 층이 포함되어 있어도 된다.
극박 구리박(10)의 양면(즉 제1 극박 구리층(12)의 에칭 스토퍼층(14)으로부터 먼 측의 표면 및 제2 극박 구리층(16)의 에칭 스토퍼층(14)으로부터 먼 측의 표면)은, JIS B 0601-2001에 준거하여 측정되는, 산술 평균 조도 Ra가 20㎚ 이하이며, 바람직하게는 0.1 내지 20㎚, 보다 바람직하게는 0.25 내지 18㎚, 더욱 바람직하게는 0.5 내지 15㎚, 특히 바람직하게는 1.0 내지 13㎚, 가장 바람직하게는 2.0 내지 10㎚이다. 이와 같이 산술 평균 조도가 작을수록, 극박 구리박(10)을 사용하여 제조되는 프린트 배선판에 있어서, 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하(예를 들어 10㎛/10㎛ 내지 2㎛/2㎛)의 고도로 미세화된 배선 패턴을 형성하는 데 적합한 것으로 된다. 산술 평균 조도 Ra의 하한은 특별히 한정되지 않고 제로여도 되지만, 후술하는 캐리어(22)의 평탄화 처리의 효율을 고려하면 0.1㎚를 하한값의 기준으로서 들 수 있다. 캐리어(22)의 Ra가 극박 구리박(10)의 양면 Ra에 반영되기 때문에, 캐리어(22)의 평탄화 처리의 조정에 의해, 극박 구리박(10)의 양면 Ra를 제어할 수 있다.
제1 극박 구리층(12), 에칭 스토퍼층(14), 및 제2 극박 구리층(16)은 모두 스퍼터막, 즉 스퍼터링법에 의해 형성된 막이면 바람직하다. 제1 극박 구리층(12), 에칭 스토퍼층(14), 및 제2 극박 구리층(16)의 모든 층을 스퍼터링법에 의해 형성함으로써, 제조 효율이 현격하게 높아진다. 게다가, 스퍼터링법은 고순도의 타깃을 사용하여 진공 중에서 성막이 행해지는 것이 일반적이기 때문에, 극박 구리박(10)의 양면에 있어서 불순물이 매우 적은 클린 상태를 형성할 수 있어, 그 결과, 회로 형성 시에 포토레지스트와 극박 구리박(10)의 양호한 밀착을 확보 할 수 있다. 또한, 캐리어 구비 극박 구리박의 형태로 제조되는 경우에는, 유리 또는 세라믹스로 구성되는 캐리어가 높은 평탄성을 각 층이 이어받는다는 점에서, 극박 구리박(10)의 양면에 있어서 산술 평균 조도 Ra가 20㎚ 이하라는 높은 평탄성을 보다 바람직하게 실현할 수 있다. 그 결과, 포토레지스트를 사용한 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 미세 회로 형성을 보다 고정밀도로 행할 수 있다.
캐리어 구비 극박 구리박
본 발명의 극박 구리박은 캐리어 구비 극박 구리박의 형태로 제공되는 것이, 핸들링성이 향상되고, 또한, 프린트 배선판의 제조(특히 극박 구리박의 양면에 대한 회로 형성)가 쉬워지는 점에서 바람직하다. 도 2에 본 발명의 캐리어 구비 극박 구리박의 바람직한 형태를 모식적으로 나타낸다. 도 2에 도시된 캐리어 구비 극박 구리박(20)은, 캐리어(22)와, 밀착 금속층(24)과, 박리층(26)과, 상술한 극박 구리박(10)을 이 순으로 구비한 것이다. 캐리어(22)는 유리 또는 세라믹스로 구성된다. 밀착 금속층(24)은, Ti, Cr, Mo, Mn, W 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 층이며, 캐리어(22) 위에 마련된다. 박리층(26)은, 탄소층으로 이루어지는 층이며, 밀착 금속층(24) 위에 마련된다. 극박 구리박(10)은, 박리층(26) 위에 제2 극박 구리층(16)이 박리층(26)과 접하도록 마련된다. 소망에 따라, 캐리어(22)의 양면에 상하 대칭이 되도록 상술한 각종 층을 차례로 구비하여 이루어지는 구성으로 하여도 된다. 캐리어 구비 극박 구리박(20)은, 상술한 극박 구리박(10), 캐리어(22), 밀착 금속층(24), 박리층(26)을 구비하는 것 이외에는, 공지된 층 구성을 채용하면 되며 특별히 한정되지 않는다.
캐리어(22)는 유리 또는 세라믹스로 구성된다. 또한, 캐리어(22)의 형태는 시트, 필름 및 판 중 어느 것이어도 된다. 또한, 캐리어(22)는 이들 시트, 필름 및 판 등이 적층된 것이어도 된다. 예를 들어, 캐리어(22)는 유리판, 세라믹스판 등과 같은 강성을 갖는 지지체로서 기능할 수 있는 것이면 바람직하다. 캐리어(22)를 구성하는 세라믹스의 바람직한 예로서는, 알루미나, 지르코니아, 질화규소, 질화알루미늄, 그 밖의 각종 파인 세라믹스 등을 들 수 있다. 보다 바람직하게는, 가열을 수반하는 프로세스에 있어서의 캐리어 구비 극박 구리박(20)의 휨 방지의 관점에서, 열팽창 계수(CTE)가 25ppm/K 미만(전형적으로는 1.0 내지 23ppm/K)의 재료이며, 그러한 재료의 예로서는 상술한 바와 같은 세라믹스 및 유리를 들 수 있다. 또한, 핸들링성이나 칩 실장 시의 평탄성 확보의 관점에서, 캐리어(22)는 비커스 경도가 100HV 이상인 것이 바람직하고, 보다 바람직하게는 150 내지 2500HV이다. 이들 특성을 충족하는 재료로서, 캐리어(22)는 유리로 구성되는 것이 특히 바람직하고, 예를 들어 유리판이나 유리 시트 등이다. 유리를 캐리어(22)로서 사용한 경우, 경량이며, 열팽창 계수가 낮고, 절연성이 높아, 강직하며 표면이 평탄하기 때문에, 극박 구리박(10)의 양면을 극도로 평활하게 할 수 있는 등의 이점이 있다. 또한, 캐리어(22)가 유리인 경우, 미세 회로 형성에 유리한 표면 평탄성(코플래너리티)을 갖고 있는 점, 프린트 배선판 제조 공정에 있어서의 디스미어나 각종 도금 공정에 있어서 내약품성을 갖고 있는 점, 캐리어 구비 극박 구리박으로부터 캐리어를 박리할 때 화학적 분리법을 채용할 수 있는 점 등의 이점이 있다. 캐리어(22)를 구성하는 유리의 바람직한 예로서는, 석영 유리, 붕규산 유리, 무알칼리 유리, 소다석회 유리, 아미노 실리케이트 유리, 및 그들의 조합을 들 수 있으며, 보다 바람직하게는 무알칼리 유리, 소다석회 유리, 및 그들의 조합이며, 특히 바람직하게는 무알칼리 유리이다. 무알칼리 유리는, 이산화규소, 산화알루미늄, 산화붕소, 및 산화칼슘이나 산화바륨 등의 알칼리 토류 금속 산화물을 주성분으로 하고, 붕산을 더 함유하는, 알칼리 금속을 실질적으로 함유하지 않는 유리이다. 이 무알칼리 유리는, 0℃ 내지 350℃의 넓은 온도 대역에 있어서 열팽창 계수가 3 내지 5ppm/K의 범위에서 낮게 안정되어 있기 때문에, 가열을 수반하는 프로세스에 있어서의 유리의 휨을 최소한으로 할 수 있다는 이점이 있다. 캐리어(22)의 두께는 100 내지 2000㎛가 바람직하고, 보다 바람직하게는 300 내지 1800㎛, 더욱 바람직하게는 400 내지 1100㎛이다. 이러한 범위 내의 두께이면, 핸들링에 지장을 초래하지 않는 적절한 강도를 확보하면서 프린트 배선판의 박형화, 및 전자 부품 탑재 시에 발생하는 휨의 저감을 실현할 수 있다.
캐리어(22)의 밀착 금속층(24)측의 표면은, JIS B 0601-2001에 준거하여 측정되는, 0.1 내지 15㎚의 산술 평균 조도 Ra를 갖는 것이 바람직하고, 보다 바람직하게는 0.5 내지 12㎚, 더욱 바람직하게는 1.0 내지 10㎚, 특히 바람직하게는 1.5 내지 7.5㎚, 가장 바람직하게는 2.0 내지 5.0㎚이다. 이렇게 산술 평균 조도가 작을수록, 극박 구리박(10)의 양면에 있어서 바람직하게 낮은 산술 평균 조도 Ra를 가져올 수 있다. 그것에 의해, 극박 구리박(10) 내지 캐리어 구비 극박 구리박(20)을 사용하여 제조되는 프린트 배선판에 있어서, 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하(예를 들어 10㎛/10㎛ 내지 2㎛/2㎛)와 같은 정도로까지 고도로 미세화된 배선 패턴을 형성하는 데 보다 적합한 것으로 된다. 산술 평균 조도 Ra의 하한은 특별히 한정되지 않고 제로여도 되지만, 평탄화 처리의 효율을 고려하면 0.1㎚를 하한값의 기준으로서 들 수 있다.
밀착 금속층(24)은, 캐리어(22)와 박리층(26)의 사이에 개재하여, 캐리어(22)와 박리층(26)의 밀착성의 확보에 기여하는 층이며, Ti, Cr, Mo, Mn, W, 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 층이며, 순금속이어도 되고, 합금이어도 된다. 밀착 금속층(24)을 구성하는 금속은 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 또한, 특별히 제한되는 것은 아니지만, 밀착 금속층(24)의 성막 후에 대기에 폭로되는 경우, 그에 기인하여 혼입되는 산소의 존재는 허용된다. 밀착 금속층(24)은 스퍼터링 등의 기상법에 의해 형성된 층이면 바람직하다. 밀착 금속층(24)은, 금속 타깃을 사용한 마그네트론 스퍼터링법에 의해 형성된 층인 것이 막 두께 분포의 균일성을 향상시킬 수 있는 점에서 특히 바람직하다. 밀착 금속층(24)의 두께는 5 내지 500㎚인 것이 바람직하고, 보다 바람직하게 10 내지 300㎚, 더욱 바람직하게는 18 내지 200㎚, 특히 바람직하게는 20 내지 100㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
박리층(26)은, 캐리어(22)(이것은 밀착 금속층(24)을 수반함)의 박리를 가능하게 하는 층이며, 박리 용이성이나 막 형성성의 점 등에서, 탄소층으로 이루어지는 것이 바람직하다. 탄소층은, 주로 탄소 또는 탄화수소로 이루어지는 층인 것이 바람직하고, 더욱 바람직하게는 경질 탄소막인 아몰퍼스 카본으로 이루어진다. 이 경우, 박리층(26)(즉 탄소층)은 XPS에 의해 측정되는 탄소 농도가 60원자％ 이상인 것이 바람직하고, 보다 바람직하게는 70원자％ 이상, 더욱 바람직하게는 80원자％ 이상, 특히 바람직하게는 85원자％ 이상이다. 탄소 농도의 상한값은 특별히 한정되지 않고 100원자％여도 되지만, 98원자％ 이하가 현실적이다. 박리층(26)(탄소층)은 불가피 불순물(예를 들어 분위기 등의 주위 환경에서 유래하는 산소, 탄소, 수소 등)을 포함할 수 있다. 또한, 박리층(26)(탄소층)에는 제2 극박 구리층(16)의 성막 방법에 기인하여 금속 원자(특히 Cu)가 혼입될 수 있다. 탄소는 캐리어와의 상호 확산성 및 반응성이 작아, 300℃를 초과하는 온도에서의 프레스 가공 등을 받아도, 구리박층과 접합 계면의 사이에서의 고온 가열에 의한 금속 결합의 형성을 방지하여, 캐리어의 박리 제거가 용이한 상태를 유지할 수 있다. 이 박리층(26)도 스퍼터링 등의 기상법에 의해 형성된 층이면 아몰퍼스 카본 중의 과도한 불순물을 억제하는 점, 전술한 밀착 금속층(24)의 성막의 연속 생산성의 점 등에서 바람직하다. 박리층(26)의 두께는 1 내지 20㎚가 바람직하고, 보다 바람직하게는 1 내지 10㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
캐리어(22)가 밀착 금속층(24)과 함께 박리된 경우에 있어서의, 극박 구리박(10)의 박리층(26)측의 표면에 있어서의 박리층(26)의 잔류 비율이, 박리된 밀착 금속층(24) 구비 캐리어(22)의 박리층(26)측의 표면에 있어서의 박리층(26)의 잔류량에 대해서, 50％ 이하인 것이 바람직하고, 보다 바람직하게는 30％ 이하, 더욱 바람직하게는 15％ 이하이다. 이와 같이 함으로써, 회로 형성 시에 포토레지스트가 극박 구리박(10)의 표면에 양호하게 밀착하고, 포토레지스트를 사용하여 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 미세 회로 형성을 보다 고정밀도로 행할 수 있다. 극박 구리박(10)의 박리층(26)측의 표면에 있어서의 박리층(26)의 잔류 비율의 하한값은 특별히 한정되지 않고, 0％(즉 극박 구리박(10)의 박리층(26)측의 표면에 박리층(26)이 잔류되지 않음)여도 되지만, 현실적으로는 1％ 이상이다. 박리층(26)의 잔류량 내지 잔류 비율은 라만 분광법에 의해 측정할 수 있으며, 바람직하게는 라만 분광 광도계를 사용하여 이하의 조건에서 측정할 수 있다. 또한, 박리층(26) 이외의 성분에 기인하는 피크나 노이즈 등을 제외한 관점에서, 별도 제작되는 캐리어(22)/밀착 금속층(24)의 적층 샘플(박리층(26) 및 그보다 위의 층이 형성되지 않은 상태)에 있어서의 밀착 금속층(24)의 표면과, 별도 제작되는 캐리어(22)/밀착 금속층(24)/박리층(26)/제2 극박 구리층(16)의 적층 샘플(에칭 스토퍼층(14) 및 그보다 위의 층이 형성되지 않은 상태)에 있어서의 제2 극박 구리층(16)의 표면을, 라만 분광 광도계를 사용하여 각각 측정하고, 얻어진 라만 스펙트럼을 필요에 따라서 백그라운드로서 제하는 것이 바람직하다.
<측정 조건>
- 측정 장치: 레이저 라만 분광 광도계 NRS-5200(니혼 분코 가부시키가이샤 제조)
- 여기 파장: 532.29㎚
- 그레이팅: 600Line/㎜
- 슬릿 폭: 200×1000㎛
- 애퍼쳐: 직경 4000㎛
- 대물 렌즈: MPLFLN 100배
- 노광 시간: 60초
구체적으로는, 라만 스펙트럼에 있어서, 탄소는 전형적으로는 1500 내지 1600㎝-1 사이에 피크가 존재하는 점에서, 이 피크가 박리층(26)에 기인하는 피크라고 할 수 있다. 따라서, 박리된 밀착 금속층(24) 구비 캐리어(22)의 박리층(26)측 표면 및 극박 구리박(10)의 박리층(26)측 표면의 각각의 라만 스펙트럼에 있어서의, 1500 내지 1600㎝-1 사이에 존재하는 피크의 피크 면적(피크 강도 면적)을 비교 함으로써, 박리층(26)의 잔류 비율을 구할 수 있다. 여기서, 「1500 내지 1600㎝-1 사이에 존재하는 피크의 피크 면적」은, 도 5에 모식적으로 나타낸 바와 같이, 특별한 사정이 없는 한, 1000㎝-1 및 1800㎝-1에 있어서의 라만 스펙트럼의 강도를 직선으로 연결하여 베이스 라인으로 하고, 이 베이스 라인과 1500 내지 1600㎝-1 사이에 존재하는 피크를 가져오는 피크 프로파일에 의해 둘러싸인 영역의 면적을 가리키기로 한다. 도 6에는, 캐리어(22)가 밀착 금속층(24)과 함께 박리된 경우에 있어서의, 박리된 밀착 금속층(24) 구비 캐리어(22)의 박리층(26)측 표면의 라만 스펙트럼 A, 및 극박 구리박(10)의 박리층(26)측 표면의 라만 스펙트럼 B를 각각 나타낸다. 여기서, 도 6 중의 BA는 스펙트럼 A의 베이스 라인이며, BB는 스펙트럼 B의 베이스 라인이다. 도 6에 도시된 바와 같이, 박리된 밀착 금속층(24) 구비 캐리어(22)의 박리층(26)측 표면의 라만 스펙트럼 A에 있어서의, 1500 내지 1600㎝-1 사이에 존재하는 피크(PA)의 피크 면적 AA와, 극박 구리박(10)의 박리층(26)측 표면의 라만 스펙트럼 B에 있어서의, 1500 내지 1600㎝-1 사이에 존재하는 피크(PB)의 피크 면적 AB를 각각 산출하고, 피크 면적 AA에 대한 피크 면적 AB의 백분율[(AB/AA)×100(％)]을 계산함으로써, 캐리어(22)가 밀착 금속층(24)과 함께 박리된 경우에 있어서의, 극박 구리박(10)의 박리층(26)측의 표면에 있어서의 박리층(26)의 잔류 비율을 결정할 수 있다.
제1 극박 구리층(12), 에칭 스토퍼층(14), 제2 극박 구리층(16), 박리층(26), 및 밀착 금속층(24)은 모두 스퍼터막, 즉 스퍼터링법에 의해 형성된 막이면 바람직하다. 제1 극박 구리층(12), 에칭 스토퍼층(14), 제2 극박 구리층(16), 박리층(26), 및 밀착 금속층(24)의 모든 층을 스퍼터링법에 의해 형성함으로써, 제조 효율이 현격하게 높아진다. 게다가, 스퍼터링법은 고순도의 타깃을 사용하여 진공 중에서 성막이 행해지는 것이 일반적이기 때문에, 극박 구리박(10)의 양면에 있어서 불순물이 매우 적은 클린 상태를 형성할 수 있어, 그 결과, 회로 형성 시에 포토레지스트와 극박 구리박(10)의 양호한 밀착을 확보할 수 있다. 또한, 유리 또는 세라믹스로 구성되는 캐리어(22)의 높은 평탄성을 각 층이 이어받는 점에서, 극박 구리박(10)의 양면에 있어서 산술 평균 조도 Ra가 20㎚ 이하라는 높은 평탄성을 보다 바람직하게 실현할 수 있다. 그 결과, 포토레지스트를 사용한 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 미세 회로 형성을 보다 고정밀도로 행할 수 있다.
캐리어 구비 극박 구리박의 제조 방법
캐리어 구비 극박 구리박(20)은, 상술한 캐리어(22)를 준비하고, 캐리어(22) 위에, 밀착 금속층(24), 박리층(26), 제2 극박 구리층(16), 에칭 스토퍼층(14), 및 제1 극박 구리층(12)을 형성함으로써 제조할 수 있다. 밀착 금속층(24), 박리층(26), 제2 극박 구리층(16), 에칭 스토퍼층(14), 및 제1 극박 구리층(12)의 각 층의 형성은, 극박화에 의한 파인 피치화에 대응하기 쉬운 관점에서, 기상법에 의해 행해지는 것이 바람직하다. 기상법의 예로서는, 스퍼터링법, 진공 증착법, 및 이온 플레이팅법을 들 수 있지만, 0.05㎚ 내지 5000㎚와 같은 폭넓은 범위에서 막 두께 제어할 수 있는 점, 넓은 폭 내지 면적에 걸쳐 막 두께 균일성을 확보할 수 있는 점 등에서, 가장 바람직하게는 스퍼터링법이다. 특히, 밀착 금속층(24), 박리층(26), 제2 극박 구리층(16), 에칭 스토퍼층(14) 및 제1 극박 구리층(12)의 모든 층을 스퍼터링법에 의해 형성함으로써, 제조 효율이 각별히 높아진다. 게다가, 스퍼터링법은 고순도의 타깃을 사용하여 진공 중에서 성막이 행해지는 것이 일반적이기 때문에, 극박 구리박(10)의 양면에 있어서 불순물이 매우 적은 클린 상태를 형성할 수 있어, 그 결과, 회로 형성 시에 포토레지스트와 극박 구리박(10)의 사이에서 양호한 밀착성을 확보할 수 있다. 또한, 유리 또는 세라믹스로 구성되는 캐리어(22)의 높은 평탄성을 각 층이 이어받는 점에서, 극박 구리박(10)의 양면에 있어서 산술 평균 조도 Ra가 20㎚ 이하라는 높은 평탄성을 보다 바람직하게 실현할 수 있다. 그 결과, 포토레지스트를 사용한 라인/스페이스(L/S)가 10㎛ 이하/10㎛ 이하인 미세 회로 형성을 보다 고정밀도로 행할 수 있다.
기상법에 의한 성막은 공지된 기상 성막 장치를 사용하여 공지된 조건에 따라 행하면 되며 특별히 한정되지 않는다. 예를 들어, 스퍼터링법을 채용하는 경우, 스퍼터링 방식은 마그네트론 스퍼터링, 2극 스퍼터링법, 대향 타깃 스퍼터링법 등, 공지된 다양한 방법이어도 되지만, 마그네트론 스퍼터링이 성막 속도가 빨라 생산성이 높은 점에서 바람직하다. 스퍼터링은 DC(직류) 및 RF(고주파)의 어느 전원으로 행해도 된다. 또한, 타깃 형상도 널리 알려져 있는 플레이트형 타깃을 사용할 수 있지만, 타깃 사용 효율의 관점에서 원통형 타깃을 사용하는 것이 바람직하다. 이하, 밀착 금속층(24), 박리층(26), 제2 극박 구리층(16), 에칭 스토퍼층(14), 및 제1 극박 구리층(12)의 각 층의 기상법(바람직하게는 스퍼터링법)에 의한 성막에 대하여 설명한다.
밀착 금속층(24)의 기상법에 의한 성막은, Ti, Cr, Mo, Mn, W 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 타깃을 사용하고, 비산화성 분위기하에서 마그네트론 스퍼터링에 의해 행해지는 것이 막 두께 분포 균일성을 향상시킬 수 있는 점에서 바람직하다. 타깃의 순도는 99.9％ 이상이 바람직하다. 스퍼터링에 사용하는 가스로서는, 아르곤 가스 등의 불활성 가스를 사용하는 것이 바람직하다. 아르곤 가스의 유량은 스퍼터링 챔버 사이즈 및 성막 조건에 따라서 적절히 결정하면 되며 특별히 한정되지 않는다. 또한, 이상 방전이나 플라스마 조사 불량 등의 가동 불량 없이, 연속적으로 성막하는 관점에서 성막 시의 압력은 0.1 내지 20Pa의 범위에서 행하는 것이 바람직하다. 이 압력 범위는, 장치 구조, 용량, 진공 펌프의 배기 용량, 성막 전원의 정격 용량 등에 따라서, 성막 전력, 아르곤 가스의 유량을 조정함으로써 설정하면 된다. 또한, 스퍼터링 전력은 성막의 막 두께 균일성, 생산성 등을 고려하여 타깃의 단위 면적당 0.05 내지 10.0W/㎠의 범위 내에서 적절히 설정하면 된다.
박리층(26)인 탄소층의 기상법(바람직하게는 스퍼터링법)에 의한 성막은, 카본 타깃을 사용하여 아르곤 등의 불활성 분위기하에서 행해지는 것이 바람직하다. 카본 타깃은 그래파이트로 구성되는 것이 바람직하지만, 불가피 불순물(예를 들어 분위기 등의 주위 환경에서 유래하는 산소나 탄소)을 포함할 수 있다. 카본 타깃의 순도는 99.99％ 이상이 바람직하고, 보다 바람직하게는 99.999％ 이상이다. 또한, 이상 방전이나 플라스마 조사 불량 등의 가동 불량 없이, 연속적으로 성막하는 관점에서 성막 시의 압력은 0.1 내지 2.0Pa의 범위에서 행하는 것이 바람직하다. 이 압력 범위는 장치 구조, 용량, 진공 펌프의 배기 용량, 성막 전원의 정격 용량 등에 따라서, 성막 전력, 아르곤 가스의 유량을 조정함으로써 설정하면 된다. 또한, 스퍼터링 전력은 성막의 막 두께 균일성, 생산성 등을 고려하여 타깃의 단위 면적당 0.05 내지 10.0W/㎠의 범위 내에서 적절히 설정하면 된다.
제2 극박 구리층(16)의 기상법(바람직하게는 스퍼터링법)에 의한 성막은, 구리 타깃을 사용하여 아르곤 등의 불활성 분위기하에서 행해지는 것이 바람직하다. 구리 타깃은 금속 구리로 구성되는 것이 바람직하지만, 불가피 불순물을 포함할 수 있다. 구리 타깃의 순도는 99.9％ 이상이 바람직하고, 보다 바람직하게는 99.99％, 더욱 바람직하게는 99.999％ 이상이다. 제2 극박 구리층(16)의 기상 성막 시의 온도 상승을 피하기 위해서, 스퍼터링 시, 스테이지의 냉각 기구를 마련해도 된다. 또한, 이상 방전이나 플라스마 조사 불량 등의 가동 불량 없이, 안정적으로 성막하는 관점에서 성막 시의 압력은 0.1 내지 2.0Pa의 범위에서 행하는 것이 바람직하다. 이 압력 범위는, 장치 구조, 용량, 진공 펌프의 배기 용량, 성막 전원의 정격 용량 등에 따라서, 성막 전력, 아르곤 가스의 유량을 조정함으로써 설정하면 된다. 또한, 스퍼터링 전력은 성막의 막 두께 균일성, 생산성 등을 고려하여 타깃의 단위 면적당 0.05 내지 10.0W/㎠의 범위 내에서 적절히 설정하면 된다.
에칭 스토퍼층(14)의 성막은, Cr, W, Ta, Co, Ti, Ag, Ni 및 Mo로 이루어지는 군에서 선택되는 적어도 1종으로 구성되는 타깃을 사용하여, 마그네트론 스퍼터법에 의해 행해지는 것이 바람직하다. 타깃의 순도는 99.9％ 이상이 바람직하다. 특히, 에칭 스토퍼층(14)의 마그네트론 스퍼터법에 의한 성막은, 아르곤 등의 불활성 가스 분위기하에서, 압력 0.1 내지 20Pa로 행해지는 것이 바람직하다. 스퍼터링 압력은, 보다 바람직하게는 0.2 내지 15Pa, 더욱 바람직하게는 0.3 내지 10Pa다. 또한, 상기 압력 범위의 제어는, 장치 구조, 용량, 진공 펌프의 배기 용량, 성막 전원의 정격 용량 등에 따라서, 성막 전력, 아르곤 가스의 유량을 조정함으로써 행하면 된다. 아르곤 가스의 유량은 스퍼터링 챔버 사이즈 및 성막 조건에 따라서 적절히 결정하면 되며 특별히 한정되지 않는다. 또한, 스퍼터링 전력은 성막의 막 두께 균일성, 생산성 등을 고려하여 타깃의 단위 면적당 1.0 내지 15.0W/㎠의 범위 내에서 적절히 설정하면 된다. 또한, 제막 시에 캐리어 온도를 일정하게 유지하는 것이, 안정된 막 특성(예를 들어 막 저항이나 결정 사이즈)을 얻기 쉬운 점에서 바람직하다. 성막 시의 캐리어 온도는 25 내지 300℃의 범위 내에서 조정하는 것이 바람직하고, 보다 바람직하게는 40 내지 200℃, 더욱 바람직하게는 50 내지 150℃의 범위 내이다.
제1 극박 구리층(12)의 기상법(바람직하게는 스퍼터링법)에 의한 성막은, 제2 극박 구리층(16)의 성막과 마찬가지로, 구리 타깃을 사용하여 아르곤 등의 불활성 분위기하에서 행해지는 것이 바람직하다. 따라서, 제2 극박 구리층(16)의 성막에 관하여 설명한 각종 조건은 제1 극박 구리층(12)의 성막에도 그대로 적용된다.
프린트 배선판용 적층판
본 발명의 캐리어 구비 극박 구리박은 프린트 배선판용 적층판의 형태로 제공되어도 된다. 즉, 본 발명의 바람직한 양태에 의하면, 상기 캐리어 구비 극박 구리박을 구비한, 프린트 배선판용 적층판이 제공된다. 프린트 배선판용 적층판의 형태로서는 이하의 두 형태를 들 수 있다. (ⅰ) 프린트 배선판용 적층판의 제1 형태는, 캐리어 구비 극박 구리박 그 자체의 형태이다. 즉, 캐리어(22)의 적어도 편면에, 밀착 금속층(24)/박리층(26)/제2 극박 구리층(16)/에칭 스토퍼층(14)/제1 극박 구리층(12)이 이 순으로 적층된 캐리어 구비 극박 구리박(10) 그 자체의 형태이며, 캐리어의 양면에 밀착 금속층(24)/박리층(26)/제2 극박 구리층(16)/에칭 스토퍼층(14)/제1 극박 구리층(12)의 이 순으로 적층된 형태가 포함된다. 어쨌든, 캐리어(22)가 유리판이나 세라믹스판의 경우 등, 캐리어 단체에 강성이 있어 지지체로서 기능할 수 있는 경우, 이 형태가 성립된다. 예를 들어, 유리를 캐리어(22)로서 사용한 경우, 경량이며, 열팽창 계수가 낮아, 강직하며 표면이 평탄하기 때문에, 극박 구리박(10)의 양면을 극도로 평활하게 할 수 있는 등의 이점이 있다. (ⅱ) 프린트 배선판용 적층판의 제2 형태는, 캐리어(22)의 밀착 금속층(24)과 반대측(즉 캐리어(22)의 외측 표면)에 접착제층을 구비한 형태이다. 이 경우, 접착제층의 예로서는, 수지층, (유리 등의) 섬유 강화성 프리프레그 등을 들 수 있다. 예를 들어, 제1 극박 구리층(12)/에칭 스토퍼층(14)/제2 극박 구리층(16)/박리층(26)/밀착 금속층(24)/캐리어(22)/접착제층(도시생략)/캐리어(22)/밀착 금속층(24)/박리층(26)/제2 극박 구리층(16)/에칭 스토퍼층(14)/제1 극박 구리층(12)의 층 구성을 채용하는 것도 가능하다.
프린트 배선판의 제조 방법
본 발명의 캐리어 구비 극박 구리박을 사용하여 프린트 배선판을 제조할 수 있다. 이하, 프린트 배선판의 바람직한 제조 방법에 대하여 설명한다. 이 프린트 배선판의 제조 방법은, (1) 캐리어 구비 극박 구리박의 준비 공정과, (2) 제1 회로의 형성 공정과, (3) 제1 회로의 밀봉 공정과, (4) 캐리어의 박리 공정과, (5) 제2 회로의 형성 공정과, (6) 제2 회로의 밀봉 공정을 포함한다. 이들 공정을 포함하는 프린트 배선판의 제조 방법을 모식적으로 도 3 및 4에 나타낸다.
(1) 캐리어 구비 극박 구리박의 준비 공정
캐리어 구비 극박 구리박(20)을 지지체로서 준비한다(도 3의 (a) 참조). 상술한 바와 같이, 캐리어 구비 극박 구리박(20)은 프린트 배선판용 적층판의 형태로 준비될 수 있다. 즉, 상술한 바와 같이, 캐리어 구비 극박 구리박 그 자체의 형태로 제공되어도 되고, 캐리어(22)의 밀착 금속층(24)과 반대측(캐리어(22)의 외측 표면)에 접착제층을 구비한 형태(예를 들어, 제1 극박 구리층(12)/에칭 스토퍼층(14)/제2 극박 구리층(16)/박리층(26)/밀착 금속층(24)/캐리어(22)/접착제층/캐리어(22)/밀착 금속층(24)/박리층(26)/제2 극박 구리층(16)/에칭 스토퍼층(14)/제1 극박 구리층(12)의 층 구성)로 준비되어도 된다.
(2) 제1 회로의 형성 공정
제1 극박 구리층(12)을 가공하여 제1 회로(13)를 소정의 패턴으로 형성한다(도 3의 (b) 참조). 제1 회로(13)의 형성은 공지된 방법에 의해 행하면 되며, 특별히 한정되지 않지만, 이하의 (2a) 내지 (2d)에 도시된 바와 같이 행해지는 것이 바람직하다.
(2a) 포토레지스트층의 형성 공정
제1 극박 구리층(12)의 표면에 포토레지스트층을 소정의 패턴으로 형성한다. 포토레지스트는 감광성 필름인 것이 바람직하며, 예를 들어 감광성 드라이 필름이다. 포토레지스트층은 노광 및 현상에 의해 소정의 배선 패턴을 부여하면 된다.
(2b) 전기 구리 도금층의 형성 공정
제1 극박 구리층(12)의 노출 표면(즉 포토레지스트층에서 마스킹되지 않은 부분)에 전기 구리 도금층을 형성한다. 전기 구리 도금은 공지된 방법에 의해 행하면 되며, 특별히 한정되지 않는다.
(2c) 포토레지스트층의 박리 공정
다음으로, 포토레지스트층을 박리한다. 그 결과, 전기 구리 도금층이 배선 패턴 형상으로 남고, 배선 패턴을 형성하지 않는 부분의 제1 극박 구리층(12)이 노출된다.
(2d) 구리 플래시 에칭 공정
제1 극박 구리층(12)의 불필요 부분을 구리 플래시 에칭에 의해 제거하여 에칭 스토퍼층(14)을 노출시키고, 그것에 의해 제1 회로(13)를 형성한다. 구리 플래시 에칭액은 황산/과산화수소 혼합액이나, 과황산 나트륨 및 과황산칼륨의 적어도 어느 1종을 포함하는 액을 사용하는 것이, 전기 구리 도금층의 과도한 에칭을 회피하면서, 노출된 제1 극박 구리층(12)을 확실하게 에칭할 수 있는 점에서 바람직하다. 이와 같이 하여, 전기 구리 도금층/제1 극박 구리층(12)이 배선 패턴 형상으로 남고, 배선 패턴을 형성하지 않는 부분의 에칭 스토퍼층이 구리 플래시 에칭액에 의해 용해되지 않고 잔류하여, 표면에 노출되게 된다. 이때, 에칭 스토퍼층(14)을 구성하는 Cr, W, Ta, Co, Ti, Ag, Ni 및 Mo로부터 선택되는 적어도 1종의 금속은, 구리 플래시 에칭액에 대해서 용해되지 않는다는 성질을 가지므로, 구리 플래시 에칭액에 대해서 우수한 내약품성을 나타낼 수 있다. 즉, 에칭 스토퍼층(14)은 구리 플래시 에칭으로 제거되지 않고, 노출 상태로 남겨져서, 그것에 의해 반대측의 제2 극박 구리층(16)의 에칭액에 의한 침식을 저지한다.
(3) 제1 회로의 밀봉 공정
제1 회로(13)를 절연 수지(28)로 밀봉한다(도 3의 (c) 참조). 또한, 절연 수지에서의 밀봉은 공지된 방법에 기초하여 행하면 된다.
(4) 캐리어의 박리 공정
제1 회로(13)가 절연 수지(28)로 밀봉된 적층체로부터 캐리어(22)를 밀착 금속층(24) 및 박리층(26)과 함께 박리하여 제2 극박 구리층(16)을 노출시킨다(도 4 의 (d) 참조). 이 박리 방법으로서는, 물리적인 분리, 화학적인 분리 등이 채용 가능하지만, 물리적인 분리가 바람직하다. 물리적 분리법은, 손이나 치공구, 기계 등으로 캐리어(22) 등을 적층체로부터 뜯음으로써 분리하는 방법이다. 이때, 본 발명의 캐리어 구비 극박 구리박(20)은 밀착 금속층(24)을 가짐으로써, 캐리어(22)의 기계적 박리 강도의 우수한 안정성을 가져올 수 있다. 그 결과, 캐리어(22)를 밀착 금속층(24) 및 박리층(26)과 함께 무리없이 박리할 수 있다. 이것은, 밀착 금속층(24)의 개재에 의해 확보되는 캐리어(22)와 박리층(26)의 밀착성과 비교하여, 박리층(26)과 제2 극박 구리층(16)의 밀착성이 안정적으로 낮아지기 때문이라고 생각된다.
(5) 제2 회로의 형성 공정
제2 극박 구리층(16)을 가공하고, 그 후 에칭 스토퍼층(14)을 가공하여, 제2 회로(17)를 형성한다(도 4의 (e) 참조). 이때, 적층체는 캐리어(22)를 이미 갖지 않고, 종래 기술과 같은 강성을 가져오는 실리콘 인터포저나 유리 인터포저도 원래 갖고 있지 않지만, 제1 회로(13)가 절연 수지(28)로 밀봉된 적층체 자체로(마치 적층체가 수지 기판인 것 처럼) 원하는 강성을 확보할 수 있다. 그 때문에, 제2 회로(17)의 형성(특히 미세 회로 형성)이나, 후술하는 IC 칩(30)의 실장을, 적층체의 편평한 형상을 안정적으로 유지하면서 행할 수 있다는 이점이 있다. 그리고, 적층체의 편평한 형상의 안정적인 유지는, 미세 회로를 고정밀도로 형성하는 것을 가능하게 할뿐만 아니라, IC 칩(30)의 실장 시에 있어서는 이미 형성된 미세 회로를 손상시키기 어렵게 하는 점에서, 제품 수율의 향상에 기여한다.
제2 회로(17)의 형성을 위한 제2 극박 구리층(16)의 가공은, 상술한 (2) 제1 회로의 형성 공정에 준하여 행하면 된다.
제2 회로(17)의 형성을 위한 에칭 스토퍼층(14)의 가공은, 에칭 스토퍼층(14)의 불필요 부분(전형적으로는 노출 부분)을 플래시 에칭에 의해 제거함으로써 행해지는 것이 바람직하다. 이와 같이 하여 에칭 스토퍼층(14)은 플래시 에칭에 의해 이미 배선 가공된 제2 극박 구리층(16)과 동일한 패턴으로 형성될 수 있다. 이 플래시 에칭은, 예를 들어 이하의 표 1에 예시되는 바와 같이, 에칭 스토퍼층(14)의 구성 원소에 따라서 적절한 에칭액을 선택하여 행하는 것이 바람직하다. 표 1에 대표적인 에칭액을 예시하지만, 이들로 한정되는 것이 아니라, 산이나 암모늄염의 종류, 농도, 온도 등은 표 1에 기재된 조건으로부터 적절히 변경될 수 있는 것이다.
이와 같은 에칭액을 사용함으로써 에칭 스토퍼층(14)을 선택적으로 플래시 에칭할 수 있으므로, 제1 회로(13) 및 제2 회로(17)(이들은 구리로 구성됨)를 침식시키지 않고, 에칭 스토퍼층(14)의 불필요 부분만을 선택적으로 제거할 수 있다. 즉, 에칭 스토퍼층(14)을 구성하는 Cr, W, Ta, Co, Ti, Ag, Ni 및 Mo로 이루어지는 군에서 선택되는 적어도 1종을 플래시 에칭하기 위한 에칭액으로서, 선택성이 높은 에칭액을 사용할 수 있는 결과, 제1 회로(13) 및 제2 회로(17)를 구성하는 구리의 에칭액에 의한 용해를 억제 또는 회피할 수 있다.
제2 회로(17)의 형성 공정은, IC 칩(30)을 실장하는 공정을 더 포함하는 것이 바람직하다(도 4의 (e) 참조). 또한, 본 명세서에 있어서 IC(집적 회로)는, CPU(중앙 처리 장치), DSP(디지털 시그널 프로세서), 메모리, PMIC(파워 매니지먼트 IC), RFIC(고주파 집적 회로(예를 들어 GPS(전지구 측위 시스템))의 각종 IC를 폭넓게 포함하는 것이다. IC 칩(30)이 실장되는 개소는 제1 회로(13) 또는 제2 회로(17) 중 어느 것이어도 되지만, 제1 회로(13)에 실장되는 것이 바람직하다. IC 칩(30)이 제1 회로(13)에 실장되는 경우, 제2 극박 구리층(16) 및 에칭 스토퍼층(14)의 에칭 제거에 의해 노출된 제1 회로(13)의 표면에 IC 칩(30)을 부착하는 것이 바람직하다. IC 칩 실장의 방식으로서는, 플립 칩 실장 방식, 다이 본딩 접착 방식 등을 들 수 있다. 플립 칩 실장 방식은, IC 칩(30)의 실장 패드와, 제1 회로(13) 또는 제2 회로(17)의 접합을 행하는 방식이다. 이 실장 패드 위에는 주상 전극(필러)이나 땜납 범프 등이 형성되어도 되고, 실장 전에 제1 회로(13) 또는 제2 회로(17)의 표면에 밀봉 수지막인 NCF(Non-Conductive Film) 등을 첩부해도 된다. 접합은, 땜납 등의 저융점 금속을 사용하여 행해지는 것이 바람직하지만, 이방 도전성 필름 등을 사용해도 된다. 다이 본딩 접착 방식은, 제1 회로(13) 또는 제2 회로(17)에 대해서, IC 칩(30)의 실장 패드면과 반대측의 면을 접착하는 방식이다. 이 접착에는, 열경화 수지와 열전도성의 무기 필러를 포함하는 수지 조성물인, 페이스트나 필름을 사용하는 것이 바람직하다.
(6) 제2 회로의 밀봉 공정
제2 극박 구리층(16)을 가공하여 형성된 제2 회로(17)를 절연 수지(28)로 밀봉하여 프린트 배선판(32)을 얻는다(도 4의 (f) 참조). 절연 수지(28)에서의 밀봉은 공지된 방법에 기초하여 행하면 된다.
도 4의 (f)에 도시한 바와 같은 프린트 배선판(32)은 다양한 공법에 의해 외층을 가공하는 것이 가능하다. 예를 들어, 프린트 배선판(32)의 제1 회로(13) 및/또는 제2 회로(17)의 표면에 솔더 레지스트층을 형성하고, Ni-Au 도금이나 OSP 처리(수용성 프리플럭스 처리, Organic Solderability Preservative) 등의 외층 패드로서의 표면 처리를 실시해도 된다. 나아가 외층 패드에 주상의 필러 등을 마련해도 된다. 어쨌든, 일반적으로 프린트 배선판에 있어서 채용되는 공지된 공법을 적절히 추가적으로 행할 수 있으며, 특별히 한정되지 않는다.
Claims (14)
- 제1 극박 구리층, 에칭 스토퍼층, 및 제2 극박 구리층을 이 순으로 구비한 극박 구리박이며, 상기 극박 구리박의 양면 산술 평균 조도 Ra가 20㎚ 이하인, 극박 구리박.
- 제1항에 있어서,
상기 에칭 스토퍼층이, Al, Nb, Zr, Cr, W, Ta, Co, Ti, Ag, Ni 및 Mo로 이루어지는 군에서 선택되는 적어도 1종으로 구성되는, 극박 구리박. - 제1항 또는 제2항에 있어서,
상기 제1 극박 구리층 및 상기 제2 극박 구리층의 각각의 두께가 0.05 내지 1.0㎛이며, 또한, 상기 에칭 스토퍼층의 두께가 0.05 내지 1.0㎛인, 극박 구리박. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 극박 구리박의 두께가 0.15 내지 3.0㎛인, 극박 구리박. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 극박 구리박의 양면 산술 평균 조도 Ra가 0.1 내지 20㎚인, 극박 구리박. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 극박 구리층, 상기 에칭 스토퍼층, 및 상기 제2 극박 구리층은 모두 스퍼터막인, 극박 구리박. - 유리 또는 세라믹스로 구성되는 캐리어와,
상기 캐리어 위에 마련되고, Ti, Cr, Mo, Mn, W 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 밀착 금속층과,
상기 밀착 금속층 위에 마련되는, 탄소층으로 이루어지는 박리층과,
상기 박리층 위에, 상기 제2 극박 구리층이 상기 박리층과 접하도록 마련되는, 제1항 내지 제6항 중 어느 한 항에 기재된 극박 구리박
을 구비한, 캐리어 구비 극박 구리박. - 제7항에 있어서,
상기 캐리어가 유리로 구성되는, 캐리어 구비 극박 구리박. - 제7항 또는 제8항에 있어서,
상기 밀착 금속층의 두께가 5 내지 500㎚인, 캐리어 구비 극박 구리박. - 제7항 내지 제9항 중 어느 한 항에 있어서,
상기 박리층의 두께가 1 내지 20㎚인, 캐리어 구비 극박 구리박. - 제7항 내지 제10항 중 어느 한 항에 있어서,
라만 분광법에 의해 측정되는, 상기 캐리어가 상기 밀착 금속층과 함께 박리된 경우에 있어서의, 상기 극박 구리박의 상기 박리층측의 표면에 있어서의 상기 박리층의 잔류 비율이, 상기 박리된 밀착 금속층 구비 캐리어의 상기 박리층측의 표면에 있어서의 상기 박리층의 잔류량에 대해서, 50％ 이하인, 캐리어 구비 극박 구리박. - 제7항 내지 제11항 중 어느 한 항에 있어서,
상기 제1 극박 구리층, 상기 에칭 스토퍼층, 상기 제2 극박 구리층, 상기 박리층 및 상기 밀착 금속층은 모두 스퍼터막인, 캐리어 구비 극박 구리박. - 제7항 내지 제12항 중 어느 한 항에 기재된 캐리어 구비 극박 구리박을 준비하는 공정과,
상기 제1 극박 구리층을 가공하여 제1 회로를 형성하는 공정과,
상기 제1 회로를 절연 수지로 밀봉하는 공정과,
상기 캐리어를 상기 밀착 금속층 및 상기 박리층과 함께 박리하여 상기 제2 극박 구리층을 노출시키는 공정과,
상기 제2 극박 구리층을 가공하고, 그 후 상기 에칭 스토퍼층을 가공하여, 제2 회로를 형성하는 공정과,
상기 제2 회로를 절연 수지로 밀봉하는 공정
을 포함하는, 프린트 배선판의 제조 방법. - 제13항에 있어서,
상기 제2 회로를 형성하는 공정이, IC 칩을 실장하는 공정을 더 포함하는, 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020227041222A KR102661275B1 (ko) | 2017-10-26 | 2018-10-18 | 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2017-207151 | 2017-10-26 | ||
| JP2017207151 | 2017-10-26 | ||
| PCT/JP2018/038877 WO2019082795A1 (ja) | 2017-10-26 | 2018-10-18 | 極薄銅箔及びキャリア付極薄銅箔、並びにプリント配線板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227041222A Division KR102661275B1 (ko) | 2017-10-26 | 2018-10-18 | 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200021998A true KR20200021998A (ko) | 2020-03-02 |
| KR102472042B1 KR102472042B1 (ko) | 2022-11-30 |
Family
ID=66247437
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207001958A KR102472042B1 (ko) | 2017-10-26 | 2018-10-18 | 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법 |
| KR1020227041222A KR102661275B1 (ko) | 2017-10-26 | 2018-10-18 | 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227041222A KR102661275B1 (ko) | 2017-10-26 | 2018-10-18 | 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11576267B2 (ko) |
| JP (1) | JP6824436B2 (ko) |
| KR (2) | KR102472042B1 (ko) |
| CN (1) | CN110997313A (ko) |
| TW (1) | TWI682694B (ko) |
| WO (1) | WO2019082795A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023054850A1 (ko) * | 2021-09-30 | 2023-04-06 | 롯데에너지머티리얼즈 주식회사 | 캐리어박 부착 극박동박 및 이를 이용한 임베디드 기판의 제조 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6806951B2 (ja) * | 2018-02-20 | 2021-01-06 | 三井金属鉱業株式会社 | ガラスキャリア付銅箔及びその製造方法 |
| US11527462B2 (en) | 2019-12-13 | 2022-12-13 | International Business Machines Corporation | Circuit substrate with mixed pitch wiring |
| CN111328206B (zh) * | 2020-03-06 | 2022-08-09 | 柏承科技(昆山)股份有限公司 | 印刷电路板制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289749A (ja) * | 2001-03-28 | 2002-10-04 | Hitachi Metals Ltd | 半導体素子搭載用配線板及びそれを用いた半導体素子搭載パッケージ |
| JP2005076091A (ja) | 2003-09-01 | 2005-03-24 | Furukawa Circuit Foil Kk | キャリア付き極薄銅箔の製造方法、及びその製造方法で製造されたキャリア付き極薄銅箔 |
| JP2006253347A (ja) * | 2005-03-10 | 2006-09-21 | Nippon Mektron Ltd | 多層フレキシブル回路配線基板及びその製造方法 |
| JP2009088572A (ja) | 2009-01-26 | 2009-04-23 | Tessera Interconnect Materials Inc | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
| JP2017114070A (ja) * | 2015-12-25 | 2017-06-29 | 三井金属鉱業株式会社 | キャリア付銅箔及びコアレス支持体用積層板、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
| WO2017150284A1 (ja) | 2016-02-29 | 2017-09-08 | 三井金属鉱業株式会社 | キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
| WO2017150283A1 (ja) | 2016-02-29 | 2017-09-08 | 三井金属鉱業株式会社 | キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026059B2 (en) * | 2000-09-22 | 2006-04-11 | Circuit Foil Japan Co., Ltd. | Copper foil for high-density ultrafine printed wiring boad |
| JP2004119726A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP4273895B2 (ja) * | 2003-09-24 | 2009-06-03 | 日立化成工業株式会社 | 半導体素子搭載用パッケージ基板の製造方法 |
| JP2005340372A (ja) * | 2004-05-25 | 2005-12-08 | Toyo Ink Mfg Co Ltd | 配線回路基板用の積層体ユニットの製造方法 |
| TW200804626A (en) * | 2006-05-19 | 2008-01-16 | Mitsui Mining & Smelting Co | Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she |
| US7964106B2 (en) * | 2008-05-30 | 2011-06-21 | Unimicron Technology Corp. | Method for fabricating a packaging substrate |
| EP2579686B1 (en) * | 2010-06-04 | 2018-07-25 | Mitsui Mining & Smelting Co., Ltd | Electrode foil and organic device |
| TWI525221B (zh) * | 2010-10-06 | 2016-03-11 | Furukawa Electric Co Ltd | Copper foil and its manufacturing method, carrier copper foil and its manufacturing method, printed circuit board and multilayer printed circuit board |
| JP2013161698A (ja) * | 2012-02-07 | 2013-08-19 | Mitsui Mining & Smelting Co Ltd | 電極箔および電子デバイス |
| JP6092555B2 (ja) * | 2012-09-24 | 2017-03-08 | 新光電気工業株式会社 | 配線基板の製造方法 |
| CN105209252B (zh) * | 2013-03-04 | 2018-01-30 | Jx日矿日石金属株式会社 | 附载体铜箔、使用其的覆铜积层板、印刷配线板、电子机器及印刷配线板的制造方法 |
| JP6236120B2 (ja) * | 2015-06-24 | 2017-11-22 | Ｊｘ金属株式会社 | キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法 |
| KR102333091B1 (ko) * | 2015-06-26 | 2021-12-01 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| WO2017141985A1 (ja) * | 2016-02-18 | 2017-08-24 | 三井金属鉱業株式会社 | プリント配線板製造用銅箔、キャリア付銅箔及び銅張積層板、並びにそれらを用いたプリント配線板の製造方法 |
| WO2017141983A1 (ja) * | 2016-02-18 | 2017-08-24 | 三井金属鉱業株式会社 | プリント配線板の製造方法 |
-
2018
- 2018-10-18 KR KR1020207001958A patent/KR102472042B1/ko active IP Right Grant
- 2018-10-18 JP JP2019551081A patent/JP6824436B2/ja active Active
- 2018-10-18 US US16/758,939 patent/US11576267B2/en active Active
- 2018-10-18 WO PCT/JP2018/038877 patent/WO2019082795A1/ja active Application Filing
- 2018-10-18 CN CN201880049861.5A patent/CN110997313A/zh active Pending
- 2018-10-18 KR KR1020227041222A patent/KR102661275B1/ko active IP Right Grant
- 2018-10-25 TW TW107137697A patent/TWI682694B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289749A (ja) * | 2001-03-28 | 2002-10-04 | Hitachi Metals Ltd | 半導体素子搭載用配線板及びそれを用いた半導体素子搭載パッケージ |
| JP2005076091A (ja) | 2003-09-01 | 2005-03-24 | Furukawa Circuit Foil Kk | キャリア付き極薄銅箔の製造方法、及びその製造方法で製造されたキャリア付き極薄銅箔 |
| JP2006253347A (ja) * | 2005-03-10 | 2006-09-21 | Nippon Mektron Ltd | 多層フレキシブル回路配線基板及びその製造方法 |
| JP2009088572A (ja) | 2009-01-26 | 2009-04-23 | Tessera Interconnect Materials Inc | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
| JP2017114070A (ja) * | 2015-12-25 | 2017-06-29 | 三井金属鉱業株式会社 | キャリア付銅箔及びコアレス支持体用積層板、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
| WO2017150284A1 (ja) | 2016-02-29 | 2017-09-08 | 三井金属鉱業株式会社 | キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
| WO2017150283A1 (ja) | 2016-02-29 | 2017-09-08 | 三井金属鉱業株式会社 | キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023054850A1 (ko) * | 2021-09-30 | 2023-04-06 | 롯데에너지머티리얼즈 주식회사 | 캐리어박 부착 극박동박 및 이를 이용한 임베디드 기판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019082795A1 (ja) | 2019-05-02 |
| KR102472042B1 (ko) | 2022-11-30 |
| US11576267B2 (en) | 2023-02-07 |
| CN110997313A (zh) | 2020-04-10 |
| KR20220164615A (ko) | 2022-12-13 |
| JPWO2019082795A1 (ja) | 2020-04-09 |
| TWI682694B (zh) | 2020-01-11 |
| JP6824436B2 (ja) | 2021-02-03 |
| KR102661275B1 (ko) | 2024-04-29 |
| TW201933957A (zh) | 2019-08-16 |
| US20210127503A1 (en) | 2021-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108699673B (zh) | 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法 | |
| KR102426429B1 (ko) | 캐리어를 구비한 구리박 및 그 제조 방법, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법 | |
| KR20200021998A (ko) | 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법 | |
| US11637358B2 (en) | Carrier-containing metal foil and method for manufacturing millimeter-wave antenna substrate using same | |
| TWI759745B (zh) | 附載體金屬箔以及其使用方法及製造方法 | |
| KR20230164023A (ko) | 다층 기판의 제조 방법 및 배선 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |