TW201933957A - 超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法 - Google Patents

超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法 Download PDF

Info

Publication number
TW201933957A
TW201933957A TW107137697A TW107137697A TW201933957A TW 201933957 A TW201933957 A TW 201933957A TW 107137697 A TW107137697 A TW 107137697A TW 107137697 A TW107137697 A TW 107137697A TW 201933957 A TW201933957 A TW 201933957A
Authority
TW
Taiwan
Prior art keywords
ultra
layer
thin copper
copper foil
carrier
Prior art date
Application number
TW107137697A
Other languages
English (en)
Other versions
TWI682694B (zh
Inventor
松浦宜範
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW201933957A publication Critical patent/TW201933957A/zh
Application granted granted Critical
Publication of TWI682694B publication Critical patent/TWI682694B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

提供一種超薄銅箔，能夠將線/空間(L/S)微細化成10μm以下/10μm以下的高度的配線在兩面以不同的圖案形成，能作為矽中介層及玻璃中介層的低價且易加工的更好的替代品使用。該超薄銅箔依序具備第一超薄銅層、蝕刻停止層、及第二超薄銅層的超薄銅箔，其中，超薄銅箔的兩面的算術平均粗糙度Ra為20nm以下。

Description

超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法
本發明係有關於超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法。
隨著近年的攜帶用電子機器等的電子機器的小型化及高機能化，在印刷配線板要求配線圖案的更微細化(微距化)。為了對應這種要求，印刷配線板製造用銅箔希望是比以前還要更薄且低表面粗度者。例如，專利文獻1(特開2005-76091號公報)揭示一種帶載體超薄銅箔的製造方法，包含在將平均表面粗度Rz降低成0.01～2.0μm的載體銅箔的平滑面依序層積剝離層及超薄銅箔，也揭示藉由該帶載體超薄銅箔施予高密度極微細配線(微圖案)得到多層印刷配線板。
又，為了實現更加降低帶載體超薄銅箔中的超薄銅層的厚度與表面粗度，最近也提案藉由濺鍍等氣相法形成超薄銅層。例如，專利文獻2(國際公開第2017/150283號)藉示依序具備載體、剝離層、抗反射層、超薄銅層的帶載體銅箔，記載將剝離層、抗反射層及超薄銅層藉由濺鍍形成。又，專利文獻3(國際公開第2017/150284號)揭示具備載體、中間層(例如密著金屬層及剝離補助層)、剝離層及超薄銅層的帶載體銅箔，記載將中間層、剝離層及超薄銅層以濺鍍形成。專利文獻2及3都藉由在載體(例如玻璃載體)上濺鍍形成各層，在超薄銅層的外側表面實現1.0～100nm這種極低的算術平均粗糙度Ra。
此外，在伴隨著蝕刻的多層配線電路形成中，為了防止絕緣膜曝露於蝕刻液，已知有在金屬層上設置蝕刻停止層。例如，專利文獻4(特開2009-88572號公報)揭示一種多層金屬板，依序具備配線膜形成用金屬層(例如厚度12μm的銅箔)、蝕刻停止層(例如厚度1μm的Ni層)、及凸塊形成用金屬層(例如厚度80μm的銅箔)，該蝕刻停止層在凸塊形成用金屬層的選擇性蝕刻時，能夠防止配線膜形成用金屬膜被蝕刻。
[先前技術文獻]
[專利文獻]
[專利文獻1]特開2005-76091號公報
[專利文獻2]國際公開第2017/150283號
[專利文獻3]國際公開第2017/150284號
[專利文獻4]特開2009-88572號公報
近年，以實現半導體部件的高密度化及高速化為目的，開發有稱為2.5維實裝的封裝技術。在該2.5維實裝中，在IC(積體電路)晶片與封裝基板之間，矽中介層作為中間基板設置，隔著該矽中介層中繼端子間距不同的IC晶片與封裝基板。亦即，在2.5維實裝中，矽中介層為作為再配線用基板作用者。具體來說，通過形成於矽中介層的矽貫通電極(TSV：Through Silicon Via)電連接矽中介層的上部電極與下部電極。再來，矽中介層的上部成為高密度的配線層，矽中介層的最上層的電極與IC晶片藉由微凸塊連接，同時藉由凸塊將矽中介層與封裝基板之間連接，能夠中繼IC晶片與封裝基板。又，矽中介層因為具有可容許的加工性，且吸濕及熱膨脹係數(CTE)等的影響也小，能夠形成在具有從前的樹脂基板中難以實現的高信賴性且高度微細化的配線圖案。另一方面，從物理特性及電特性的觀點來看，也開發有利用玻璃中介層來取代矽中介層的技術。
但是，矽中介層及玻璃中介層，除了該基板自體為高成本以外，矽貫通電極或玻璃貫通電極(TGV：Through Glass Via)的形成這種加工製程所需的成本也非常大。因此，利用矽中介層或玻璃中介層的再配線技術，僅停留在能容許高性能計算領域等高製造成本的一部分的領域中採用。因此，期望以低價且容易加工的材料來取代矽中介層及玻璃中介層。此點，在專利文獻1~4所示的那種從前的銅箔，設計成僅能在單面形成電路者，並不適合像矽中介層及玻璃中介層那樣在兩面形成不同配線圖案。
本發明者現在得到藉由將超薄銅箔設為第一超薄銅層、蝕刻停止層及第二超薄銅層的3層構成，並將該兩面的算術平均粗糙度Ra設為20nm以下，能夠將線/空間(L/S)微細化成10μm以下/10μm以下的高度的配線在兩面以不同的圖案形成，因此，能夠提供一種超薄銅箔，能作為矽中介層及玻璃中介層的低價且易加工的更好的替代品使用的見解。
因此，本發明的目的為提供一種超薄銅箔，能夠將線/空間(L/S)微細化成10μm以下/10μm以下的高度的配線在兩面以不同的圖案形成，能作為矽中介層及玻璃中介層的低價且易加工的更好的替代品使用。
根據本發明的一態樣，提供一種超薄銅箔，為依序具備第一超薄銅層、蝕刻停止層、及第二超薄銅層的超薄銅箔，其中，前述超薄銅箔的兩面的算術平均粗糙度Ra為20nm以下。
根據本發明的其他一態樣，提供一種帶載體超薄銅箔，具備：以玻璃或陶瓷構成的載體；
設置於前述載體上，由從Ti、Cr、Mo、Mn、W及Ni組成的群中選擇出的至少1種金屬所構成的密著金屬層；
設於前述密著金屬層上之由碳層形成的剝離層；
及在前述剝離層上以使前述第二超薄銅層與前述剝離層接觸的方式設置的前述超薄銅箔。
根據本發明的另一態樣，提供一種印刷配線板的製造方法，包含：準備前述帶載體超薄銅箔的步驟；
加工前述第一超薄銅層形成第一電路的步驟；
將前述第一電路以絕緣樹脂密封的步驟；
將前述載體與前述密著金屬層及前述剝離層一同剝離並使前述第二超薄銅層露出的步驟；
加工前述第二超薄銅層，之後加工前述蝕刻停止層，而形成第二電路的步驟；
及將前述第二電路以絕緣樹脂密封的步驟。
[實施形態]
超薄銅箔
本發明的超薄銅箔示意地表示於圖1。如圖1所示，本發明的超薄銅箔10依序具備：第一超薄銅層12、蝕刻停止層14、第二超薄銅層16。又，超薄銅箔10的兩面的算術平均粗糙度Ra為20nm以下。如此，藉由將超薄銅箔10設為第一超薄銅層12、蝕刻停止層14及第二超薄銅層16的3層構成，將該兩面的算術平均粗糙度Ra設為20nm以下，能夠將線/空間(L/S)微細化成10μm以下/10μm以下的高度的配線在兩面以不同的圖案形成，因此，能夠提供一種超薄銅箔，能作為矽中介層及玻璃中介層的低價且易加工的更好的替代品使用。亦即，藉由使用本發明的超薄銅箔10，如圖3及4所示，加工超薄銅箔10的第一超薄銅層12形成第一電路13之後，加工第二超薄銅層16及蝕刻停止層14形成第二電路17，能夠在兩面形成不同的圖案的配線。這是因為在第一超薄銅層12與第二超薄銅層16之間介在的蝕刻停止層14，在蝕刻用來形成第一電路13的第一超薄銅層12時，阻止了蝕刻液浸蝕相反側的第二超薄銅層16，並且在蝕刻用來形成第二電路17的第二超薄銅層16時，阻止了蝕刻液浸蝕相反側的第一電路13。又，藉由將超薄銅箔10的兩面的算術平均粗糙度Ra設為20nm以下，能夠使微細電路的形成性提升，形成只能在矽中介層及玻璃中介層實現的那種線/空間(L/S)微細化成10μm以下/10μm以下的高度的配線圖案。再來，因為超薄銅箔10以銅層為主體，與因高價且硬而難以加工的矽中介層及玻璃中介層相比更為低價且容易加工，故作為該等的更佳替代品極為合適。
第一超薄銅層12及第二超薄銅層16的各者為以銅構成的層。構成第一超薄銅層12及第二超薄銅層16的銅包含因原料成分及成膜步驟等引起的不可避雜質也可以。第一超薄銅層12及第二超薄銅層16的各者可以以任何方法製造，例如，藉由無電解鍍銅法及電解鍍銅法等濕式成膜法、濺鍍及真空蒸鍍等物理氣相成膜法、化學氣相成膜、或由該等的組合形成的銅層也可以。特佳的超薄銅層，從容易對應超薄化造成的微距化的觀點來看，為藉由濺鍍法及真空蒸鍍等氣相法形成的銅層，最佳為藉由濺鍍法製造的銅層。又，超薄銅層雖較佳為無粗糙化的銅層，但只要對印刷配線板製造時的配線圖案形成不會帶來支障，藉由預備的粗糙化或軟體蝕刻處理或洗淨處理、氧化還原處理產生二次粗糙化也可以。第一超薄銅層12及第二超薄銅層16的各者的厚度較佳為0.05～1.0μm、更佳為0.10～0.8μm、再更佳為0.15～0.6μm、特佳為0.2～0.5μm、最佳為0.25～0.35μm。藉由設為這種厚度，成為更適合形成線/空間(L/S)微細化成10μm以下/10μm以下的高度的配線圖案者。又，這種範圍內的厚度的超薄銅層，從成膜厚度的面內均勻性、或以片狀及滾輪狀的生產性的觀點來看，藉由濺鍍法製造較佳。
蝕刻停止層14是比第一超薄銅層12及第二超薄銅層16還更不容易被銅快速蝕刻液蝕刻的層。亦即，蝕刻停止層14具有其蝕刻速率比銅的蝕刻速率還低的特性。該蝕刻速率，是藉由將由與蝕刻停止層14相同材料構成的箔樣本、與作為參照試料的銅箔樣本，在銅蝕刻步驟中進行相同時間處理，測定兩樣本的重量減少量，從各金屬的密度換算成厚度來決定者。其中，作為銅快速蝕刻液，能採用藉由氧化還原反應將銅溶解的公知溶液。作為銅快速蝕刻液之例，有過硫酸鈉水溶液、過硫酸鉀水溶液、硫酸/過氧化氫水等水溶液。又，作為蝕刻溫度，能在25～70℃的範圍內適宜設定。
因此，蝕刻停止層14由比第一超薄銅層12及第二超薄銅層16還更不容易被銅快速蝕刻液蝕刻的金屬或合金構成較佳。作為構成蝕刻停止層14的金屬或合金的較佳例，從確保第一超薄銅層12及第二超薄銅層16的密著性的觀點來看，可以是Al、Nb、Zr、Cr、W、Ta、Co、Ti、Ag、Ni、Mo、及其等的組合、較佳為Cr、Ta、Ti、Ni、Mo、及其等的組合、再更佳為Cr、Ti、Mo、及其等的組合、最佳為Ti、Mo、及其等的組合。該等元素具有對銅快速蝕刻液不會溶解的性質，其結果，能對銅快速蝕刻液呈現好的耐藥性。蝕刻停止層14的厚度較佳為0.05～1.0μm、更佳為0.08～0.8μm、再更佳為0.10～0.6μm、特佳為0.12～0.45μm、最佳為0.15～0.35μm。藉由設成這樣的厚度，能夠因應銅箔的超薄化的要求，並更有效地阻止第一超薄銅層12的蝕刻時的第二超薄銅層16的浸蝕、及第二超薄銅層16的蝕刻時的第一電路13的浸蝕。又，這種範圍內的厚度的蝕刻停止層，從成膜厚度的面內均勻性、或以片狀及滾輪狀的生產性的觀點來看，藉由濺鍍法製造較佳。
超薄銅箔10的較佳厚度為0.15～3.0μm、更佳為0.28～2.4μm、再更佳為0.4～1.8μm、特佳為0.52～1.45μm、最佳為0.65～1.05μm。此外，超薄銅箔10不限於以第一超薄銅層12、蝕刻停止層14、第二超薄銅層16的順序具備，只要不損害超薄銅箔10的本來的機能，在該3層以外包含其他層也可以。
超薄銅箔10的兩面(亦即離第一超薄銅層12的蝕刻停止層14較遠之側的表面及離第二超薄銅層16的蝕刻停止層14較遠之側的表面)，以JIS B 0601-2001為準據測定的算術平均粗糙度Ra為20nm以下、較佳為0.1～20nm、更佳為0.25～18nm、再更佳為0.5～15nm、特佳為1.0～13nm、最佳為2.0～10nm。這樣算術平均粗糙度越小，在利用超薄銅箔10製造的印刷配線板中，成為更適合形成線/空間(L/S)微細化成10μm以下/10μm以下(例如10μm/10μm～2μm/2μm)的高度的配線圖案者。算術平均粗糙度Ra的下限沒有特別限定，雖然也可以是0，但考慮後述的載體22的平坦化處理的效率的話，可以以0.1nm作為下限值的標準。因為載體22的Ra反映至超薄銅箔10的兩面的Ra，藉由載體22的平坦化處理的調整，能夠控制超薄銅箔10的兩面的Ra。
第一超薄銅層12、蝕刻停止層14、及第二超薄銅層16都是濺鍍膜，亦即藉由濺鍍法形成的膜較佳。藉由將第一超薄銅層12、蝕刻停止層14、及第二超薄銅層16的所有的層都藉由濺鍍法形成，製造效率能更加提升。而且，因為濺鍍法一般利用高純度的靶材在真空中進行成膜，在超薄銅箔10的兩面能夠形成雜質極少的清淨狀態，其結果，在電路形成時能夠確保光阻與超薄銅箔10的良好密著。又，以帶載體超薄銅箔的形態製造時，因為使以玻璃或陶瓷構成的載體的高平坦性在各層持續，在超薄銅箔10的兩面算術平均粗糙度Ra為20nm以下這種高平坦性能更順利地實現。其結果，能更高精度地進行利用光阻的線/空間(L/S)為10μm以下/10μm以下的微細電路形成。
帶載體超薄銅箔
本發明的超薄銅箔雖以帶載體超薄銅箔的形態提供，但處理性的提升、且印刷配線板的製造(特別是在超薄銅箔的兩面形成電路)更容易這點較佳。圖2示意地表示本發明的帶載體超薄銅箔的較佳態樣。圖2所示的帶載體超薄銅箔20依序具備：載體22、密著金屬層24、剝離層26、上述的超薄銅箔10。載體22以玻璃或陶瓷構成。密著金屬層24為由從Ti、Cr、Mo、Mn、W及Ni組成的群中選擇出的至少1種金屬所構成的層，設置於載體22上。剝離層26為由碳層形成的層，設於密著金屬層24上。超薄銅箔10，在剝離層26上，設置成第二超薄銅層16與剝離層26接觸。適其需要，在載體22的兩面以上下對稱的方式依序具備上述各種層也可以。帶載體超薄銅箔20除了上述超薄銅箔10、載體22、密著金屬層24、剝離層26以外，也可以採用公知的層構成，並沒有特別限定。
載體22以玻璃或陶瓷構成。又，載體22的形態也可以是片材、薄膜及板的任一種。又，載體22也可以是層積該等片材、薄膜及板等者。例如，載體22為具有玻璃板、陶瓷板等的能作為剛性支持體作用機能者較佳。作為構成載體22的陶瓷的較佳例，可以是氧化鋁、氧化鋯、氮化矽、氮化鋁、及其他各種微陶瓷等。更佳為從伴隨著加熱的製程中的帶載體超薄銅箔20的彎曲防止的觀點來看，為熱膨脹係數(CTE)未滿25ppm/K(典型為)1.0～23 ppm/K)的材料，作為該種材料的例子可以是上述那種陶瓷及玻璃。又，從處理性及晶片實裝時的平坦性確保的觀點來看，載體22其維氏硬度(Vickers’ hardness)較佳為100HV以上、更佳為150～2500HV。作為滿足該等特性的材料，載體22以玻璃構成特佳，例如為玻璃板及玻璃片材等。將玻璃作為載體22使用時，因為輕量、熱膨脹係數低、絕緣性高、剛直且表面平坦，有能使超薄銅箔10的兩面極度平滑等的優點。又，載體22為玻璃時，有在微細電路形成具有有利的表面平坦性(共面性)的點、在印刷配線板製造步驟中的除膠渣及各種鍍膜步驟中具有耐藥性的點、從帶載體超薄銅箔將載體剝離時能夠採用化學的分離法的點等的優點。作為構成載體22的玻璃的較佳例，可以是石英玻璃、硼矽酸玻璃、無鹼玻璃、鈉鈣玻璃、氨基矽酸玻璃、及其組合、更佳為無鹼玻璃、鈉鈣玻璃、及其組合、特佳為無鹼玻璃。無鹼玻璃指的是將二氧化矽、氧化鋁、氧化硼、及氧化鈣或氧化鋇等鹼土類金屬氧化物作為主成分，再含有硼酸，而實質上未含有鹼金屬的玻璃。該無鹼玻璃，因為在從0℃到350℃的廣溫度帶中熱膨脹係數在3～5ppm/K的範圍內低且穩定，有在伴隨加熱的製程中能使玻璃的彎曲為最小限的優點。載體22的厚度較佳為100～2000μm、更佳為300～1800μm、再佳為400～1100μm。若是該種範圍內的厚度的話，能夠確保對處理不會帶來支障的適切強度，同時實際在印刷配線板的薄型化、及電子部件搭載時產生的彎曲的降低。
載體22的密著金屬層24側的表面，具有以JIS B 0601-2001為準據測定的，0.1～15nm的算術平均粗糙度Ra較佳、更佳為0.5～12nm、再更佳為1.0～10nm、特佳為1.5～7.5nm、最佳為2.0～5.0nm。如此，算術平均粗糙度越小，在超薄銅箔10的兩面能夠帶來期望的低算術平均粗糙度Ra。藉此，在使用超薄銅箔10乃至帶載體超薄銅箔20製造的印刷配線板中，成為更適合形成線/空間(L/S)微細化成10μm以下/10μm以下(例如10μm/10μm～2μm/2μm)的高度的配線圖案者。算術平均粗糙度Ra的下限沒有特別限定，雖然也可以是0，但考慮平坦化處理的效率的話，可以以0.1nm作為下限值的標準。
密著金屬層24為介在於載體22與剝離層26之間，有助於載體22與剝離層26的密著性的確保的層，為由從Ti、Cr、Mo、Mn、W及Ni組成的群中選擇出的至少1種金屬所構成的層，可以是純金屬、也可以是合金。構成密著金屬層24的金屬包含因原料成分及成膜步驟等引起的不可避雜質也可以。又，雖沒有特別限制，但在密著金屬層24的成膜後曝露於大氣時，容許因此混入的氧的存在。密著金屬層24為藉由濺鍍等氣相法形成的層較佳。密著金屬層24為利用金屬靶極的磁控濺鍍法形成的層在能夠提升膜厚分佈的均勻性的點上特佳。密著金屬層24的厚度較佳為5～500nm、更佳為10～300nm、再佳為18～200nm、特佳為20～100nm。該厚度設為藉由穿透性電子顯微鏡的能量分散型X線分光分析器(TEM-EDX)層分析剖面測定的值。
剝離層26為可剝離載體22(其伴隨著密著金屬層24)的層，從剝離容易性及膜形成性的點等來看，由碳層構成較佳。碳層，主要由碳或碳化氫構成的層較佳、再佳為由硬質碳膜即非晶碳構成。此時，剝離層26(亦即碳層)為藉由XPS測定的碳濃度為60原子%以上較佳、更佳為70原子%以上、再佳為80原子%以上、特佳為85原子%以上。碳濃度的上限值沒有特別限定，可以是100原子%，但98原子%以下較現實。剝離層26(碳層)可包含不可避雜質(例如因氛圍等周圍環境而來氧、碳、氫等)。又，在剝離層26(碳層)中可混入因第二超薄銅層16的成膜手法引起的金屬原子(特別是Cu)。碳與載體間的相互擴散性及反應性小，即便受到超過300℃的溫度的加壓加工等，能夠防止銅箔層與接合界面之間的高溫加熱造成的金屬結合的形成，維持容易將載體剝離除去的狀態。該剝離層26也是由濺鍍等的氣相法形成的層，是因為從抑制了非晶碳中的過度雜質的點、前述密著金屬層24的成膜的連續生產性的點等來看較佳。剝離層26的厚度較佳為1～20nm、更佳為1～10nm。該厚度設為藉由穿透性電子顯微鏡的能量分散型X線分光分析器(TEM-EDX)層分析剖面測定的值。
載體22與密著金屬層24一同剝離時的，超薄銅箔10的剝離層26側的表面的剝離層26的殘留比例，相對於被剝離的帶密著金屬層24的載體22的剝離層26側的表面的剝離層26的殘留量，較佳為50%以下、更佳為30%以下、再佳為15%以下。這樣的話，電路形成時光阻能良好地密著於超薄銅箔10的表面，能夠利用光阻更高精度地進行利用光阻的線/空間(L/S)為10μm以下/10μm以下的微細電路形成。超薄銅箔10的剝離層26側的表面的剝離層26的殘留比例的下限值並沒有特別限定，雖可以是0%(亦即超薄銅箔10的剝離層26側的表面沒有殘留剝離層26)，但現實為1%以上。剝離層26的殘留量乃至殘留比例能夠藉由拉曼分光法測定、較佳為能夠使用拉曼分光光度計以以下的條件測定。此外，從除去因剝離層26以外的成分引起的峰值及雜訊等的觀點來看，將另外製作的載體22/密著金屬層24的層積樣本(剝離層26及在其之上的層未形成的狀態)中的密著金屬層24的表面、與另外製作的載體22/密著金屬層24/剝離層26/第二超薄銅層16的層積樣本(蝕刻停止層14及在其之上的層未形成的狀態)中的第二超薄銅層16的表面，分別利用拉曼分光光度計進行測定，將得到的拉曼光譜因應必要作為背景扣除較佳。

＜測定條件＞
‐測定裝置：雷射拉曼分光光度計NRS-5200(日本分光股份公司製)
‐激發波長：532.29nm
‐光柵：600Line/mm
‐狹縫寬度：200×1000μm
‐孔徑：直徑4000μm
‐對物透鏡：MPLFLN 100倍
‐曝光時間：60秒
具體來說，在拉曼光譜中，因為碳典型地在1500～1600cm-1 間存在峰值，該峰值可以說是因剝離層26引起的峰值。因此，藉由比較被剝離的帶密著金屬層24的載體22的剝離層26側表面及超薄銅箔10的剝離層26側表面的各者的拉曼光譜中的，在1500～1600cm-1 間存在的峰值的峰值面積(峰值強度面積)，能夠求出剝離層26的殘留比例。其中，「在1500～1600cm-1 間存在的峰值的峰值面積」，如圖5示意地表示那樣，只要沒有特別的情事，指的是將在1000cm-1 及1800cm-1 的拉曼光譜的強度以直線連結作為基底線，藉由在該基底線與1500～1600cm-1 間存在的帶來峰值的峰值輪廓圍成的區域的面積。圖6分別表示載體22與密著金屬層24一同剝離時的，被剝離的帶密著金屬層24的載體22的剝離層26側表面的拉曼光譜A、及超薄銅箔10的剝離層26側表面的拉曼光譜B。其中，圖6中的BA 為光譜A的基底線、BB 為光譜B的基底線。如圖6所示，藉由分別算出被剝離的帶密著金屬層24的載體22的剝離層26側表面的拉曼光譜A中的，1500～1600cm-1 間存在的峰值(PA )的峰值面積AA 、與超薄銅箔10的剝離層26側表面的拉曼光譜B中的，1500～1600cm-1 間存在的峰值(PB )的峰值面積AB ，並計算相對於峰值面積AA 的峰值面積AB 的百分率[(AB /AA )×100(%)]，能夠決定載體22與密著金屬層24一同剝離時的，超薄銅箔10的剝離層26側的表面的剝離層26的殘留比例。
第一超薄銅層12、蝕刻停止層14、第二超薄銅層16、剝離層26、及密著金屬層24都是濺鍍膜，亦即藉由濺鍍法形成的膜較佳。藉由將第一超薄銅層12、蝕刻停止層14、第二超薄銅層16、剝離層26、及密著金屬層24的所有的層都藉由濺鍍法形成，製造效率能更加提升。而且，因為濺鍍法一般利用高純度的靶材在真空中進行成膜，在超薄銅箔10的兩面能夠形成雜質極少的清淨狀態，其結果，在電路形成時能夠確保光阻與超薄銅箔10的良好密著。又，因為使以玻璃或陶瓷構成的載體22的高平坦性在各層持續，在超薄銅箔10的兩面算術平均粗糙度Ra為20nm以下這種高平坦性能更順利地實現。其結果，能更高精度地進行利用光阻的線/空間(L/S)為10μm以下/10μm以下的微細電路形成。
帶載體超薄銅箔的製造方法
帶載體超薄銅箔20能夠藉由準備上述載體22，在載體22上形成密著金屬層24、剝離層26、第二超薄銅層16、蝕刻停止層14、及第一超薄銅層12來製造。密著金屬層24、剝離層26、第二超薄銅層16、蝕刻停止層14、及第一超薄銅層12的各層的形成，從容易對應超薄化造成的微距化的觀點來看，藉由氣相法進行較佳。作為氣相法之例，雖可以是濺鍍法、真空蒸鍍法、及離子鍍膜法，但能在0.05 nm～5000nm這種廣範圍進行膜厚控制的點、在廣寬度乃至面積能確保膜厚均勻性的點等來看，最佳為濺鍍法。特別是，藉由將密著金屬層24、剝離層26、第二超薄銅層16、蝕刻停止層14、及第一超薄銅層12的所有的層都藉由濺鍍法形成，製造效率能更加提升。而且，因為濺鍍法一般利用高純度的靶材在真空中進行成膜，在超薄銅箔10的兩面能夠形成雜質極少的清淨狀態，其結果，在電路形成時能夠確保光阻與超薄銅箔10之間的良好密著性。又，因為使以玻璃或陶瓷構成的載體22的高平坦性在各層持續，在超薄銅箔10的兩面算術平均粗糙度Ra為20nm以下這種高平坦性能更順利地實現。其結果，能更高精度地進行利用光阻的線/空間(L/S)為10μm以下/10μm以下的微細電路形成。
由氣相法成膜使用公知的氣相成膜裝置依公知的條件進行即可，沒有特別限定。例如，採用濺鍍法時，濺鍍方式可以是磁控濺鍍、2極濺鍍法、對向靶材濺鍍法等公知的各種方法，但磁控濺鍍的成膜速度較快生產性較高的點來看較佳。濺鍍由DC(直流)及RF(高頻)的任一種電源來進行也可以。又，靶材形狀雖然可以使用廣為人知的板型靶材，但從靶材使用效率的觀點來看，較佳為使用圓筒形靶材。以下，說明關於密著金屬層24、剝離層26、第二超薄銅層16、蝕刻停止層14、及第一超薄銅層12的各層的氣相法(較佳為濺鍍法)進行的成膜。
密著金屬層24的氣相法所致的成膜，利用由Ti、Cr、Mo、Mn、W及Ni所組成的群中選擇出的至少1種金屬構成的靶材，在非氧化性氛圍下藉由磁控濺鍍進行，在能夠提升膜厚分佈均勻性的點較佳。靶材的純度為99.9%以上較佳。作為用於濺鍍的氣體，利用氬氣等惰性氣體較佳。氬氣的流量因應濺鍍腔室大小及成膜條件適宜決定即可，沒有特別限定。又，從沒有異常放電及電漿照射不良等運轉不良，並連續成膜的觀點來看，成膜時的壓力在0.1～20Pa的範圍內進行較佳。該壓力範圍藉由因應裝置構造、容量、真空泵的排氣容量、成膜電源的額定容量等，調整成膜電力、氬氣的流量來設定即可。又，濺鍍電力考慮成膜的膜厚均勻性、生產性等以每個靶材的單位面積為0.05～10.0W/cm2 的範圍內適宜設定即可。
剝離層26即碳層的氣相法(較佳為濺鍍法)所致的成膜，利用碳靶材在氬等不活性氛圍下進行較佳。碳靶材雖以石墨構成較佳，但可以包含不可避雜質(例如因環境等周圍環境而來的氧及碳)。碳靶材的純度較佳為99.99%以上、更佳為99.999%以上。又，從沒有異常放電及電漿照射不良等運轉不良，並連續成膜的觀點來看，成膜時的壓力在0.1～2.0Pa的範圍內進行較佳。該壓力範圍藉由因應裝置構造、容量、真空泵的排氣容量、成膜電源的額定容量等，調整成膜電力、氬氣的流量來設定即可。又，濺鍍電力考慮成膜的膜厚均勻性、生產性等以每個靶材的單位面積為0.05～10.0W/cm2 的範圍內適宜設定即可。
第二超薄銅層16的氣相法(較佳為濺鍍法)所致的成膜，利用銅靶材在氬等不活性氛圍下進行較佳。銅靶材雖以金屬銅構成較佳，但可以包含不可避雜質。銅靶材的純度較佳為99.9%以上、更佳為99.99%以上、再佳為99.999%以上。為了避免第二超薄銅層16的氣相成膜時的溫度上升，濺鍍時，設置載台的冷卻機構也可以。又，從沒有異常放電及電漿照射不良等運轉不良，並穩定地成膜的觀點來看，成膜時的壓力在0.1～2.0Pa的範圍內進行較佳。該壓力範圍藉由因應裝置構造、容量、真空泵的排氣容量、成膜電源的額定容量等，調整成膜電力、氬氣的流量來設定即可。又，濺鍍電力考慮成膜的膜厚均勻性、生產性等以每個靶材的單位面積為0.05～10.0W/cm2 的範圍內適宜設定即可。
蝕刻停止層14的成膜，利用由Cr、W、Ta、Co、Ti、Ag、Ni及Mo所組成的群中選擇出的至少1種構成的靶材，藉由磁控濺鍍法進行較佳。靶材的純度為99.9%以上較佳。特別是蝕刻停止層14的磁控濺鍍法所致的成膜，在氬等不活性氛圍下，以壓力0.1～20Pa進行較佳。濺鍍壓力較佳為0.2～15Pa、再佳為0.3～10Pa。此外，上述壓力範圍的控制藉由因應裝置構造、容量、真空泵的排氣容量、成膜電源的額定容量等，調整成膜電力、氬氣的流量來進行即可。氬氣的流量因應濺鍍腔室大小及成膜條件適宜決定即可，沒有特別限定。又，濺鍍電力考慮成膜的膜厚均勻性、生產性等以每個靶材的單位面積為1.0～15.0W/cm2 的範圍內適宜設定即可。又，在製膜時雖將載體溫度保持一定，但容易得到穩定的膜特性(例如膜電阻及結晶大小)的點較佳。成膜時的載體溫度在25～300℃的範圍內調整較佳、更佳為40～200℃、再佳為50～150℃的範圍內。
第一超薄銅層12的氣相法(較佳為濺鍍法)所致的成膜，與第二超薄銅層16的成膜一樣，利用銅靶材在氬等不活性氛圍下進行較佳。因此，關於第二超薄銅層16的成膜所述的各種條件也能夠維持原狀適用於第一超薄銅層12的成膜。
印刷配線板用層積板
本發明的帶載體超薄銅箔也可以以印刷配線板用層積板的形態提供。也就是說，根據本發明較佳的態樣，提供具備上述帶載體超薄銅箔的印刷配線板用層積板。作為印刷配線板用層積板的形態可以是以下的2個形態。(i)印刷配線板用層積板的第一形態為帶載體超薄銅箔其形態。亦即，在載體22的至少一面，以密著金屬層24/剝離層26/第二超薄銅層16/蝕刻停止層14/第一超薄銅層12的順序層積的帶載體超薄銅箔10其形態，包含在載體的兩面以密著金屬層24/剝離層26/第二超薄銅層16/蝕刻停止層14/第一超薄銅層12的順序層積的形態。無論如何，載體22為玻璃板及陶瓷板的情形等，在載體單體具有剛性能作為支持體作用的情形，該形態成立。例如，將玻璃作為載體22使用時，因為輕量、熱膨脹係數低、剛直且表面平坦，有能使超薄銅箔10的兩面極度平滑等的優點。(ii)印刷配線板用層積板的第二形態為在載體22的密著金屬層24與相反側(亦即載體22的外側表面)具備黏接劑層的形態。此時，作為黏接劑層之例，可以是樹脂層、(玻璃等的)纖維強化性預浸物等。例如，也可以用第一超薄銅層12/蝕刻停止層14/第二超薄銅層16/剝離層26/密著金屬層24/載體22/黏接劑層(圖未示)/載體22/密著金屬層24/剝離層26/第二超薄銅層16/蝕刻停止層14/第一超薄銅層12的層構成。
印刷配線板的製造方法
使用本發明的帶載體超薄銅箔能夠製造印刷配線板。以下，說明有關印刷配線板的較佳的製造方法。該印刷配線板的製造方法包含：(1)帶載體超薄銅箔的準備步驟、(2)第一電路的形成步驟、(3)第一電路的密封步驟、(4)載體的剝離步驟、(5)第二電路的形成步驟、(6)第二電路的密封步驟。包含該等步驟的印刷配線板的製造方法示意地表示於圖3及4。
(1)帶載體超薄銅箔的準備步驟
將帶載體超薄銅箔20作為支持體準備(參照圖3(a))。如同上述，帶載體超薄銅箔20可以以印刷配線板用層積板的形態準備。亦即，如同上述，也可以以帶載體超薄銅箔其形態提供，以在與載體22的密著金屬層24相反側(載體22的外側表面)具備黏接劑層的形態(例如，第一超薄銅層12/蝕刻停止層14/第二超薄銅層16/剝離層26/密著金屬層24/載體22/黏接劑層/載體22/密著金屬層24/剝離層26/第二超薄銅層16/蝕刻停止層14/第一超薄銅層12的層構成)準備也可以。
(2)第一電路的形成步驟
加工第一超薄銅層12將第一電路13以預定的圖案形成(參照圖3(b))。第一電路13的形成以公知的方法進行即可，雖沒有特別限定，但如以下的(2a)～(2d)所示的方式進行較佳。
(2a)光阻層的形成步驟
在第一超薄銅層12的表面將光阻層以預定的圖案形成。光阻為感光性薄膜較佳，例如感光性乾薄膜。光阻層藉由曝光及顯影賦予預定的配線圖案即可。
(2b)電鍍銅層的形成步驟
在第一超薄銅層12的露出表面(亦即未被光阻層遮蔽的部分)形成電鍍銅層。電鍍銅藉由公知的方法進行即可，沒有特別的限定。
(2a)光阻層的剝離步驟
接著，將光阻層剝離。其結果，電鍍銅層剩下配線圖案狀，未形成配線圖案的部分的第一超薄銅層12露出。
(2d)銅快速蝕刻步驟
將第一超薄銅層12藉由不要部分藉由銅快速蝕刻除去並使蝕刻停止層14露出，藉此形成第一電路13。銅快速蝕刻液雖使用包含硫酸/過氧化氫混合液、和過硫酸鈉及過硫酸鉀的至少1種溶液，但能夠迴避電鍍銅層的過度蝕刻，同時確實地蝕刻露出的第一超薄銅層12這點較佳。這樣，電鍍銅層/第一超薄銅層12剩下配線圖案狀，未形成配線圖案的部分的蝕刻停止層不會被銅快速蝕刻液溶解而殘留，露出表面。此時，構成蝕刻停止層14的由Cr、W、Ta、Co、Ti、Ag、Ni及Mo選擇出的至少1種金屬，因為具有對銅快速蝕刻液不會溶解的性質，能對銅快速蝕刻液呈現好的耐藥性。亦即，蝕刻停止層14不會由銅快速蝕刻除去，以露出狀態留下，藉此阻止了相反側的第二超薄銅層16的蝕刻液造成的浸蝕。
(3)第一電路的密封步驟
將第一電路13以絕緣樹脂28密封(參照圖3(c))。此外，以絕緣樹脂的密封基於公知的手法進行即可。
(4)載體的剝離步驟
從第一電路13以絕緣樹脂28密封的層積體將載體22與密著金屬層24及剝離層26一同剝離而使第二超薄銅層16露出(參照圖4(d))。作為該剝離方法，能採用物理分離、化學分離等，但物理分離較佳。物理分離法為藉由手及夾具、機械等將載體22等從層積體剝離而分離的手法。此時，本發明的帶載體超薄銅箔20因為具有密著金屬層24，能夠帶來載體22的機械剝離強度的優良穩定性。其結果，能夠將載體22與密著金屬層24及剝離層26一同無困難地剝離。這應該是因為與因密著金屬層24的介在而確保的載體22與剝離層26的密著性相比，剝離層26與第二超薄銅層16的密著性穩定且變低。
(5)第二電路的形成步驟
加工第二超薄銅層16，之後加工蝕刻停止層14，形成第二電路17(參照圖4(e))。此時，層積體已無載體22，且原本就沒有先前技術那種帶來剛性的矽中介層及玻璃中介層，但第一電路13為以絕緣樹脂28密封的層積體自體(彷彿層積體為樹脂基板那樣)能夠確保所期望的剛性。因此，有能在將層積體的平坦形狀穩定地保持的同時，進行第二電路17的形成(特別是微細電路形成)、及後述的IC晶片30的實裝的優點。接著，層積體的平坦形狀的穩定地保持，不只是能將微細電路高精度地形成，因為在IC晶片30的實裝時難以使已形成的微細電路損傷，有助於製品良率的提升。
用來形成第二電路17的第二超薄銅層16的加工，依上述(2)第一電路的形成步驟進行即可。
用來形成第二電路17的蝕刻停止層14的加工，藉由將蝕刻停止層14的不要部分(典型為露出部分)以快速蝕刻除去來進行較佳。藉此，蝕刻停止層14能夠形成與已由快速蝕刻進行配線加工的第二超薄銅層16相同的圖案。該快速蝕刻，例如如以下的表1所例示的，因應蝕刻停止層14的構成元素選擇適切的蝕刻液來進行較佳。表1雖例示代表的蝕刻液，但不限於該等，可以從表1記載的條件適宜變更酸或銨鹽的種類、濃度、溫度等。
因為藉由使用這種蝕刻液，能夠將蝕刻停止層14選擇地快速蝕刻，能夠不使第一電路13及第二電路17(該等以銅構成)浸蝕，而僅將蝕刻停止層14的不要部分選擇地除去。亦即，將從構成蝕刻停止層14的由Cr、W、Ta、Co、Ti、Ag、Ni及Mo所組成的群選擇出的至少1種作為用以快速蝕刻的蝕刻液，使用選擇性高的蝕刻液的結果，能夠抑制或迴避構成第一電路13及第二電路17的銅的蝕刻液造成的溶解。
第二電路17的形成步驟更包含實裝IC晶片30的步驟較佳(參照圖4(e))。此外，本說明書中IC(積體電路)廣泛地包含：CPU(中央處理裝置)、DSP(數位信號處理器)、記憶體、PMIC(電源管理IC)、RFIC(高頻積體電路(例如GPS(全球定位系統))的各種IC。實裝IC晶片30的位置可以是第一電路13或第二電路17的任一者，實裝至第一電路13較佳。IC晶片30實裝至第一電路13時，在藉由第二超薄銅層16及蝕刻停止層14的蝕刻除去而露出的第一電路13的表面安裝IC晶片30較佳。作為IC晶片實裝的方式，可以是倒裝晶片實裝方式、晶粒接合黏接方式等。倒裝晶片實裝方式為進行與IC晶片30的實裝墊片、第一電路13或第二電路17的接合的方式。在該實裝墊片上也可以形成柱狀電極(柱)及焊接凸塊等、在實裝前於第一電路13或第二電路17的表面貼附封裝樹脂膜NCF(Non-Conductive Film)等也可以。接合可以利用焊接等低熔點金屬進行，但使用異方向性導電性薄膜等也可以。晶粒接合黏接方式為相對於第一電路13或第二電路17，黏接與IC晶片30的實裝墊片面相反側的面的方式。在黏接中，使用包含熱硬化樹脂及熱傳導性的無機填料的樹脂組成物，即糊料及薄膜較佳。
(6)第二電路的密封步驟
將加工第二超薄銅層16形成的第二電路17以絕緣樹脂28密封得到印刷配線板32(參照圖4(f))。以絕緣樹脂28的密封基於公知的手法進行即可。
如圖4(f)所示的那種印刷配線板32可以藉由各種工法加工外層。例如，在印刷配線板32的第一電路13及/或第二電路17的表面形成焊料光阻層，施予作為Ni-Au鍍膜及OSP處理(水溶性預助焊處理，Organic Solderability Preservative)等外層墊片的表面處理也可以。再來在外層墊片也可以設置柱狀的柱等。無論如何，能夠將一般印刷配線板中採用的公知的工法適宜追加進行，並沒有特別限定。
10‧‧‧超薄銅箔
12‧‧‧第一超薄銅層
14‧‧‧蝕刻停止層
16‧‧‧第二超薄銅層
22‧‧‧載體
24‧‧‧密著金屬層
26‧‧‧剝離層
13‧‧‧第一電路
28‧‧‧絕緣樹脂
17‧‧‧第二電路
30‧‧‧IC晶片
32‧‧‧印刷配線板
[圖1]表示本發明的超薄銅箔的一態樣的示意剖面圖。
[圖2]表示本發明的帶載體超薄銅箔的一態樣的示意剖面圖。
[圖3]用來說明本發明的印刷配線板的製造方法的步驟流程圖，表示前半的步驟(步驟(a)～(c))的圖。
[圖4]用來說明本發明的印刷配線板的製造方法的步驟流程圖，表示後半的步驟(步驟(d)～(f))的圖。
[圖5]表示用來說明拉曼光譜中的，基底線及峰值面積的示意圖。
[圖6]表示載體與密著金屬層一同剝離時的，超薄銅箔的剝離層側表面的拉曼光譜B、及被剝離的帶密著金屬層的載體的剝離層側表面的拉曼光譜A的圖。

Claims (14)

  1. 一種超薄銅箔，為依序具備第一超薄銅層、蝕刻停止層、及第二超薄銅層的超薄銅箔，其中，前述超薄銅箔的兩面的算術平均粗糙度Ra為20nm以下。
  2. 如請求項1記載的超薄銅箔，其中，前述蝕刻停止層為由從Al、Nb、Zr、Cr、W、Ta、Co、Ti、Ag、Ni及Mo組成的群中選擇出的至少1種所構成。
  3. 如請求項1記載的超薄銅箔，其中，前述第一超薄銅層及前述第二超薄銅層的各者的厚度為0.05～1.0μm，且前述蝕刻停止層的厚度為0.05～1.0μm。
  4. 如請求項1記載的超薄銅箔，其中，前述超薄銅箔的厚度為0.15～3.0μm。
  5. 如請求項1記載的超薄銅箔，其中，前述超薄銅箔的兩面的算術平均粗糙度Ra為0.1～20nm。
  6. 如請求項1記載的超薄銅箔，其中，前述第一超薄銅層、前述蝕刻停止層、及前述第二超薄銅層都是濺鍍膜。
  7. 一種帶載體超薄銅箔，具備：以玻璃或陶瓷構成的載體； 設置於前述載體上，由從Ti、Cr、Mo、Mn、W及Ni組成的群中選擇出的至少1種金屬所構成的密著金屬層； 設於前述密著金屬層上之由碳層形成的剝離層； 及在前述剝離層上以使前述第二超薄銅層與前述剝離層接觸的方式設置之如請求項1~6中任一項記載的超薄銅箔。
  8. 如請求項7記載的帶載體超薄銅箔，其中，前述載體以玻璃構成。
  9. 如請求項7記載的帶載體超薄銅箔，其中，前述密著金屬層的厚度為5～500nm。
  10. 如請求項7記載的帶載體超薄銅箔，其中，前述剝離層的厚度為1～20nm。
  11. 如請求項7記載的帶載體超薄銅箔，其中，在前述載體與前述密著金屬層一同剝離時，相對於前述被剝離的帶密著金屬層的載體在前述剝離層側的表面的前述剝離層的殘留量，前述超薄銅箔在前述剝離層側表面的前述剝離層的殘留比例為50%以下，其中，殘留比例是由拉曼分光法測定的。
  12. 如請求項7記載的帶載體超薄銅箔，其中，前述第一超薄銅層、前述蝕刻停止層、前述第二超薄銅層、前述剝離層、及前述密著金屬層都是濺鍍膜。
  13. 一種印刷配線板的製造方法，包含：準備如請求項7~12中任一項記載的帶載體超薄銅箔的步驟； 加工前述第一超薄銅層形成第一電路的步驟； 將前述第一電路以絕緣樹脂密封的步驟； 將前述載體與前述密著金屬層及前述剝離層一同剝離並使前述第二超薄銅層露出的步驟； 加工前述第二超薄銅層，之後加工前述蝕刻停止層，而形成第二電路的步驟； 及將前述第二電路以絕緣樹脂密封的步驟。
  14. 如請求項13記載的製造方法，其中，形成前述第二電路的步驟更包含實裝IC晶片的步驟。
TW107137697A 2017-10-26 2018-10-25 超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法 TWI682694B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017207151 2017-10-26
JP2017-207151 2017-10-26

Publications (2)

Publication Number Publication Date
TW201933957A true TW201933957A (zh) 2019-08-16
TWI682694B TWI682694B (zh) 2020-01-11

Family

ID=66247437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137697A TWI682694B (zh) 2017-10-26 2018-10-25 超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法

Country Status (6)

Country Link
US (1) US11576267B2 (zh)
JP (1) JP6824436B2 (zh)
KR (2) KR102661275B1 (zh)
CN (1) CN110997313A (zh)
TW (1) TWI682694B (zh)
WO (1) WO2019082795A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788791B (zh) * 2020-03-06 2023-01-01 大陸商柏承科技（昆山）股份有限公司 低成本及高製程能力的印刷電路板製造方法及其結構
TWI824661B (zh) * 2021-09-30 2023-12-01 南韓商樂天能源材料股份有限公司 具有載體箔的超薄銅箔及藉由使用其製造嵌入式基材的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11756845B2 (en) * 2018-02-20 2023-09-12 Mitsui Mining & Smelting Co., Ltd. Copper foil with glass carrier and production method therefor
US11527462B2 (en) 2019-12-13 2022-12-13 International Business Machines Corporation Circuit substrate with mixed pitch wiring

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026059B2 (en) * 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP2002289749A (ja) * 2001-03-28 2002-10-04 Hitachi Metals Ltd 半導体素子搭載用配線板及びそれを用いた半導体素子搭載パッケージ
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP3977790B2 (ja) 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP4273895B2 (ja) * 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2005340372A (ja) * 2004-05-25 2005-12-08 Toyo Ink Mfg Co Ltd 配線回路基板用の積層体ユニットの製造方法
JP4485975B2 (ja) * 2005-03-10 2010-06-23 日本メクトロン株式会社 多層フレキシブル回路配線基板の製造方法
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she
US7964106B2 (en) * 2008-05-30 2011-06-21 Unimicron Technology Corp. Method for fabricating a packaging substrate
JP4603081B2 (ja) 2009-01-26 2010-12-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法
EP2579686B1 (en) * 2010-06-04 2018-07-25 Mitsui Mining & Smelting Co., Ltd Electrode foil and organic device
JP6219034B2 (ja) * 2010-10-06 2017-10-25 古河電気工業株式会社 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
JP2013161698A (ja) * 2012-02-07 2013-08-19 Mitsui Mining & Smelting Co Ltd 電極箔および電子デバイス
JP6092555B2 (ja) * 2012-09-24 2017-03-08 新光電気工業株式会社 配線基板の製造方法
WO2014136785A1 (ja) * 2013-03-04 2014-09-12 Jx日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP6236120B2 (ja) * 2015-06-24 2017-11-22 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
KR102333091B1 (ko) * 2015-06-26 2021-12-01 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6546526B2 (ja) * 2015-12-25 2019-07-17 三井金属鉱業株式会社 キャリア付銅箔及びコアレス支持体用積層板、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017141983A1 (ja) * 2016-02-18 2017-08-24 三井金属鉱業株式会社 プリント配線板の製造方法
JP6836580B2 (ja) * 2016-02-18 2021-03-03 三井金属鉱業株式会社 プリント配線板製造用銅箔、キャリア付銅箔及び銅張積層板、並びにそれらを用いたプリント配線板の製造方法
WO2017149811A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149810A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788791B (zh) * 2020-03-06 2023-01-01 大陸商柏承科技（昆山）股份有限公司 低成本及高製程能力的印刷電路板製造方法及其結構
TWI824661B (zh) * 2021-09-30 2023-12-01 南韓商樂天能源材料股份有限公司 具有載體箔的超薄銅箔及藉由使用其製造嵌入式基材的方法

Also Published As

Publication number Publication date
JP6824436B2 (ja) 2021-02-03
TWI682694B (zh) 2020-01-11
US20210127503A1 (en) 2021-04-29
WO2019082795A1 (ja) 2019-05-02
CN110997313A (zh) 2020-04-10
KR102661275B1 (ko) 2024-04-29
JPWO2019082795A1 (ja) 2020-04-09
KR102472042B1 (ko) 2022-11-30
KR20200021998A (ko) 2020-03-02
US11576267B2 (en) 2023-02-07
KR20220164615A (ko) 2022-12-13

Similar Documents

Publication Publication Date Title
CN108699673B (zh) 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法
CN108701656B (zh) 带载体的铜箔和其制造方法、以及带布线层的无芯支撑体和印刷电路板的制造方法
TWI682694B (zh) 超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法
JP2024061738A (ja) キャリア付金属箔、及びそれを用いたミリ波アンテナ基板の製造方法
TWI724351B (zh) 附有載體之銅箔
TWI759745B (zh) 附載體金屬箔以及其使用方法及製造方法