CN117083707A - 多层基板的制造方法和布线基板 - Google Patents

多层基板的制造方法和布线基板 Download PDF

Info

Publication number
CN117083707A
CN117083707A CN202280025311.6A CN202280025311A CN117083707A CN 117083707 A CN117083707 A CN 117083707A CN 202280025311 A CN202280025311 A CN 202280025311A CN 117083707 A CN117083707 A CN 117083707A
Authority
CN
China
Prior art keywords
substrate
bump
layer
bumps
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280025311.6A
Other languages
English (en)
Inventor
北畠有纪子
小宫未希子
松浦宜范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN117083707A publication Critical patent/CN117083707A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供能够抑制凸块间的短路和基板的翘曲的多层基板的制造方法。该多层基板的制造方法包含以下工序：准备作为刚性基板的第一基板、以及第二基板或半导体器件，该第一基板在其表面以规定的配置具备多个第一凸块，该第二基板或半导体器件在其表面以对应的配置具备多个第二凸块，第一凸块和第二凸块分别包括具有600℃以上的熔点的金属或合金，且具有0.3μm以上的高度；以及在压力为1×10‑3Pa以下的气氛中，对第一凸块的接合面和第二凸块的接合面进行洁净化处理，接着以使第一凸块的接合面和第二凸块的接合面抵接的方式来层叠第一基板和第二基板或半导体器件，在90℃以下的温度下将第一凸块和第二凸块压接，从而形成多层基板。

Description

多层基板的制造方法和布线基板
技术领域
本发明涉及多层基板的制造方法和布线基板。
背景技术
近年来，为了提高印刷电路板(布线基板)的安装密度而进行小型化，开始广泛进行印刷电路板的多层化。这样的多层印刷电路板(多层基板)在便携式电子设备的多数中出于轻量化、小型化的目的而被利用。于是，对该多层印刷电路板要求层间绝缘层的厚度的进一步降低、以及作为布线基板的更进一步的轻量化。
作为满足这样的要求的技术，采用使用无芯积层法的多层印刷电路板的制造方法。无芯积层法是指不使用所谓的芯基板、而是交替地层叠(Build up：积层)绝缘层与布线层来进行多层化的方法。无芯积层法中，为了能够容易地进行支承体与多层印刷电路板的剥离，提出了使用带载体的金属箔的方案。例如，专利文献1(日本特开2005-101137号公报)中公开了一种半导体元件搭载用封装基板的制造方法，其包括以下步骤：在带载体的铜箔的载体面粘贴绝缘树脂层而制成支承体，通过光致抗蚀加工、图案电镀铜、抗蚀剂去除等工序在带载体的铜箔的极薄铜层侧形成第一布线导体后，形成积层布线层，将带载体的支承基板剥离，去除极薄铜层。
另外，为了专利文献1所示的嵌入电路的微细化，理想的是，将金属层的厚度设为1μm以下的带载体的金属箔。因此，为了实现金属层的厚度降低，提出了通过溅镀等气相法形成金属层的方案。例如，专利文献2(国际公开第2017/150283号)中公开了通过溅镀在玻璃片等载体上形成有剥离层、防反射层以及极薄铜层(例如膜厚300nm)的带载体的铜箔。另外，专利文献3(国际公开第2017/150284号)中公开了通过溅镀在玻璃片等载体上形成有中间层(例如密合金属层和剥离辅助层)、剥离层以及极薄铜层(例如膜厚300nm)的带载体的铜箔。专利文献2和3中还给出了如下启示：通过夹设由规定的金属构成的中间层来赋予载体机械剥离强度优异的稳定性、或者通过使防反射层呈理想的暗色，可以使图像检测(例如自动图像检测(AOI))中的辨识性提高。
尤其是，随着电子器件的更进一步小型化以及节电化，对半导体芯片和印刷电路板的高度集成化以及薄型化的需求正在提高。作为满足该需求的新一代封装技术，近年正在研究采用FO-WLP(Fan-Out Wafer Level Packaging)、PLP(Panel Level Packaging)。并且，在FO-WLP、PLP中，也正在研究采用无芯积层法。作为这样的方法之一，有被称作RDL-First(Redistribution Layer-First)法的方法，即，在无芯支承体表面形成布线层以及根据需要的积层布线层后，进行芯片的安装和密封，之后剥离支承体。例如，专利文献4(日本特开2015-35551号公报)中公开了一种半导体装置的制造方法，其包括如下步骤：在由玻璃或硅晶圆制成的支承体的主面形成金属剥离层；在其之上形成绝缘树脂层；在其之上形成包含积层层的重布线层(Redistribution Layer)；在其之上的半导体集成电路的安装以及密封；由支承体的去除带来的剥离层的暴露；由剥离层的去除带来的2次安装焊盘的暴露；以及在2次安装焊盘的表面形成焊锡凸块；以及2次安装。
另外，作为将半导体芯片等安装于布线基板的方法，广泛使用倒装芯片技术。在倒装芯片技术中，例如通过将半导体芯片侧的安装焊盘(凸块)和在布线基板的重布线层等形成的突起状的电极(凸块)连接起来，从而进行芯片安装。此时，为了凸块间的电连接，通常的做法是，预先使焊锡(例如SnAg焊锡)附着于布线基板侧的凸块，在此基础上搭载半导体芯片。在该方法中，通过在层叠半导体芯片后对布线基板进行加热，从而焊锡熔融而使凸块间接合。
然而，当随着基于布线的微细化的端子数的增加而相邻的凸块间的间隔变窄时(例如布线间距离为10μm)，在通过上述方法进行凸块间连接的情况下，发生短路的可能性较高。即，若利用对布线基板进行加热而熔融的焊锡来使凸块相接合，则在熔融时从凸块溢出的焊锡有可能到达相邻的凸块，从而引起短路。
因此，提出以无焊锡的方式进行布线基板的芯片安装的方法。例如，在专利文献5(日本特许第5159273号公报)中，关于电子装置的制造方法，公开了：通过利用热压头在规定温度下夹压布线体以及由第一半导体芯片和第二半导体芯片构成的两个层叠体，从而将布线体和层叠体固定起来。另外，在专利文献6(日本特许第5699891号公报)中公开了一种电子装置的制造方法，该电子装置的制造方法包含将设于第一电子元器件的主面的第一电极和设于第二电子元器件的主面的第二电极热压接的工序。
现有技术文献
专利文献
专利文献1：日本特开2005-101137号公报
专利文献2：国际公开第2017/150283号
专利文献3：国际公开第2017/150284号
专利文献4：日本特开2015-35551号公报
专利文献5：日本特许第5159273号公报
专利文献6：日本特许第5699891号公报
发明内容
发明要解决的问题
然而，在专利文献5和6所公开那样的芯片安装方法中，可能因热处理而在布线基板产生翘曲。即，对于在使构成凸块的金属充分地扩散的温度下进行了热压接的情况，可能因布线和布线间的树脂的收缩而在基板产生翘曲、变形等。如此，难以在使上下的凸块接合的同时抑制面方向的凸块间的短路和基板的翘曲。
本发明人等现已得到如下见解，即，在使刚性基板与其他基板或半导体器件接合时，在进行了设于它们的规定的凸块的接合面的洁净化处理之后，在规定温度以下将凸块彼此压接，由此能够制造出抑制了凸块间的短路和基板的翘曲的多层基板。
因而，本发明的目的在于提供能够抑制凸块间的短路和基板的翘曲的多层基板的制造方法。
用于解决问题的方案
根据本发明的一技术方案，提供一种多层基板的制造方法，其中，该多层基板的制造方法包含以下工序：准备作为刚性基板的第一基板、以及第二基板或半导体器件，该第一基板在其表面以规定的配置具备多个第一凸块，该第二基板或半导体器件在其表面以与所述规定的配置对应的配置具备多个第二凸块，所述第一凸块和所述第二凸块分别包括具有600℃以上的熔点的金属或合金，且具有0.3μm以上的高度；以及在压力为1×10-3Pa以下的气氛中，对所述第一凸块的接合面和所述第二凸块的接合面进行洁净化处理，继续在压力为1×10-3Pa以下的气氛中，以使所述第一凸块的接合面和所述第二凸块的接合面抵接的方式来层叠所述第一基板和所述第二基板或半导体器件，在90℃以下的温度下将所述第一凸块和所述第二凸块压接，从而形成多层基板。
根据本发明的另一技术方案，提供一种布线基板，其中，该布线基板具备：作为刚性基板的第一基板；第二基板；以及多个凸块，该多个凸块夹设在所述第一基板与所述第二基板之间，使所述第一基板和所述第二基板相结合，所述凸块包括具有600℃以上的熔点的金属或合金，且具有0.6μm以上的高度。
附图说明
图1A是利用示意性剖视图来表示本发明的多层基板的制造方法的一个例子的工序流程图，且是表示初始的工序(工序(i)和工序(ii))的图。
图1B是利用示意性剖视图来表示本发明的多层基板的制造方法的一个例子的工序流程图，且是表示接着图1A的工序(工序(iii)和工序(iv))的图。
图1C是利用示意性剖视图来表示本发明的多层基板的制造方法的一个例子的工序流程图，且是表示接着图1B的工序(工序(v)和工序(vi))的图。
图2是表示凸块的高度H、直径D和间距P(中心间距离)的示意图。
图3是表示本发明的布线基板的一形态的示意性剖视图。
图4是例A1中的、设于第一基板的第一凸块的光学显微镜观察像(倍率：100倍)。
图5是例A1中的、设于第一基板的第一凸块的扫描型电子显微镜(SEM)观察像(倍率：2000倍)。
图6A是在例A2中制作的包含支柱的第一基板的示意性剖视图。
图6B是从重布线层侧观察图6A所示的第一基板的示意性俯视图。
图7是在例A2中制作的包含支柱的多层基板的示意性剖视图。
图8是例B1、例B3或例B5～例B8中的、蚀刻处理后的凸块的SEM观察像(倍率：10000倍)。
图9是例B2中的、蚀刻处理后的凸块的SEM观察像(倍率：10000倍)。
具体实施方式
多层基板的制造方法
本发明涉及多层基板的制造方法。本发明的方法包含(1)第一基板和第二基板或半导体器件的准备、(2)凸块接合面的洁净化处理、(3)压接处理、(4)根据期望进行的底部填充、(5)根据期望进行的树脂密封、以及(6)根据期望进行的载体的剥离去除的各工序。
以下，参照附图说明工序(1)～(6)的各个工序。
(1)第一基板和第二基板或半导体器件的准备
将本发明的多层基板的制造方法的一个例子表示在图1A～图1C中。首先，如图1A的(i)所示，准备在表面以规定的配置具备多个第一凸块24的第一基板22。另外，准备在表面具备多个第二凸块28的第二基板或半导体器件26。第二凸块28以与设于第一基板22的表面的第一凸块24对应的配置设于第二基板或半导体器件26的表面。
第一基板22为刚性基板，优选具有30GPa以上且600GPa以下的弹性模量，更优选具有40GPa以上且400GPa以下的弹性模量，进一步优选具有50GPa以上且250GPa以下的弹性模量，特别优选具有60GPa以上且150GPa以下的弹性模量。通过第一基板22具有刚性，能够较佳地进行后述的凸块的压接。
第一基板22优选是具备刚性载体12、刚性载体12上的重布线层20、以及重布线层20上的多个第一凸块24的刚度基板。在该情况下，刚性载体12优选具有上述弹性模量。另外，重布线层20可以是形成在带载体的金属箔18上的重布线层。重布线层20的形成只要通过公知的方法进行即可，并无特别限定。例如，通过利用上述无芯积层法来交替地层叠绝缘层和布线层而进行多层化，能够较佳地形成重布线层20。在本说明书中，有时将刚性载体12、中间层14(存在的情况下)、剥离层15和金属层16总称为“带载体的金属箔18”。此外，在后面叙述带载体的金属箔18的优选方式。
根据期望构成第一基板22的刚性载体12若具有期望的刚度，则其材质无特别限定，可以由玻璃、陶瓷、包含硅的基板、树脂和金属中的任一者构成，但优选为包含硅的基板或玻璃基板。其中，作为包含硅的基板，只要作为元素包含Si，则可以是任意的基板，能够应用SiO2基板、SiN基板、Si单晶基板、Si多晶基板等。更优选为玻璃载体、单晶硅基板或多晶硅基板。根据本发明的优选方式，刚性载体12是短边为100mm以上的矩形形状，更优选是短边为150mm以上且600mm以下且长边为200mm以上且650mm以下的矩形形状。根据本发明的其他优选方式，刚性载体12是直径100mm以上的圆板状，更优选是直径200mm以上且450mm以下的圆板状。
第二基板的结构不一定必须为刚性基板，除此以外，只要以第一基板22为标准即可。因而，与第一基板22有关的优选方式也直接适用于第二基板。不过，第二基板可以是刚性基板。在该情况下，第一基板22和第二基板中的至少一者优选具有上述弹性模量。另外，第二基板能够是具备刚性载体、刚性载体上的重布线层以及重布线层上的多个第二凸块28的刚性基板。因而，第一基板22和第二基板中的至少一者优选包含玻璃、硅或氧化铝，更优选包含玻璃。
半导体器件26只要具有期望的器件功能即可，其种类无特别限定。作为半导体器件26的优选例，可举出GaN、SiC、Si、氧化铝基板、氧化锆基板、陶瓷基板。可以相对于1个第一基板22准备两个以上的半导体器件26，半导体器件26的数量无特别限定。
设于第一基板22的表面的第一凸块24和设于第二基板或半导体器件26的表面的第二凸块28分别包括具有600℃以上的熔点的金属或合金，以能够有效地抑制凸块间的短路。第一凸块24和第二凸块28分别优选仅由上述金属或合金构成，但可以包含不可避免的杂质。另外，第一凸块24和第二凸块28分别优选包括过渡金属，更优选包括选自由Au、Ag和Cu组成的组中的至少1种金属，进一步优选包括Cu。特别是，第一凸块24和第二凸块28优选均包括Cu金属。此外，本发明中的凸块是用于将半导体器件或另外的基板搭载于基板的接合构件，包含通常被称作焊盘、支柱或柱部的构件。
将第一凸块24和第二凸块28的一形态表示在图2中。如图2所示，第一凸块24和第二凸块28分别具有0.3μm以上的高度H，优选具有0.5μm以上且200μm以下的高度H，进一步优选具有0.7μm以上且150μm以下的高度H，特别优选具有0.9μm以上且100μm以下的高度H，最优选具有1μm以上且50μm以下的高度H。如此一来，在后述的第一凸块24和第二凸块28的压接中，能够较佳地进行凸块间的扩散接合，能够将第一基板22与第二基板或半导体器件26牢固地接合。另外，通过根据需要进行后述的树脂密封等，能够进一步提高多层基板34整体的刚度。
另外，如图2所示，第一凸块24和第二凸块28分别优选为圆形形状或圆柱状。在该情况下，第一凸块24和第二凸块28分别优选具有1μm以上且50μm以下的直径D，更优选具有2μm以上且35μm以下的直径D，进一步优选具有3μm以上且30μm以下的直径D，特别优选具有4μm以上且25μm以下的直径D，最优选具有5μm以上且20μm以下的直径D。并且，对于第一凸块24的间距和第二凸块28的间距，在各基板面内的、凸块间不相互接触的范围内，分别优选以1μm以上且40μm以下的间距P(中心间距离)规则地排列，更优选以2μm以上且35μm以下的间距P规则地排列，进一步优选以5μm以上且30μm以下的间距P规则地排列，特别优选以7μm以上且25μm以下的间距P规则地排列，最优选以8μm以上且20μm以下的间距P规则地排列。如此一来，能够更佳地进行凸块间的扩散接合。
第一凸块24的接合面(即在后述的压接处理时的与第二凸块28抵接的面)和第二凸块28的接合面(即在后述的压接处理时的与第一凸块24抵接的面)各自的算术平均高度Sa优选为0.1nm以上且70nm以下，更优选为0.2nm以上且60nm以下，进一步优选为0.3nm以上且50nm以下，特别优选为0.5nm以上且40nm以下。如此一来，能够更佳地进行凸块间的扩散接合。此外，对于算术平均高度Sa，能够基于ISO25178等标准并使用市售的3D表面粗糙度形状测量机，按照本说明书的实施例记载的各种条件进行测量。
(2)凸块接合面的洁净化处理
如图1A的(ii)所示，在压力为1×10-3Pa以下的气氛中，对第一凸块24的接合面和第二凸块28的接合面进行洁净化处理。由此，使第一凸块24的接合面和第二凸块28的接合面活性化。即，通常，在包括金属或合金的凸块表面存在氧化物层、吸附层(杂质层)。对于该点，通过在上述气氛中进行洁净化处理，从而去除凸块表面的氧化物层或吸附层，出现构成凸块的接合面的金属原子的原子键(也就是表面被活性化)。然后，通过使活性化后的凸块的接合面彼此接触，从而结合力发挥作用，使凸块间牢固地接合。如此，根据本发明，虽然使用具有600℃以上这样较高的熔点的凸块，但能够如后述那样在90℃以下的温度下使第一凸块24和第二凸块28相接合。其结果，能够较佳地抑制伴随热处理的基板的翘曲等。
洁净化处理(和后述的压接处理)是在压力为1×10-3Pa以下的气氛中进行的，优选在1×10-4Pa以下的气氛中进行，更优选在1×10-5Pa以下的气氛中进行。压力的下限值无特别限定，可以为0Pa，但现实的是1×10-8Pa以上。另外，上述气氛可以是真空气氛和非活性气体(例如氮气)气氛中的任一种，但优选为真空气氛。例如，如图1A的(ii)所示，在将第一基板22和第二基板或半导体器件26输送到真空室30内之后，使用真空排气装置(例如真空泵)从真空室30的内部排出气体，由此能够使真空室30的内部为真空气氛。
洁净化处理优选为选自由离子束照射、中性原子束照射和非活性气体等离子体处理组成的组中的至少一种处理，更优选为中性原子束照射。例如，如图1A的(ii)所示，通过从束源32朝向第一基板22的第一凸块24侧的表面和第二基板或半导体器件26的第二凸块28侧的表面照射离子束(例如氩离子束)或中性原子束(例如氩原子束)，能够使第一凸块24的接合面和第二凸块28的接合面较佳地活性化。能够使用市售的常温晶圆接合装置(例如三菱重工工业机械株式会社制造的“BOND MEISTER”等)来较佳地进行该洁净化处理。
(3)压接处理
如图1B的(iii)所示，继续在压力1×10-3Pa以下的气氛中，以使(活性化后的)第一凸块24的接合面和(活性化后的)第二凸块28的接合面抵接的方式来层叠第一基板22和第二基板或半导体器件26，在90℃以下的温度下将第一凸块24和第二凸块28压接。由此，形成第一基板22和第二基板或半导体器件26相接合而成的多层基板34。如此一来，能够制造出抑制了在基板的面方向上相邻的凸块间的短路和基板的翘曲的多层基板34。
如上述那样，一般而言，难以在抑制凸块间的短路的同时还抑制基板的翘曲。即，在专利文献5和6所公开那样的以往的方法中，通过在使构成凸块的金属或合金充分地扩散的温度(例如260℃以上)下进行热压接，从而进行芯片安装等。在该情况下，虽然能够防止布线间或凸块间的短路，但布线和布线间的树脂(例如感光性聚酰亚胺等)有可能因热处理而收缩，产生基板的变形。也就是说，由于构成基板的材料的热膨胀系数不同，因此产生冷却时的收缩率的差，结果是可能产生以下这样的不良：模制品产生翘曲、芯片的位置偏离设计。特别是，与以往相比，适用于作为上述的新一代封装技术的FO-WLP、PLP的基板的封装低背化，因此，容易受到重布线层形成时的翘曲，上述不良变得显著。
与此相对，根据本发明，能够在不伴随有意的加热和/或冷却的环境下进行活性化后的凸块的接合面彼此的压接。即，由于能够在90℃以下这样的低温下进行直接接合，因此能够有效地抑制基板的翘曲。在此基础上，根据本发明，由于在凸块间未夹设有焊锡，因此没有焊锡扩展的风险，即使在第一基板22或第二基板具有细间距(例如几μm的数量级)的布线的情况下，通过将第一基板22中的凸块和第二基板(或半导体器件26)中的凸块分别配置在相对的位置，也能够有效地抑制布线间或凸块间的短路。
优选以对第一凸块24的接合面和第二凸块28的接合面施加10MPa以上且350MPa以下的面压力的方式进行第一凸块24和第二凸块28的压接，更优选以对第一凸块24的接合面和第二凸块28的接合面施加30MPa以上且300MPa以下的面压力的方式进行第一凸块24和第二凸块28的压接，进一步优选以对第一凸块24的接合面和第二凸块28的接合面施加50MPa以上且200MPa以下的面压力的方式进行第一凸块24和第二凸块28的压接。第一凸块24和第二凸块28的压接优选在进行了洁净化处理的真空室30内连续地进行。能够使用市售的常温晶圆接合装置(例如三菱重工工业机械株式会社制造的“BOND MEISTER”等)来较佳地进行该连续的处理。
从更有效地抑制多层基板34的翘曲的观点来看，第一凸块24和第二凸块28的压接优选在不伴随有意的加热和/或冷却的环境下进行。但是，从使第一凸块24与第二凸块28的接合更牢固的观点来看，容许伴随有规定温度以下的加热的压接。在该情况下，压接时的温度优选为90℃以下，更优选为-30℃以上且80℃以下，进一步优选为-20℃以上且45℃以下。
(4)底部填充(任意工序)
如图1B的(iv)所示，在第一凸块24和第二凸块28的压接后，可以向第一基板22与第二基板或半导体器件26之间的间隙填充树脂(例如液状固化性树脂)，形成覆盖第一凸块24和第二凸块28的树脂层36。如此一来，使第一基板22与第二基板或半导体器件26更牢固地接合，能够提高多层基板34的耐振动性和耐热性。
作为所填充的树脂的优选例，可举出环氧树脂、酚醛树脂和它们的组合，更优选为环氧树脂。
(5)树脂密封(任意工序)
在将半导体器件26接合于第一基板22的情况下，如图1C的(v)所示，优选利用密封件38将半导体器件26树脂密封。如此一来，能够进一步提高多层基板34整体的刚度。密封件38只要由用于半导体器件(例如Si芯片)的树脂密封的公知的材料(例如环氧树脂等)构成即可，并无特别限定。
(6)载体的剥离去除(任意工序)
在第一基板22包含带载体的金属箔18的情况下，如图1C的(vi)所示，根据期望，可以从多层基板34中在剥离层15的位置剥离去除刚性载体12和中间层14(存在的情况下)。该剥离去除优选通过物理剥离来进行。物理剥离法是使用手、治工具、机械等从多层基板34剥下刚性载体12而进行分离的方法。另外，根据期望，可以通过蚀刻或化学机械研磨(CMP)处理将剥离刚性载体12后暴露的金属层16去除。
另外，在刚性载体12为单晶硅载体的情况下，优选留意剥离的进展方向。为了示出晶体取向的基准点，单晶硅载体典型的是在外周部具有槽口或定向平面(OrientationFlat)。通常，在单晶硅的直径为200mm以下时，形成定向平面，在单晶硅的直径为200mm以上时，形成槽口。以下，有时将该槽口和定向平面一并称作“槽口等”。
在以外部应力的进展方向和解理取向一致的方向进行了剥离的情况下，存在以施加有基于最初的剥离的外部应力的点为起点沿着解理取向产生裂缝等、硅载体被破坏的可能性。为了抑制这样的硅载体的解理所导致的破坏，在刚性载体12为单晶硅载体时，优选的是，以与硅载体的解理取向中的任一方向均不一致的方式施加外部应力而进行刚性载体12的剥离。
因而，根据本发明的优选方式，刚性载体12为在外周部具有槽口等的单晶硅载体，在载体的剥离工序中，当以从单晶硅载体的中心起到槽口等为止的半直线为起点向右旋转地(沿顺时针方向)规定了角度θ的情况下，以使外部应力的进展方向处于1°＜θ＜89°的范围内的方式进行剥离。
布线基板
根据本发明的优选方式，提供布线基板。在图3中概念性地示出本发明的布线基板。如图3所示，本发明的布线基板56具备第一基板22、第二基板52以及多个凸块54。第一基板22为刚性基板。多个凸块54夹设在第一基板22与第二基板52之间，使第一基板22和第二基板52相结合。另外，凸块54包括具有600℃以上的熔点的金属或合金，且具有0.6μm以上的高度。
布线基板56可以通过任意的方法来制造。典型而言，在上述多层基板的制造方法中，布线基板56相当于使具备第一凸块24的第一基板22和具备第二凸块28的第二基板接合后的多层基板34。因而，对于布线基板56所包含的第一基板22、第二基板52和凸块54，其与以上关于多层基板34所包含的具备第一凸块24的第一基板22和具备第二凸块28的第二基板的叙述相同。因而，凸块54在其中间部分不包含焊锡等接合材料。另外，从易于制造的观点来看，凸块54优选为单一的组成。
例如，如图3所示，优选的是，第一基板22是具备刚性载体12和刚性载体12上的重布线层20的刚性基板，重布线层20和第二基板52通过多个凸块54相结合。另外，第二基板52可以是具备刚性载体42和刚性载体42上的重布线层50的刚性基板。刚性载体12、42优选由玻璃、硅或氧化铝构成。
凸块54具有0.6μm以上的高度，优选具有1.0μm以上且400μm以下的高度，更优选具有1.4μm以上且300μm以下的高度，进一步优选具有1.8μm以上且200μm以下的高度，最优选具有2μm以上且100μm以下的高度。另外，与上述的第一凸块24和第二凸块28同样地，凸块54优选以1μm以上且40μm以下的间距(中心间距离)规则地排列，更优选以2μm以上且35μm以下的间距规则地排列，进一步优选以5μm以上且30μm以下的间距规则地排列，特别优选以7μm以上且25μm以下的间距规则地排列，最优选以8μm以上且20μm以下的间距规则地排列。
带载体的金属箔
参照图1A，如上所述，在本发明的方法中，根据期望使用的带载体的金属箔18依次具备刚性载体12、根据期望设置的中间层14、剥离层15和金属层16。
如上所述，刚性载体12的材质可以是玻璃、陶瓷、包含硅的基板、树脂和金属中的任一种。即，刚性载体12优选能够作为玻璃板、陶瓷板、硅晶圆、金属板等这样的具有刚性的支承体发挥功能。优选的是，刚性载体12由玻璃、包含硅的基板或氧化铝构成。更优选为玻璃载体、单晶硅基板或多晶硅基板。作为构成刚性载体12的金属的优选例，可举出铜、钛、镍、不锈钢、铝等。作为陶瓷的优选例，可举出氧化铝、氧化锆、氮化硅、氮化铝、其他各种精细陶瓷等。作为树脂的优选例，可举出聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚酰胺、聚酰亚胺、尼龙、液晶聚合物、聚醚醚酮(PEEK(注册商标))、聚酰胺酰亚胺、聚醚砜、聚苯硫醚、聚四氟乙烯(PTFE)、乙烯-四氟乙烯(ETFE)等。从防止伴随加热的无芯支承体的翘曲的观点来看，更优选热膨胀系数(CTE)小于25ppm/K(典型的是1.0ppm/K以上且23ppm/K以下)的材料，作为这样的材料的例子，可举出如上所述的各种树脂(特别是聚酰亚胺、液晶聚合物等低热膨胀树脂)、玻璃、包含硅的基板和陶瓷等。另外，从确保处理性、芯片安装时的平坦性的观点来看，刚性载体12优选具有30GPa以上且600GPa以下的弹性模量，更优选具有40GPa以上且400GPa以下的弹性模量，进一步优选具有50GPa以上且250GPa以下的弹性模量，特别优选具有60GPa以上且150GPa以下的弹性模量。作为满足这些特性的材料，刚性载体12优选由玻璃、包含硅的基板或陶瓷(例如氧化铝)构成，更优选由玻璃、包含硅的基板、或陶瓷构成，特别优选由玻璃或包含硅的基板构成。作为由玻璃构成的刚性载体12，例如可举出玻璃板。将玻璃用作刚性载体12时，由于轻量、热膨胀系数低、绝缘性高、刚性且表面平坦，因此有能够使金属层16的表面极度平滑等优点。另外，刚性载体12为玻璃时，具有以下等优点：具有有利于微细电路形成的表面平坦性(共面性)；在布线制造工序中的除钻污、各种镀工序中具有耐化学药品性；将刚性载体12从带载体的金属箔18剥离时可以采用化学分离法。作为构成刚性载体12的玻璃的优选例，可举出石英玻璃、硼硅酸玻璃、无碱玻璃、钠钙玻璃、铝硅玻璃、以及它们的组合，更优选无碱玻璃、钠钙玻璃、及它们的组合，特别优选无碱玻璃。无碱玻璃为以二氧化硅、氧化铝、氧化硼、以及氧化钙或氧化钡等碱土类金属氧化物作为主要成分且进一步含有硼酸的、实质上不含碱金属的玻璃。该无碱玻璃在0℃～350℃的宽温度范围中的热膨胀系数为3ppm/K以上且5ppm/K以下的范围，低且稳定，因此具有能够将伴随有加热的工序中的玻璃的翘曲控制为最小限度的优点。在将包含硅的基板用作刚性载体12时，由于与玻璃同样地，轻量、热膨胀系数低、绝缘性高、刚性且表面平坦，因此有能够使金属层16的表面极度平滑等优点。另外，在刚性载体12为包含硅的基板时，具有以下等优点：具有有利于微细电路形成的表面平坦性(共面性)；在布线制造工序中的除钻污、各种镀工序中具有耐化学药品性；将刚性载体12从带载体的金属箔18剥离时能够采用化学分离法。作为构成刚性载体12的包含硅的基板，只要作为元素包含Si，则可以是任意的基板，能够应用SiO2基板、SiN基板、Si单晶基板、Si多晶基板等。刚性载体12的厚度优选为100μm以上且2000μm以下，更优选为300μm以上且1800μm以下，进一步优选为400μm以上且1100μm以下。刚性载体12为这样的范围内的厚度时，能够一边确保不对处理造成阻碍的适当的强度，一边实现布线的薄型化及降低搭载电子元器件时产生的翘曲。
根据期望设置的中间层14可以为1层结构，也可以为2层以上的结构。中间层14由2层以上的层构成时，中间层14包含：设置在刚性载体12的正上方的第1中间层和与剥离层15相邻设置的第2中间层。从确保与刚性载体12的密合性的方面来看，第1中间层优选为由选自由Ti、Cr、Al及Ni组成的组中的至少1种金属构成的层。第1中间层可以为纯金属，也可以为合金。第1中间层的厚度优选为5nm以上且500nm以下，更优选为10nm以上且300nm以下，进一步优选为18nm以上且200nm以下，特别优选为20nm以上且100nm以下。从将与剥离层15的剥离强度控制为期望的值的方面来看，第2中间层优选为由Cu构成的层。第2中间层的厚度优选为5nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为15nm以上且300nm以下，特别优选为20nm以上且200nm以下。第1中间层与第2中间层之间也可以存在其他夹设层，作为夹设层的构成材料的例子，可举出选自由Ti、Cr、Mo、Mn、W及Ni组成的组中的至少1种金属与Cu的合金等。另一方面，中间层14为1层结构时，可以直接采用上述的第1中间层作为中间层，也可以用1层中间合金层替换第1中间层和第2中间层。该中间合金层优选由如下铜合金构成：选自由Ti、Cr、Mo、Mn、W、Al及Ni组成的组中的至少1种金属的含量为1.0at％以上，且Cu含量为30at％以上。中间合金层的厚度优选为5nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为15nm以上且300nm以下，特别优选为20nm以上且200nm以下。此外，上述各层的厚度设为通过用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。构成中间层14的金属也可以包含由原料成分、成膜工序等引起的不可避免的杂质。另外，虽然没有特别限制，但在中间层14成膜后暴露于大气的情况下，容许由其引起的混入氧的存在。中间层14可以用任何方法制造，但从能够具备膜厚分布的均匀性的方面来看，特别优选为通过使用金属靶的磁控溅射法形成的层。
剥离层15是能够实现刚性载体12的剥离和存在的情况下的中间层14的剥离、或使其容易剥离的层。剥离层15除了能够通过物理性地施加力的方法来剥离之外，通过利用激光进行剥离的方法(激光剥离、LLO)，也能够剥离剥离层。在剥离层15由能够通过激光剥离进行剥离的材质构成的情况下，剥离层15可以由因固化后的激光光线照射而界面的粘接强度降低的树脂构成，或也可以是通过激光光线照射而被改性的硅、碳化硅等的层。另外，剥离层15为有机剥离层及无机剥离层均可。作为有机剥离层中使用的有机成分的例子，可举出含氮有机化合物、含硫有机化合物、羧酸等。作为含氮有机化合物的例子，可举出三唑化合物、咪唑化合物等。另一方面，作为无机剥离层中使用的无机成分的例子，可举出含有Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo中的至少一种以上的金属氧化物或金属氮氧化物或者碳等。这些之中，从剥离容易性、层形成性方面等来看，剥离层15优选为主要包含碳的层，更优选主要由碳或烃形成的层，进一步优选由属于硬质碳膜的无定形碳形成的层。此时，剥离层15(即含碳层)优选通过XPS测定的碳浓度为60原子％以上，更优选为70原子％以上，进一步优选为80原子％以上，特别优选为85原子％以上。碳浓度的上限值没有特别限定，可以为100原子％，但现实的是98原子％以下。剥离层15可以包含不可避免的杂质(例如源自气氛等周围环境的氧、碳、氢等)。另外，剥离层15中，可能会因之后层叠的金属层16等的成膜方法从而混入作为剥离层15而含有的金属以外的种类的金属原子。在使用含碳层作为剥离层15的情况下，剥离层15与刚性载体的相互扩散性和反应性较小，即使承受大于300℃的温度下的压力加工等，也能够防止金属层与接合界面之间的、由高温加热导致的金属结合的形成，能够维持刚性载体剥离去除容易的状态。从抑制剥离层15中的过度的杂质、其他层的连续生产率等方面来看，剥离层15优选为通过溅镀等气相法形成的层。使用含碳层作为剥离层15的情况下的厚度优选为1nm以上且20nm以下，更优选为1nm以上且10nm以下。该厚度设为通过透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。
剥离层15可以是包含金属氧化物层或含碳层的层，或者也可以为包含金属氧化物及碳这两者的层。特别是在带载体的金属箔18包含中间层14时，含碳层有助于刚性载体12的稳定剥离，并且金属氧化物层能够抑制源自中间层14和金属层16的金属元素的伴随加热的扩散，结果即使例如以350℃以上的高温加热后，也能够保持稳定的剥离性。金属氧化物层优选为包含由Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo或它们的组合构成的金属的氧化物的层。从能够通过调节成膜时间来容易地控制膜厚的方面来看，金属氧化物层特别优选为通过使用金属靶并在氧化性气氛下进行溅射的反应性溅射法形成的层。金属氧化物层的厚度优选为0.1nm以上且100nm以下。作为金属氧化物层的厚度的上限值，更优选为60nm以下，进一步优选为30nm以下，特别优选为10nm以下。该厚度设为通过使用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。此时，作为剥离层15而层叠金属氧化物层和碳层的顺序没有特别限定。另外，剥离层15也可以以无法清晰地确定金属氧化物层和含碳层的边界的混相(即包含金属氧化物和碳这两者的层)的状态存在。
同样，从即使在高温下的热处理后也保持稳定的剥离性的观点来看，剥离层15还可以为与金属层16相邻一侧的面为氟化处理面和/或氮化处理面的含金属层。含金属层中的氟的含量及氮的含量之和为1.0原子％以上的区域(以下称作“(F+N)区域”)优选以10nm以上的厚度存在，(F+N)区域优选存在于含金属层的金属层16侧。(F+N)区域的厚度(SiO2换算)设为通过使用XPS对带载体的金属箔18进行深度方向元素分析而确定的值。氟化处理面或氮化处理面能够通过反应性离子蚀刻(RIE：Reactive ion etching)或反应性溅射法来优选地形成。另一方面，含金属层中包含的金属元素优选具有负的标准电极电位。作为含金属层中包含的金属元素的优选例，可举出Cu、Ag、Sn、Zn、Ti、Al、Nb、Zr、W、Ta、Mo及它们的组合(例如合金、金属间化合物)。含金属层中的金属元素的含有率优选为50原子％以上且100原子％以下。含金属层可以为由1层构成的单层，也可以为由2层以上构成的多层。含金属层整体的厚度优选为10nm以上且1000nm以下，更优选为30nm以上且500nm以下，进一步优选为50nm以上且400nm以下，特别优选为100nm以上且300nm以下。含金属层自身的厚度设为通过使用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。
或者，剥离层15也可以是含金属氮氧化物的层来替代碳层等。含金属氮氧化物的层的与刚性载体12所在侧相反的那一侧(即金属层16所在侧)的表面优选含有由选自由TaON、NiON、TiON、NiWON和MoON组成的组中的至少1种金属氮氧化物。另外，从确保刚性载体12与金属层16的密合性的方面来看，含金属氮氧化物的层的刚性载体12侧的表面优选含有由选自由Cu、Ti、Ta、Cr、Ni、Al、Mo、Zn、W、TiN和TaN组成的组中的至少1种。如此一来，能够抑制金属层16表面的异物颗粒数而提高电路形成性，且即使在高温条件下进行了长时间加热之后，也能够保持稳定的剥离强度。含金属氮氧化物的层的厚度优选为5nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为20nm以上且200nm以下，特别优选为30nm以上且100nm以下。该厚度设为通过透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。
金属层16为由金属构成的层。金属层16可以为1层结构，也可以为2层以上的结构。金属层16由2层以上的层构成时，金属层16可以为在剥离层15的与刚性载体12相反的面侧依次层叠第1金属层至第m金属层(m为2以上的整数)的各金属层而成的结构。金属层16整体的厚度为1nm以上且2000nm以下为宜，优选为100nm以上且1500nm以下，更优选为200nm以上且1000nm以下，进一步优选为300nm以上且800nm以下，特别优选为350nm以上且500nm以下。金属层16的厚度设为通过使用透射型电子显微镜的能量色散型X射线分光分析器(TEM-EDX)分析层截面而测定的值。以下，对金属层16由第1金属层和第2金属层这2层构成的例子进行说明。
第1金属层优选为对带载体的金属箔18赋予蚀刻阻挡功能、防反射功能等期望的功能的层。作为构成第1金属层的金属的优选例，可举出Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、Mo及它们的组合，更优选为Ti、Zr、Al、Cr、W、Ni、Mo及它们的组合，进一步优选为Ti、Al、Cr、Ni、Mo及它们的组合，特别优选为Ti、Mo及它们的组合。这些元素具有相对于闪蚀液(例如铜闪蚀液)不溶解的性质，其结果，可以对闪蚀液呈现优异的耐化学药品性。因此，与后述的第2金属层相比，第1金属层为难以被闪蚀液蚀刻的层，因此能够作为蚀刻阻挡层发挥功能。另外，构成第1金属层的上述金属还具有防止光的反射的功能，因此第1金属层还能够作为用于使图像检査(例如自动图像检査(AOI))中的辨识性提高的防反射层发挥功能。第1金属层可以为纯金属，也可以为合金。构成第1金属层的金属也可以包含由原料成分、成膜工序等引起的不可避免的杂质。另外，上述金属的含有率的上限没有特别限定，也可以为100原子％。第1金属层优选为通过物理气相沉积(PVD)法形成的层，更优选为通过溅镀形成的层。第1金属层的厚度优选为1nm以上且500nm以下，更优选为10nm以上且400nm以下，进一步优选为30nm以上且300nm以下，特别优选为50nm以上且200nm以下。
作为构成第2金属层的金属的优选例，可举出第4副族、第5副族、第6副族、第8副族(第9族)、第8副族(第10族)及第1副族(第11族)的过渡元素、Al、及它们的组合(例如合金、金属间化合物)，更优选为第4副族及第1副族(第11族)的过渡元素、Al、Nb、Co、Ni、Mo、及它们的组合，进一步优选为第1副族(第11族)的过渡元素、Ti、Al、Mo、及它们的组合，特别优选为Cu、Ti、Mo、及它们的组合，最优选为Cu。第2金属层可以通过任何方法制造，例如可以为通过化学金属镀覆法及电解金属镀覆法等湿式成膜法、溅镀及真空蒸镀等物理气相沉积(PVD)法、化学气相成膜、或它们的组合形成的金属箔。从容易应对由极薄化导致的细间距化的观点来看，特别优选的第2金属层为通过溅射法、真空蒸镀等物理气相沉积(PVD)法形成的金属层，最优选为通过溅射法制造的金属层。另外，第2金属层优选为未粗化的金属层，但只要不对布线图案形成造成障碍，则第2金属层也可以为通过预粗化、软蚀刻处理、清洗处理、氧化还原处理而产生二次粗化的层。从应对细间距化的观点来看，第2金属层的厚度优选为10nm以上且1000nm以下，更优选为20nm以上且900nm以下，进一步优选为30nm以上且700nm以下，进一步更优选为50nm以上且600nm以下，特别优选为70nm以上且500nm以下，最优选为100nm以上且400nm以下。从成膜厚度的面内均匀性、片状、卷状下的生产率的观点来看，上述范围内的厚度的金属层优选通过溅射法制造。
金属层16为1层结构时，优选直接采用上述的第2金属层作为金属层16。另一方面，金属层16为n层(n为3以上的整数)结构时，优选将金属层16的从第1金属层起到第(n-1)金属层为止设为上述第1金属层的结构，优选将金属层16的最外层、即第n金属层设为上述第2金属层的结构。
优选的是，通过使金属层16、根据期望设置的中间层14以及根据期望设置的剥离层15(即至少使金属层16、例如使金属层16和中间层14)伸出到刚性载体12的端面，从而覆盖该端面。即，优选的是，不仅刚性载体12的表面被覆盖，而且刚性载体12的端面也至少被金属层16覆盖。通过还覆盖端面，不仅能够防止布线基板的制造工序中药液向刚性载体12渗入，还能够可靠地防止在对带载体的金属箔18进行处理时的侧端部的因剥离而引起的破片、即剥离层15上的覆膜(即金属层16)的缺损。对于刚性载体12的端面的覆盖区域，优选为从刚性载体12的表面去向厚度方向(即相对于刚性载体表面垂直的方向)0.1mm以上的区域，更优选0.2mm以上的区域，进一步优选遍及刚性载体12的端面的整个区域。
实施例
通过以下的例子来进一步具体地说明本发明。
例A1
通过使具有重布线层的刚度基板和半导体器件常温接合，从而制作了多层基板。
(1)带载体的金属箔的准备
准备了通过溅镀而使作为中间层14的钛层(厚度为50nm)和铜层(厚度为200nm)、作为剥离层15的无定形碳层(厚度为6nm)、以及作为金属层16的钛层(厚度为100nm)和铜层(厚度为300nm)依次成膜于作为刚性载体12的直径尺寸为200mm且厚度为0.7mm的玻璃基板(材质：钠钙玻璃)上而成的带载体的金属箔18。
(2)第一基板和第一凸块的形成
利用无芯积层法在带载体的金属箔18上形成包含绝缘层和布线层的重布线层20，得到了第一基板22。然后，在第一基板22的重布线层20上形成了多个第一凸块24(参照图1A的(i))。具体而言，在第一基板22的重布线层20侧的表面涂敷感光性抗蚀剂，进行曝光和显影，形成了规定图案的光致抗蚀层。接着，对重布线层20的暴露表面(即未被光致抗蚀层掩蔽的部分)进行图案电镀铜，之后剥离光致抗蚀层，由此形成了多个第一凸块24。将设于第一基板22的第一凸块24的光学显微镜观察像(倍率：100倍)和扫描型电子显微镜(SEM)观察像(倍率：2000倍)分别表示在图4和图5中。所形成的第一凸块24为高度为5μm且直径为5μm的圆柱状，以10μm的间距(中心间距离)规则地排列。
(3)半导体器件的准备
作为半导体器件26，准备了Si芯片。与上述(2)的第一凸块24的形成方法同样地，在半导体器件26的表面，以10μm的间距规则地形成了高度为5μm且直径为5μm的圆柱状的第二凸块28(参照图1A的(i))。
(4)洁净化处理
在压力为1×10-5Pa以下的真空中，使用常温晶圆接合装置(三菱重工工业机械株式会社制造、BOND MEISTER、MWB-06/08AX)对第一凸块24的接合面和第二凸块28的接合面进行了洁净化处理(参照图1A的(ii))。具体而言，在将在上述(2)和(3)中得到的第一基板22和半导体器件26分别设置在真空室30内之后，将真空室30内的气体排出，由此设为上述压力以下的真空状态。之后，分别从作为束源32的高速原子束源朝向第一基板22的设有第一凸块24的那侧的表面和半导体器件26的设有第二凸块28的那侧的表面照射360秒钟的氩原子束。如此一来，使第一凸块24的接合面和第二凸块28的接合面分别活性化。
(5)压接处理
使用上述常温晶圆接合装置进行了第一基板22和半导体器件26的常温接合(参照图1B的(iii))。具体而言，在压力为1×10-3Pa以下的真空中，以使活性化后的第一凸块24的接合面和活性化后的第二凸块28的接合面抵接的方式将第一基板22和半导体器件26层叠并施加了压力。此时，施压载荷设为100kN(施加于第一凸块24的接合面和第二凸块28的接合面的面压力为140MPa)，在未进行加热的情况下在常温(25℃)下施加了压力。如此一来，将第一凸块24和第二凸块28压接，得到了第一基板22和半导体器件26相接合而成的多层基板34。
(6)底部填充和树脂密封
在所得到的多层基板34中，向第一基板22与半导体器件26之间的间隙填充由环氧树脂构成的液状固化性树脂(昭和电工材料株式会社制造、CEL-C-3900)，之后使其固化，由此形成了覆盖第一凸块24和第二凸块28的树脂层36(参照图1B的(iv))。之后，对于多层基板34的半导体器件26侧的表面，利用由环氧树脂构成的密封件38以覆盖半导体器件26的方式进行了树脂密封(参照图1C的(v))。
例A2
在例A1的(2)中利用无芯积层法在带载体的金属箔18上形成包含绝缘层和布线层的重布线层20时，如图6A和图6B所示，在重布线层20的周缘部(比第一凸块24靠外侧的部分)设置了96根销状的支柱25(材质：铜)。除此以外，与例A1同样地，得到了图7所示的第一基板22和半导体器件26相接合而成的多层基板34。
例B1～例B8
使第一基板和第二基板常温接合，评价了凸块间的接合强度。
(1)第一基板的准备
准备了通过溅镀使作为金属层16的钛层(厚度为50nm)和铜层(厚度为200nm)成膜在作为刚性载体12的直径尺寸为200mm且厚度为0.7mm的圆板状玻璃片(材质：钠钙玻璃)上而成的基板，将其作为第一基板22。
(2)第一凸块的形成
通过半加成法在作为第一基板22的中央部的100mm×100mm的矩形区域形成了第一凸块24。具体而言，在第一基板22的铜层侧的表面涂敷感光性抗蚀剂，进行曝光和显影，形成了规定图案的光致抗蚀层。接着，对铜层的暴露表面(即未被光致抗蚀层掩蔽的部分)进行图案电镀铜，之后剥离光致抗蚀层，由此在上述矩形区域形成了多个第一凸块24。所形成的第一凸块24为表1所示的高度且直径为6μm的圆柱状，以10μm的间距(中心间距离)规则地排列。另外，与第一凸块24的形成一并地，通过上述相同的方法，在第一基板22的铜层侧的表面形成了对准标记用的电路。该电路形成于分别向上下左右离开第一基板22的中央65mm的位置(4处)。
(3)第二基板的制作
将第二凸块28的高度设为表1所示的高度，除此以外，与上述(1)和(2)同样地，制作了在表面形成有第二凸块28的第二基板。
(4)蚀刻处理
为了形成对准标记，对第一基板22的形成有第一凸块24的那侧的表面和第二基板的形成有第二凸块28的那侧的表面分别进行了使用有铜蚀刻液的蚀刻处理。此时，对于例B1、例B3和例B5～例B8，分别利用片覆盖了作为第一基板22和第二基板的中央部的100mm×100mm的矩形区域，以避免第一凸块24和第二凸块28与蚀刻液接触，之后进行了蚀刻处理。另一方面，对于例B2和例B4，在不利用片覆盖上述区域的情况下进行了蚀刻处理。在此，将例B1、例B3或例B5～例B8中的蚀刻处理后的凸块的SEM像(倍率：10000倍)表示在图8中，并且将例B2中的蚀刻处理后的凸块的SEM像(倍率：10000倍)表示在图9中。另外，对于蚀刻处理后的第一凸块24的接合面和第二凸块28的接合面的表面形状，使用3D表面粗糙度形状测量机(Zygo公司制造、NexView)，基于ISO25178，以50倍的物镜、20倍的变焦透镜、测量范围为89μm×87μm的条件进行了测量。从得到的三维表面形状中提取范围为3μm×3μm的粗糙度曲线，通过装置附带的分析程序“Mx”，以下述校正条件进行了粗糙度曲线的校正，计算出算术平均高度Sa。结果如表1所示。
＜校正条件＞
-Remove：Form Remove(形状去除)
-Filter Type：Spline(样条插值)
-Filter：Low Pass(低通滤波)
-Type：Gaussian Spline Auto(高斯样条自动)
(5)洁净化处理和常温接合
利用与例A1的(4)和(5)相同的方法将第一凸块24和第二凸块28压接，得到了第一基板22和第二基板相接合而成的多层基板34。
(6)接合强度的评价
为了评价第一凸块24与第二凸块28之间的接合强度，如下那样进行了剥离试验。即，在将多层基板34的第二基板侧固定之后，用手把持第一基板22的端部并进行了剥离。观察剥离后的多层基板34，将在第一凸块24的接合面和第二凸块28的接合面发生了剥离的情况判断为不合格，将除此以外的情况(例如在第一基板22的铜层与第一凸块24之间发生了剥离的情况)判断为合格。结果如表1所示。此外，在例B1～例B7中的任一例中，均完全未发现凸块间的短路和基板的翘曲。
[表1]
￥表示比较例。
例C1和例C2
通过使第一基板和第二基板接合，从而制造了布线基板。
(1)第一基板的准备和第一凸块的形成
将第一凸块24的高度设为5μm，除此以外，通过与例B1～例B8的(1)和(2)相同的方法，制作了形成有第一凸块24的第一基板22。
(2)第二基板的准备
将在例B1～例B8的(1)中准备的基板设为第二基板52。此外，不在该第二基板52形成凸块。
(3)蚀刻处理
对于第一基板22的形成有第一凸块24的那侧的表面，进行了使用有铜蚀刻液的蚀刻处理。此时，对于例C1，分别利用片覆盖作为第一基板22的中央部的100mm×100mm的矩形区域，以避免第一凸块24与蚀刻液接触，之后进行了蚀刻处理。另一方面，对于例C2，在不利用片覆盖上述区域的情况下进行了蚀刻处理。此外，未对第二基板52进行蚀刻处理。
(4)洁净化处理和压接处理
利用与例A1的(4)相同的方法，对于第一凸块24的接合面和第二基板52的铜层侧的表面进行了洁净化处理。之后，利用与例A1的(5)相同的方法，以使活性化后的第一凸块24的接合面和活性化后的第二基板52的铜层表面抵接的方式，将第一基板22和第二基板52层叠并施加了压力。这样，得到了第一基板22和第二基板52借助第一凸块24(凸块54)相接合而成的布线基板56。

Claims (21)

1.一种多层基板的制造方法，其中，
该多层基板的制造方法包含以下工序：
准备作为刚性基板的第一基板、以及第二基板或半导体器件，该第一基板在其表面以规定的配置具备多个第一凸块，该第二基板或半导体器件在其表面以与所述规定的配置对应的配置具备多个第二凸块，所述第一凸块和所述第二凸块分别包括具有600℃以上的熔点的金属或合金，且具有0.3μm以上的高度；以及
在压力为1×10-3Pa以下的气氛中，对所述第一凸块的接合面和所述第二凸块的接合面进行洁净化处理，
继续在压力为1×10-3Pa以下的气氛中，以使所述第一凸块的接合面和所述第二凸块的接合面抵接的方式来层叠所述第一基板和所述第二基板或半导体器件，在90℃以下的温度下将所述第一凸块和所述第二凸块压接，从而形成多层基板。
2.根据权利要求1所述的方法，其中，
所述第一基板是具备刚性载体、所述刚性载体上的重布线层和所述重布线层上的所述多个第一凸块的刚性基板。
3.根据权利要求1或2所述的方法，其中，
所述第二基板是具备刚性载体、所述刚性载体上的重布线层和所述重布线层上的所述多个第二凸块的刚性基板。
4.根据权利要求1至3中任一项所述的方法，其中，
所述洁净化处理为选自由离子束照射、中性原子束照射和非活性气体等离子体处理组成的组中的至少一种处理。
5.根据权利要求1至4中任一项所述的方法，其中，
所述第一基板和所述第二基板中的至少一者的弹性模量为30GPa以上且600GPa以下。
6.根据权利要求1至5中任一项所述的方法，其中，
所述第一基板和所述第二基板中的至少一者包含硅或氧化铝。
7.根据权利要求1至6中任一项所述的方法，其中，
所述第一基板和所述第二基板中的至少一者包含玻璃。
8.根据权利要求1至7中任一项所述的方法，其中，
所述第一凸块和所述第二凸块分别具有0.3μm以上的高度。
9.根据权利要求1至8中任一项所述的方法，其中，
所述第一凸块和所述第二凸块分别为直径为1μm以上且50μm以下的圆形形状。
10.根据权利要求1至9中任一项所述的方法，其中，
所述第一凸块和所述第二凸块分别以1μm以上且40μm以下的间距即中心间距离规则地排列。
11.根据权利要求1至10中任一项所述的方法，其中，
所述第一凸块的接合面和所述第二凸块的接合面各自的算术平均高度Sa为0.1nm以上且70nm以下。
12.根据权利要求1至11中任一项所述的方法，其中，
所述第一凸块和所述第二凸块包括过渡金属。
13.根据权利要求1至12中任一项所述的方法，其中，
所述第一凸块和所述第二凸块包括选自由Au、Ag和Cu组成的组中的至少一种金属。
14.根据权利要求1至11中任一项所述的方法，其中，
所述第一凸块和所述第二凸块包括Cu。
15.根据权利要求1至14中任一项所述的方法，其中，
以对所述第一凸块的接合面和所述第二凸块的接合面施加10MPa以上且350MPa以下的面压力的方式进行所述压接。
16.根据权利要求1至15中任一项所述的方法，其中，
该方法还包含以下工序：在所述第一凸块和所述第二凸块的压接后，向所述第一基板与所述第二基板或半导体器件之间的间隙填充树脂，形成覆盖所述第一凸块和所述第二凸块的树脂层。
17.根据权利要求1至16中任一项所述的方法，其中，
所述压接在不伴随有意的加热和/或冷却的环境下进行。
18.一种布线基板，其中，
该布线基板具备：
作为刚性基板的第一基板；
第二基板；以及
多个凸块，该多个凸块夹设在所述第一基板与所述第二基板之间，使所述第一基板和所述第二基板相结合，
所述凸块包括具有600℃以上的熔点的金属或合金，且具有0.6μm以上的高度。
19.根据权利要求18所述的布线基板，其中，
所述第一基板是具备刚性载体和所述刚性载体上的重布线层的刚性基板，所述重布线层和所述第二基板通过所述多个凸块相结合。
20.根据权利要求19所述的布线基板，其中，
所述刚性载体由玻璃、包含硅的基板或氧化铝构成。
21.根据权利要求18～20中任一项所述的布线基板，其中，
所述凸块以1μm以上且40μm以下的间距即中心间距离规则地排列。
CN202280025311.6A 2021-03-30 2022-03-17 多层基板的制造方法和布线基板 Pending CN117083707A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021057939 2021-03-30
JP2021-057939 2021-03-30
PCT/JP2022/012390 WO2022209978A1 (ja) 2021-03-30 2022-03-17 多層基板の製造方法及び配線基板

Publications (1)

Publication Number Publication Date
CN117083707A true CN117083707A (zh) 2023-11-17

Family

ID=83458813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280025311.6A Pending CN117083707A (zh) 2021-03-30 2022-03-17 多层基板的制造方法和布线基板

Country Status (6)

Country Link
EP (1) EP4318567A1 (zh)
JP (1) JPWO2022209978A1 (zh)
KR (1) KR20230164023A (zh)
CN (1) CN117083707A (zh)
TW (1) TW202243060A (zh)
WO (1) WO2022209978A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080100A (ja) * 2002-09-26 2006-03-23 Toray Eng Co Ltd 接合方法および装置
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5159273B2 (ja) 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5699891B2 (ja) 2011-10-05 2015-04-15 富士通株式会社 電子装置とその製造方法
JP6100503B2 (ja) * 2012-11-01 2017-03-22 日本電信電話株式会社 実装方法
JP2014113633A (ja) * 2012-12-12 2014-06-26 Bondtech Inc 接合方法及び接合装置
TW201432826A (zh) * 2013-02-01 2014-08-16 Chipbond Technology Corp 半導體封裝製程及其結構
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6174473B2 (ja) * 2013-12-06 2017-08-02 日本電信電話株式会社 実装方法
JP6656836B2 (ja) * 2015-07-24 2020-03-04 新光電気工業株式会社 実装構造体及びその製造方法
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149811A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Also Published As

Publication number Publication date
KR20230164023A (ko) 2023-12-01
JPWO2022209978A1 (zh) 2022-10-06
TW202243060A (zh) 2022-11-01
WO2022209978A1 (ja) 2022-10-06
EP4318567A1 (en) 2024-02-07

Similar Documents

Publication Publication Date Title
CN108699673B (zh) 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法
KR102493697B1 (ko) 다층 배선판의 제조 방법
CN1988143B (zh) 半导体器件及其制造方法
US6784554B2 (en) Semiconductor device and manufacturing method thereof
US11527415B2 (en) Multilayer circuit board manufacturing method
US7618847B2 (en) Bonding method of semiconductor and laminated structure fabricated thereby
WO2011118572A1 (ja) 半導体装置の製造方法
KR20200021998A (ko) 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법
WO2022102182A1 (ja) 配線基板の製造方法
CN117083707A (zh) 多层基板的制造方法和布线基板
TWI807546B (zh) 配線基板及其修整方法、以及多層配線板
JP4067507B2 (ja) 半導体モジュールおよびその製造方法
KR20210093849A (ko) 캐리어를 구비한 금속박 및 그것을 사용한 밀리미터파 안테나 기판의 제조 방법
TWI817577B (zh) 配線基板之製造方法
CN117652212A (zh) 布线基板的制造方法
US20220320760A1 (en) Semiconductor package structure and method for manufacturing the same
KR20210137176A (ko) 캐리어를 구비하는 금속박 그리고 그 사용 방법 및 제조 방법
WO2024053565A1 (ja) 配線基板の製造方法
JP2020194815A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008258552A (ja) 半導体チップ積層実装体の製造方法
JP2006310890A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination