JP6100503B2 - 実装方法 - Google Patents
実装方法 Download PDFInfo
- Publication number
- JP6100503B2 JP6100503B2 JP2012241595A JP2012241595A JP6100503B2 JP 6100503 B2 JP6100503 B2 JP 6100503B2 JP 2012241595 A JP2012241595 A JP 2012241595A JP 2012241595 A JP2012241595 A JP 2012241595A JP 6100503 B2 JP6100503 B2 JP 6100503B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bump
- electrode pad
- mounting
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 54
- 239000004020 conductor Substances 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 150000001875 compounds Chemical class 0.000 claims description 20
- 230000004913 activation Effects 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000002203 pretreatment Methods 0.000 claims description 2
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 19
- 239000010931 gold Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 150000002736 metal compounds Chemical class 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Wire Bonding (AREA)
Description
本発明は、化合物半導体素子を、特性を劣化させることなく小型で高速化が可能な状態で実装する実装方法に関する。
光通信用途の増幅器などの半導体高周波回路素子パッケージには、高周波回路が形成された半導体素子を金属やセラミック筐体中に気密封止する構造が、一般に採用されている。高周波回路素子には数十ＧＨｚの高速動作が要求されるため、この用途の１つの特徴として、一般的な半導体素子材料であるシリコンではなく、高速化や高出力化に適した物性を有するガリウムヒ素（ＧａＡｓ）やインジウムリン（ＩｎＰ）などの化合物半導体が素子材料として用いられている。
さらに、光通信用の高周波回路では、高い動作安定性と長期信頼性も要求される。このため、素子の実装に関しては、シリコン半導体素子で用いられる樹脂封入実装およびプリント基板ではなく、アルミナなどのセラミック製実装基板およびワイヤボンディング方式、あるいはフリップチップ方式で接続する実装形態が多く用いられている。
ここで、ワイヤボンディング方式を用いた実装例について簡単に説明する（特許文献１参照）。図３に示すように、実装基板３０１の上に半導体素子３０２を実装する場合、実装基板３０１の電極パッド３１１と、半導体素子３０２の電極パッド３１２とを、金線などによるボンディングワイヤ３０３で接続する。
例えば、セラミック製の実装基板３０１には、半導体素子３０２を搭載するためにキャビティー（不図示）が設けられ、また、高周波信号を伝送するためのマイクロストリップ線路，グランデッドコプレーナ線路などの平面導波路配線が形成されている。これらの配線に電極パッド３１１が接続している。このような実装基板３０１のキャビティ内に、機能回路が搭載された半導体素子３０２を、銀ペーストなどを用いてダイボンディングした後に、ワイヤボンダを用い、ボンディングワイヤ３０３を、電極パッド３１１および電極パッド３１２に熱圧着により接続することで、両者を電気的に結線する。
上述したワイヤボンディング方式による基板実装は、技術的に成熟しており、非常に信頼性が高いため、半導体素子の実装にはよく用いられる。一方で、接続用のボンディングワイヤはｍｍオーダの長さを要する。このためボンディングワイヤ部分の抵抗やインダクタンスなどの寄生成分が大きいこと、また、基板上の平面導波路配線とのインピーダンス不整合による損失により、半導体素子の高速動作化や低消費電力化においては障害になる。
また、通信の高速・大容量化および低コスト化の観点では、半導体素子の小型集積化が強く求められているが、ワイヤボンディング方式は、ワイヤ長が長いだけでなく、ボンディングワイヤを接続するために電極パッドを半導体素子の外周部に設ける必要があり、これが半導体素子のサイズの縮小を阻害している。このため、ワイヤボンディング方式での小型化は本質的に困難である。
前述した小型集積化の動きを受けて、近年の高周波用途の半導体素子実装では、フリップチップ方式が用いられている（非特許文献１参照）。フリップチップ実装では、図４に示すように、実装基板４０１にバンプ４０３を用いて半導体素子４０２を実装する。バンプ４０３は、半導体素子４０２の電極パッド４２１の上に形成され、 数１０μｍ程度の高さを有する凸型あるいは球形の電極である。このバンプ４０３を対応する実装基板４０１の電極パッド４１２に接続することで、実装が行われる。
バンプ４０３の材料としては、ＳｎＡｕやＳｎＡｇＣｕなどの低融点はんだ、あるいは配線材料と同様のＡｕ，Ｃｕといった高融点金属が用いられる。バンプ４０３が形成された半導体素子４０２の面を実装基板４０１の上に対向させ、バンプ４０３を実装基板４０１の電極パッド４１２に加熱圧着することで、上述した実装を行う。接続した後に、半導体素子４０２と実装基板４０１との間の接合強度を高めるために、これらの間に有機アンダーフィル材を注入して硬化させている。
バンプ４０３は、例えば１０μｍ〜１００μｍ程度の構造サイズであり、ワイヤボンディング方式と比較して配線長が短く、本質的に半導体素子４０２の外周部のみではなく内部にも形成することが可能である。このため、寄生成分を低減できるとともに、半導体素子４０２を小型化することでパッケージを小型化することができる。ワイヤボンディング方式では構造上、半導体素子の外周部分しか実装基板と結線することができないが、フリップチップ方式では、チップ内部の位置にもバンプを形成することができるため、挟ピッチ・多ピン化を図ることも可能となる。
このようにフリップチップ方式は、小型・高集積化・高速化に適した実装方式ではあるが、半導体素子の内部配線と実装基板の接続部などで高周波信号の伝搬方向が９０度曲がるため電磁波漏れが生じ易く、これが高周波特性を不安定にさせ、高周波特性を劣化させる原因となる。
高周波用途の半導体素子と実装基板の接続部における電磁波漏れを防ぐ上で、半導体素子上に形成されるバンプを同軸構造とする方法が、これまでに提案されている(非特許文献２参照）。この実装方法について、図５を用いて簡単に説明する。図５は、同軸構造のバンプを有する半導体素子とこの半導体素子を実装基板にフリップチップ接続する工程を説明する断面図である。
まず、図５の（ａ）に示すように、実装基板５０１および半導体素子５０２を用意する。実装基板５０１には、グランド配線５１１および信号配線５１２が形成され、各配線には、電極パッド５１３が形成されている。また、半導体素子５０２には、機能回路が形成されている面に、グランド配線５２１および信号配線５２２が形成され、各配線にバンプ５０３が接続して形成されている。また、半導体素子５０２の機能回路形成面は、図示しない保護膜で覆われている。グランド配線５２１上のバンプ５０３は、信号配線５２２上のバンプ５０３を取り囲む状態に輪状に形成され、信号配線５２２上のバンプ５０３を内導体とし、グランド配線５２１上のバンプ５０３を外導体とする同軸構造となっている。
上述した構造としたバンプ５０３を電極パッド５１３に接続（接合）することで、図５の（ｂ）に示すように、実装基板５０１に対する半導体素子５０２の実装が行われる。この実装においては、バンプ５０３が同軸構造となり、高周波信号が輪状に形成された外導体の内部に閉じ込められるため、半導体素子５０２と実装基板５０１の接続部における電磁波漏れを抑制させることが可能となる。
ところで、上述した実装技術の問題点は、実装工程におけるプロセス負荷と接合信頼性の両立が困難なことである。報告されている同軸構造バンプの実装（接合）方法として、以下の２つがある。第１に、バンプ構造にＡｕやＣｕなどの金属を用い、接合時に４００℃程度の高温でかつ１０ｋｇｆ以上の高い荷重を印加することで、バンプの金属を拡散、塑性変形させる拡散接合がある。第２に、２００℃〜３００℃程度に加熱することで溶融するＳｎＡｕやＳｎＡｇＣｕなどの低融点はんだを用いる溶融接合がある。
しかしながら、第１の拡散接合を用いた場合、接合時の高い加重がバンプ部分に局所的に加わることにより、シリコンよりも機械強度が脆い化合物半導体素子では破損する恐れがある。また、拡散接合では、金属拡散を促進させるため４００℃以上の温度を用いる必要があり、これが化合物半導体素子の特性を劣化させる要因となる。このため、従来のＡｕやＣｕを用いる拡散接合では、化合物半導体素子に適応することが困難である。
一方、第２の低融点はんだを用いた溶融接合の場合、接続部のバンプを溶融させた上で接合するため、プロセス温度、加重ともに拡散接合に比べ低くすることができる。しかし、はんだを溶融させ加圧接合すると、同軸バンプにおける内導体と外導体のバンプが押しつぶされて接触する恐れがある。また、同軸バンプの内導体と外導体とが接触しない状態であっても、所望の高周波特性を得るためには、バンプの変形量を見込んで内導体と外導体の間隔を予め広く設計する必要もある。一般に、高周波用途の化合物半導体素子基板の寸法は数ｍｍオーダと小さいため、はんだを用いた同軸バンプを用いることは、寸法の観点から困難といえる。さらに、はんだを用いたバンプと接合された電極パッドの界面では、系時的に金属拡散によって機械的に脆い金属化合物が成長するため、接合強度の劣化も懸念される。
K. Onodera et al. , "Novel Flip-Chip Bonding Technology for W-Band Interconnections Using Alternate Lead-Free Solder Bumps", IEEE Microwave and Wireless Components Letters, Vol.12, No.10, 2002.
W.C. Wu et al. , "Coaxial transitions for CPW-to-CPW flip chip interconnects", Electronics letters, Vol.43, No.17, 2007.
以上に説明したように、光通信用化合物半導体素子の基板実装において、配線長が長くなる従来のワイヤボンディング方式による実装では、小型高集積化を達成することが困難であり、小型高集積化のためには、バンプを介したフリップチップ方式の基板実装が望ましい。しかしながら、単にフリップチップ実装を適用するだけでは、半導体素子と実装基板との接続部におけるインピーダンスミスマッチやクロストークの問題があり、バンプ接続部が高周波特性を劣化させる要因となる。この問題は、信号を伝搬させる内導体と接地された外導体で構成される同軸バンプ構造を用いることで、良好な高周波特性を得られ、小型高集積化と高速化を両立させることが可能になるものと考えられる。
しかしながら、現状で提示されている同軸バンプを用いた実装手法では、高信頼な接合を実現するために接合実装時に高温・高加重を印加するか、バンプサイズを大きくする必要がある。高温・高加重が印加される状態は、化合物半導体素子に適応することが困難であり、バンプサイズが大きくなる状態は、同軸バンプ構造に限らず、素子の微細化を阻害する要因となり、現状では化合物半導体素子にそのまま適用することは困難であるという問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、特性を劣化させることなく、小型で高速化が可能な状態で、化合物半導体素子が実装できるようにすることを目的とする。
本発明に係る実装方法は、化合物半導体からなる素子の表面に形成された信号配線および信号配線の周囲を囲う状態に形成されたグランド配線の各々に接続するバンプを形成する工程と、素子が実装される実装基板の表面に形成された信号配線および信号配線の周囲を囲う状態に形成されたグランド配線の各々に電極パッドを形成する工程と、各々の電極パッドに接合させる各々のバンプの接合面を凹凸形状にする工程と、各々のバンプの接合面と各々の電極パッドの接合面とを表面活性化接合により接合する工程とを少なくとも備え、素子のグランド配線に形成されたバンプおよび実装基板のグランド配線に形成された電極パッドは、素子の信号配線に形成されたバンプおよび実装基板の信号配線に形成された電極パッドを取り囲む状態に輪状に形成し、素子のグランド配線に形成されたバンプおよび実装基板のグランド配線に形成された電極パッドを外導体とし、素子の信号配線に形成されたバンプおよび実装基板の信号配線に形成された電極パッドを内導体とする同軸構造とし、バンプと電極パッドとは同じ金属から構成し、実装基板の信号配線に形成された電極パッドの内導体半径は、素子の信号配線に形成されたバンプの内導体直径より大きい寸法とし、実装基板のグランド配線に形成された電極パッドのリング幅は、素子のグランド配線に形成されたバンプのリング幅より大きい寸法とする。
上記実装方法において、電極パッドに接合させる接合面を凹凸形状にしたバンプを、表面活性化接合により接合する前に熱処理することで軟化させる前処理を行う工程を備えるようにしてもよい。電極パッドおよびバンプをＡｕから構成する場合、２００℃程度で３０分程の条件で加熱すればよい。また、バンプの接合面および電極パッドの接合面にアルゴンビームを照射することにより表面活性化接合を行うようにすればよい。
以上説明したことにより、本発明によれば、特性を劣化させることなく、小型で高速化が可能な状態で、化合物半導体素子が実装できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における実装方法により、実装基板１０１に化合物半導体からなる素子１０２が実装された状態を示す断面図である。図１では、素子１０２および実装基板１０１の一部を示している
実装基板１０１の表面（実装面）には、グランド配線１１１，信号配線１１２などの配線構造が形成されている。また、各配線には電極パッドが形成されている。例えば、グランド配線１１１には、電極パッド１１３が形成され、信号配線１１２には電極パッド１１４が形成されている。また、素子１０２の表面（実装面）には、グランド配線１２１，信号配線１２２などの配線構造が形成されている。
また、各配線には、バンプが形成されている。例えば、グランド配線１２１には、電極バッド１１３に対応してバンプ１０３が形成され、信号配線１２２には、電極パッド１１４に対応してバンプ１０４が形成されている。なお、素子１０２の配線形成面（実装面）は、保護膜１０５に覆われて保護されており、各バンプは、保護膜１０５を貫通して形成されている。
本例では、電極パッド１１３，電極パッド１１４、およびバンプ１０３，バンプ１０４により、同軸構造が構成されている。電極パッド１１３およびバンプ１０３が、電極パッド１１４およびバンプ１０４を取り囲む状態に輪状に形成され、電極パッド１１３およびバンプ１０３を内導体とし、電極パッド１１４およびバンプ１０４を外導体としている。このように同軸構造とすることで、外導体部が内導体部を伝搬する高周波信号を遮蔽するため、バンプ間のクロストークを抑制できることや、接合部のインピーダンス不整合が小さくできるため高周波特性を向上させることができる。
本実施の形態では、まず、電極パッド１１３とバンプ１０３，電極パッド１１４とバンプ１０４は、例えば、ＡｕやＣｕなどの同じ（同種）の金属から構成されている。また、後述するように、接合される前の状態において、電極パッド１１３および電極パッド１１４と接合するバンプ１０３およびバンプ１０４の接合面は、凹凸形状とされている。この凹凸構造は、サブミクロンサイズである。なお、「接合面」は、対応するバンプおよび電極パッドの、接合時に当接する面である。
上述したように、接合面を凹凸形状としたバンプは、接合実装時に効率良く加圧され塑性変形する。このため、バンプの接合面が平坦である場合と比較し、接合時の荷重を低減でき、化合物半導体素子の破損を抑制した状態で、良好なフリップチップ実装が可能となる。また、接合対象の電極パッドや、半導体素子および実装基板の配線に用いられている金属と同種の金属からパッドを構成することで、低融点金属をバンプに用いた場合と比較して、低抵抗とすることができ、また、さらに脆い金属化合物も形成されないことから、長期的な強度信頼性を得ることができるようになる。
よく知られているように、上述したような接合において、表面活性化接合を用いることで、接合温度をより低温化することができるようになる。表面活性化接合では、バンプの接合面を接合前にアルゴンビームやプラズマ処理により清浄化させており、高融点金属同士の接合に要する温度を２００℃以下に下げることが可能となる。ただし、表面活性化接合では、低温接合であるため接合金属同士の相互拡散は起こりにくく、一般には、安定した接合を得るためには、接合面に１ｎｍオーダの高い平坦性（表面粗さ）と、接合時の高い荷重とが必要とされている。
これに対し、本発明では、接合面を凹凸とした状態で表面活性化接合を行い、接合時に凹凸が塑性変形する状態としているので、接合をより低い温度とすることができ、また、接合における荷重をより低減することができるようになる。このように、凹凸構造を設けたバンプ構造を表面活性化接合法により接合することで、化合物半導体素子の機能を損なわない低温・低荷重の状態で実装が可能となり、小型で高周波特性に優れたフリップチップ実装を実現できる。
次に、本発明の実施の形態における実装方法について、図２Ａ〜図２Ｈを用いて説明する。なお、図２Ａ〜図２Ｈでは、素子１０２および実装基板１０１の一部を示している。また、図２Ａ〜図２Ｇにおいて、（ａ）は平面を示し、（ｂ）は断面を示している。
まず、図２Ａに示すように、ＩｎＰやＧａＡｓなどの化合物半導体からなる素子１０２を用意する。素子１０２には、回路形成面に、デジタル回路、アナログ回路、マイクロ波回路などの能動回路、およびキャパシタ、抵抗、インダクタからなる受動素子などの機能回路が形成されている（不図示）。加えて、素子１０２の回路形成面には、グランド配線１２１，信号配線１２２が形成されている。ここでは、グランド配線１２１，信号配線１２２が、平面導波路構造の場合を示している。
次に、図２Ｂに示すように、素子１０２の回路形成面に保護膜１０５を形成する。例えば、ベンゾシクロブテン（ＢＣＢ）からなる樹脂を塗布して熱硬化させることで、保護膜１０５とすればよい。また、シリコン酸化膜，シリコン窒化膜などの無機材料を、ＣＶＤ法などの堆積法で堆積することで保護膜１０５を形成してもよい。
次に、図２Ｃに示すように、バンプ形成箇所となる領域に、貫通溝２０１および貫通孔２０２を形成する。貫通溝２０１は、この領域に一部のグランド配線１２１を露出させ、貫通孔２０２は、この領域に一部の信号配線１２２を露出させる。後述するように、貫通溝２０１にバンプ１０３が形成され、貫通孔２０２にバンプ１０４が形成される。例えば、公知のリソグラフィー技術により形成したマスクパターンをマスクとし、公知のプラズマエッチングにより保護膜１０５を選択的にエッチングすることで、貫通溝２０１および貫通孔２０２が形成できる。
次に、図２Ｄに示すように、グランド配線１２１に接続するバンプ１０３および信号配線１２２に接続するバンプ１０４を形成する。例えば、保護膜１０５の貫通溝２０１に露出したグランド配線１２１および貫通孔２０２に露出した信号配線１２２に、電解めっき法により選択的に金属をめっき成長させることで、バンプ１０３およびバンプ１０４を形成すればよい。電解めっきでは、予めシード層を形成しておき、シード層を基に金属をめっき成長させればよい。例えば、接合対象となる電極パッド１１３および電極パッド１１４が金（Ａｕ）から構成されている場合、バンプ１０３およびバンプ１０４もＡｕから構成すればよい。
バンプ１０３およびバンプ１０４の厚さ（高さ）は、素子１０２の基板反り量より十分厚いことが望ましい。例えば、バンプ１０３およびバンプ１０４の厚さは、１〜１０μｍとすればよい。上述しためっき法によれば、このような厚膜化が容易である。
ところで、バンプの寸法は、小型・高集積化や接合荷重の観点では小さいほうが望ましい。しかしながら、バンプの寸法は、接合装置のアライメント精度（一般的には１〜１０μｍ程度）で制限される。以上のことを踏まえると、例えば、バンプ１０３およびバンプ１０４の内導体直径・外導体幅・および内導体と外導体間の間隔は、各々３０〜１００μｍ程度が望ましい。
また、バンプに用いる金属は、接合対象の電極パッド１１３および電極パッド１１４と同一材料が望ましい。これらの間で異なる金属材料を用いると、経時的に接合界面において金属化合物が生じることで接合面が脆くなり、また、金属拡散によるボイドが生じ接合強度が劣化する恐れがある。これらを回避するためには、バンプおよび電極パッドは、同じ金属材料とすることが重要である。
次に、図２Ｅに示すように、電極パッド１１３，電極パッド１１４と接合させるバンプ１０３，バンプ１０４の接合面１０３ａ，接合面１０４ａを凹凸形状にする。接合面１０３ａ，接合面１０４ａに、サブミクロンサイズの凹凸形状を形成する。例えば、金属粒子を含む有機溶剤を、接合面１０３ａ，接合面１０４ａに塗布し、仮焼成した後に、ナノインプリント法を用いて凹凸形状に加工しておいたモールド材を押し当てることで、接合面１０３ａ，接合面１０４ａを凹凸形状にすることができる。金属粒子は、バンプと同じ金属材料から構成する。
また、接合面１０３ａ，接合面１０４ａに、リソグラフィー工程で数百ナノメートルサイズの凹凸パターンを有するレジストマスクパターンを形成した後、これをマスクとしてプラズマエッチングを行い、接合面１０３ａ，接合面１０４ａを部分的にエッチングすることで凹凸構造を形成してもよい。
次に、図２Ｆに示すように、実装基板１０１を用意する。実装基板１０１には、素子１０２のグランド配線１２１および信号配線１２２に対応するグランド配線１１１および信号配線１１２が形成されている。実装基板１０１は、例えば、アルミナなどのセラミックから構成されている。また、実装基板１０１は、シリコンやガラス製インタポーザ、または他の半導体から構成してもよい。このような材料から構成された実装基板１０１の上に、例えば、Ａｕからなる配線構造を形成する。実装基板１０１の上に形成された一部の配線構造が、グランド配線１１１および信号配線１１２である。
次に、図２Ｇに示すように、バンプ１０３およびバンプ１０４に対応する電極パッド１１３および電極パッド１１４を、グランド配線１１１および信号配線１１２に接続して形成する。例えば、公知のリソグラフィー技術により、電極パッド１１３，電極パッド１１４の形成箇所に開口部を有するレジストパターンを形成する。次いで、この上から真空蒸着法，めっき法などにより金属材料を堆積する。この後、レジストパターンを除去（リフトオフ）すれば、電極パッド１１３，電極パッド１１４が形成できる。
なお、内導体となる部分と外導体となる部分とが、アライメント精度により実装時に短絡することを避けるため、電極パッド１１４の内導体直径および電極パッド１１３のリング幅は、接合に用いる接合装置のアライメント誤差を許容できるように、バンプ１０４の内導体直径およびバンプ１０３のリング幅より大きい寸法とする。
次に、バンプ１０３の接合面１０３ａと電極パッド１１３の接合面１１３ａ、およびバンプ１０４の接合面１０４ａと電極パッド１１４の接合面１１４ａとを、表面活性化接合により接合する。表面活性化接合は、超高真空中においてアルゴンプラズマやイオンビームを接合対象の面（せつごうめん）に照射し、接合面に付着している酸素や水分などの不純物を取り除き清浄化した後、接合面同士を接合する技術である。この接合では、接合面の不純物が取り除かれると同時に、接合面が接合し易い活性な状態になるため、拡散接合に比較して、低温・低加圧条件で高い強度の接合を得ることができる。
実装基板１０１および素子１０２を１０-6Ｐａ台の真空チャンバに入れる。次いで、各接合面に向けてＡｒビームを照射する。Ａｒ原子がバンプや電極パッドの接合面に衝突することで、接合面の金属表面に付着していた水分や酸素といった不純物が取り除かれ、化学的に活性な金属面が形成される。ただし、Ａｒビームによる表面活性化は長時間行うとバンプや電極パッド自体がエッチングされてしまうため、表面状態によって異なるが、照射時間は４００秒程度とする。
以上のようにして表面活性化を行った後、図２Ｈに示すように、実装基板１０１の実装面と素子１０２の実装面とを向き合わせ、バンプ１０３の接合面１０３ａと電極パッド１１３の接合面１１３ａとが対向し、バンプ１０４の接合面１０４ａと電極パッド１１４の接合面１１４ａとが対向する状態に、両者を位置合わせする。次いで、両者を接近させ、バンプ１０３の接合面１０３ａと電極パッド１１３の接合面１１３ａとを突き合わせ、バンプ１０４の接合面１０４ａと電極パッド１１４の接合面１１４ａとを突き合わせる。
この状態で、実装基板１０１と素子１０２との間に荷重を加え、また１５０℃程度に加熱する。これにより、バンプ１０３の接合面１０３ａと電極パッド１１３の接合面１１３ａとを接合し、バンプ１０４の接合面１０４ａと電極パッド１１４の接合面１１４ａとを接合し、素子１０２を実装基板１０１に実装する。なお、接合時には、真空チャンバ内に不活性なガスが導入されている状態としてもよい。以上の接合工程は、真空チャンバ内に内蔵された、アライメント機構を備える接合装置により行えばよい。また、電極パッドやバンプをＡｕから構成している場合、表面活性化を行った後、真空チャンバより実装基板１０１および素子１０２を搬出し、別途の接合装置により接合を行うようにしてもよい。
接合時の加重は、バンプ１０３およびバンプ１０４の接合面１０３ａおよび接合面１０４ａの小さな凸部に集中するため、平坦なバンプ構造を用いた場合よりもさらに加重を減らすことができる。この結果、素子１０２の破損が抑制できる。例えば、凸部の面積が接合面の全面積の半分程度であれば、約半分程度の荷重で上述した接合が可能となる。
また、凹凸を形成しない電極パッドの接合面は、ある程度の平坦性が得られていればよい。本発明では、バンプの凹凸とされた接合面が塑性変形し、面内のバンプ高さばらつきを吸収するため信頼性の高い接合が実現できる。ただし、電極パッドの接合面は、当然ながら、より平坦な状態であるほどよい。例えば、一般には、接合に必要な荷重は、表面粗さや接合するバンプの材質によって変化するが、バンプおよび電極パッドをＡｕから構成する場合、電極パッドの表面の表面粗さをＲａ＝１０ｎｍ以下とすることで、５０ＭＰａ程度の荷重で十分な強度を得ることができる。このようにすることで、接合時の荷重がバンプ部分のみに局所的に印加されるフリップチップ実装時における素子１０２の破損を抑制する上でより効果的である。
さらに接合時の加重を減らしたい場合には、電極パッドに接合させる接合面を凹凸形状にしたバンプを、表面活性化接合により接合する前に加熱処理をすることで軟化させる前処理を行ってもよい。例えばバンプ材質がＡｕであれば、２００℃程度で３０分程の条件で加熱することで、Ａｕが再結晶化してビッカース硬さが半分以下になるため、接合時の荷重も半分程度に低減することができる。
ところで、バンプの接合面の面積を適宜に設定することで、さらに接合部の高周波特性を向上させられる可能性がある。上述した接合では、非常に高い接合強度を得られる。具体的には、バンプおよび電極パッドをＡｕから構成した場合の接合において、１ｍｍ2程度の接合面積で５ｋｇｆ以上のシェア強度を示す。このため、素子１０２に形成されているバンプ合計の接合面積が、１．０ｍｍ2以上となる場合では、従来では、半導体素子と実装基板の接合強度を補うために必要であった有機アンダーフィル材を用いることなく、ＭＩＬ規格（ＭＩＬ−ＳＴＤ−８８３Ｈ）で規定されるシェア強度を十分に満たせる可能性がある。このように、アンダーフィルを必要としない構成とすることで、有機アンダーフィル材による高周波信号の誘電ロスを減らすことができ、さらに高周波特性を向上させることができる。
以上に説明したように、本発明によれば、電極パッドと接合させるバンプの接合面を凹凸形状にし、バンプの接合面と電極パッドの接合面とを表面活性化接合により接合するようにしたので、従来のフリップチップ実装では困難であったプロセス条件を緩和しながら小型化・高集積化と高速化が同時に実現できるようになる。
まず、表面活性化接合法を用いることで、従来、固相金属同士の拡散接合では４００℃以上必要であった実装（接合）プロセス温度を１５０℃程度と低く抑えることができる。これにより、化合物半導体素子の電気特性を損なうこと無く実装が可能となる。
また、バンプの接合面をサブミクロンオーダの凹凸構造としているので、接合時に特に凸部に荷重が集中し塑性変形が容易になるため、凹凸部を設けない平坦なバンプを用いた場合よりも低荷重で効果的な接合ができる。これにより、機械強度が低い化合物半導体素子の破損が防止でき、歩留まりを向上させることができる。
また、バンプには配線材料であるＡｕやＣｕといった高融点金属を用いることができるので、接合時にバンプが溶融することがなく、加圧によるバンプ金属の横方向への広がりが小さく、バンプ内導体と外導体の接触などが抑制できるようになる。このため、接合装置のアライメント精度が許す限り、バンプ構造を小型化することが可能となる。
また、バンプ接合面の凹凸構造が、実装基板あるいは半導体素子に生じている反りやバンプ高さの面内ばらつきによる未接合領域の発生を抑制する。バンプに、電極パッド部とは異なる金属から構成される低融点はんだを用いる場合、接合によって生じる金属化合物が生成する。一般的に、このような金属化合物は機械的に脆く、また金属拡散反応により組成が経時的に変化するため、接合強度の長期的な信頼性に問題が生じる危険性がある。これに対し、本発明によれば、接合部を単一金属のみで構成することから、上述したような問題が抑制できるようになる。
なお、バンプは、接合面に形成されている凹凸が、接合時の圧力で塑性変形し、接合面同士が密着して直接接合した状態になることが重要である。従って、バンプは、Ｃｕ，Ａｕ，Ｐｔなどの延性を有する金属材料から構成することが重要である。また、Ａｕなどからバンプを構成することで、高い耐腐食性が得られ、実装状態の信頼性を向上させることができる。
以上に説明したように、本発明によれば、特性を劣化させることなく、小型で高速化が可能な状態で、化合物半導体素子が実装できるようなる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、主にバンプが同軸構造の場合を例に説明したが、これに限るものではない。化合物半導体をフリップチップ実装するときに用いられる全てのバンプの接合に、本発明は適用可能である。
１０１…実装基板、１０２…素子、１０３…バンプ、１０４…バンプ、１０５…保護膜、１１１…グランド配線、１１２…信号配線、１１３，１１４…電極パッド、１２１…グランド配線、１２２…信号配線。
Claims (3)
- 化合物半導体からなる素子の表面に形成された信号配線および前記信号配線の周囲を囲う状態に形成されたグランド配線の各々に接続するバンプを形成する工程と、
前記素子が実装される実装基板の表面に形成された信号配線および前記信号配線の周囲を囲う状態に形成されたグランド配線の各々に電極パッドを形成する工程と、
各々の前記電極パッドに接合させる各々の前記バンプの接合面を凹凸形状にする工程と、
各々の前記バンプの接合面と各々の前記電極パッドの接合面とを表面活性化接合により接合する工程と
を少なくとも備え、
前記素子のグランド配線に形成されたバンプおよび前記実装基板のグランド配線に形成された電極パッドは、前記素子の信号配線に形成されたバンプおよび前記実装基板の信号配線に形成された電極パッドを取り囲む状態に輪状に形成し、
前記素子のグランド配線に形成されたバンプおよび前記実装基板のグランド配線に形成された電極パッドを外導体とし、前記素子の信号配線に形成されたバンプおよび前記実装基板の信号配線に形成された電極パッドを内導体とする同軸構造とし、
前記バンプと前記電極パッドとは同じ金属から構成し、
前記実装基板の信号配線に形成された電極パッドの内導体半径は、前記素子の信号配線に形成されたバンプの内導体直径より大きい寸法とし、
前記実装基板のグランド配線に形成された電極パッドのリング幅は、前記素子のグランド配線に形成されたバンプのリング幅より大きい寸法とすることを特徴とする実装方法。 - 請求項１記載の実装方法において、
前記電極パッドに接合させる前記接合面を凹凸形状にした前記バンプを、表面活性化接合により接合する前に熱処理をすることで軟化させる前処理を行う工程を備えることを特徴とする実装方法。 - 請求項１または２記載の実装方法において、
前記バンプの接合面および前記電極パッドの接合面にアルゴンビームを照射することにより前記表面活性化接合を行うことを特徴とする実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012241595A JP6100503B2 (ja) | 2012-11-01 | 2012-11-01 | 実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012241595A JP6100503B2 (ja) | 2012-11-01 | 2012-11-01 | 実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014093339A JP2014093339A (ja) | 2014-05-19 |
| JP6100503B2 true JP6100503B2 (ja) | 2017-03-22 |
Family
ID=50937242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012241595A Expired - Fee Related JP6100503B2 (ja) | 2012-11-01 | 2012-11-01 | 実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6100503B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102627991B1 (ko) * | 2016-09-02 | 2024-01-24 | 삼성디스플레이 주식회사 | 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법 |
| JP7189441B2 (ja) * | 2019-04-17 | 2022-12-14 | 日亜化学工業株式会社 | 実装方法 |
| EP4318567A1 (en) * | 2021-03-30 | 2024-02-07 | Mitsui Mining & Smelting Co., Ltd. | Multilayer substrate manufacturing method and wiring substrate |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323928U (ja) * | 1989-07-19 | 1991-03-12 | ||
| JPH04340732A (ja) * | 1991-05-17 | 1992-11-27 | Toshiba Corp | 実装回路装置 |
| JP3640876B2 (ja) * | 2000-09-19 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置及び半導体装置の実装構造体 |
| US7659148B2 (en) * | 2004-04-08 | 2010-02-09 | Panasonic Corporation | Bonding method and apparatus |
| JP4385878B2 (ja) * | 2004-07-20 | 2009-12-16 | パナソニック電工株式会社 | 実装方法 |
| JP2006344672A (ja) * | 2005-06-07 | 2006-12-21 | Fujitsu Ltd | 半導体チップとそれを用いた半導体装置 |
| JP2011109002A (ja) * | 2009-11-20 | 2011-06-02 | Citizen Holdings Co Ltd | 集積デバイスおよび集積デバイスの製造方法 |
| JP2011114133A (ja) * | 2009-11-26 | 2011-06-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2012
- 2012-11-01 JP JP2012241595A patent/JP6100503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014093339A (ja) | 2014-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6350759B2 (ja) | 半導体装置 | |
| KR101870169B1 (ko) | 재배선층을 가지는 반도체 패키지 및 이의 제조방법 | |
| US7453154B2 (en) | Carbon nanotube via interconnect | |
| US8462516B2 (en) | Interconnect structure and a method of fabricating the same | |
| JP2000114413A (ja) | 半導体装置、その製造方法および部品の実装方法 | |
| US20090294158A1 (en) | Electronic circuit and method for manufacturing same | |
| JP5813552B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP5894092B2 (ja) | 半導体装置の実装構造および半導体装置の製造方法 | |
| JP6100503B2 (ja) | 実装方法 | |
| JP6054188B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3287408B2 (ja) | 半導体装置および半導体基板貫通導体の形成方法 | |
| JP4412072B2 (ja) | 電子部品の実装方法，半導体モジュール及び半導体装置 | |
| KR20230010170A (ko) | 반도체 장비 및 제조방법 | |
| WO2011007507A1 (ja) | 半導体パッケージ用基板および半導体パッケージ用基板の製造方法 | |
| JP2014022699A (ja) | パッケージおよびその製造方法 | |
| JP2021145329A (ja) | Ｒｆ回路モジュール及びその製造方法 | |
| US11784625B2 (en) | Packaging method and package structure for filter chip | |
| US20210225783A1 (en) | Semiconductor device package and the method of manufacturing the same | |
| CN113395079B (zh) | Rf电路模块及其制造方法 | |
| WO2021182149A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6990029B2 (ja) | 電子機器および電子機器の製造方法 | |
| JP3693633B2 (ja) | 半導体装置の製造方法 | |
| TW202318929A (zh) | 內埋式封裝結構 | |
| TW202403995A (zh) | 半導體裝置和使用嵌入塊基板形成薄散熱的方法 | |
| JP3568534B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170223 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6100503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |