JP3693633B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3693633B2 JP3693633B2 JP2002181640A JP2002181640A JP3693633B2 JP 3693633 B2 JP3693633 B2 JP 3693633B2 JP 2002181640 A JP2002181640 A JP 2002181640A JP 2002181640 A JP2002181640 A JP 2002181640A JP 3693633 B2 JP3693633 B2 JP 3693633B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- carrier
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、キャリア上に複数の半導体チップを積層してなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
キャリア上に複数の半導体チップを積層した半導体装置（いわゆる、スタックドパッケージ）の構造の一例として、キャリア上に半導体チップ（以下、「下チップ」という。）がフリップチップボンディングされ、この下チップとキャリアとの間にアンダーフィル材が充填されており、更に別の半導体チップ（以下、「上チップ」という。）が下チップ上にダイボンディングされた構造が挙げられる。
【０００３】
従来、このスタックドパッケージを製造する方法としては、図１０および図１１に示すような方法が採用されていた。図１０は、従来の製造方法を説明するための工程断面図であり、図１１は、この製造方法を説明するためのフロー図である。この従来の製造方法においては、まず、所定の厚みに加工された下チップ２が供給され、その電極部分にバンプ１が形成される（図１０Ａ）。次に、バンプ1の先端に導電性樹脂３を転写する（図１０Ｂ）。続いて、この下チップ２をキャリア４の所定の位置に実装し、硬化炉（図示せず。）にて加熱して導電性樹脂３を硬化させる（図１０Ｃ）。次に、キャリア４と下チップ２との間にアンダーフィル材６を注入し（図１０Ｄ）、硬化炉（図示せず。）にて加熱して、アンダーフィル材６を硬化させる。これにより、下チップのフリップチップ実装を完成させる。更に、フリップチップ実装された下チップの上に、所定の厚みに加工された上チップ５をダイボンディングし（図１０Ｅ）、上チップ５とキャリア４とをワイヤボンディングにて電気的に接続する（図１０Ｆ）。最後に、全体を封止し、ボール電極９を付けて、半導体装置を完成させる（図１０Ｇ）。
【０００４】
【発明が解決しようとする課題】
上記従来の製造方法においては、図１２に示すように、下チップ２の厚みが薄いと、キャリア４と下チップ２との間にアンダーフィル材６を充填するときに、アンダーフィル材６が下チップ２の上面、すなわち上チップとのダイボンディング面に回りこみ、上チップのダイボンディングを安定して実施できなくなるという問題があった。そのため、従来の製造方法では、下チップを一定の厚み以上に設定する必要があり、そのためパッケージの薄型化に対応することが困難であった。
【０００５】
本発明は、キャリア上に複数の半導体チップが積層されてなる半導体装置の製造において、半導体チップの厚みに制限を設けることなく半導体チップ同士間の良好な接続性を実現し、その結果、半導体装置の薄型化を可能にする製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、本発明の半導体装置の製造方法は、キャリア上またはキャリアに実装された第１の半導体チップ上に、第２の半導体チップおよび第３の半導体チップがこの順序で積層された半導体装置の製造方法であって、前記第２の半導体チップ表面にバンプを形成する工程と、前記キャリアまたは前記第１の半導体チップ上に前記第２の半導体チップを搭載し、前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとを前記バンプを介して接続するとともに、前記第２の半導体チップの前記バンプが形成されていない部分と、前記キャリアまたは前記第１の半導体チップとを仮止めする工程と、前記第２の半導体チップ上に前記第３の半導体チップを搭載する工程と、前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとの間隙にアンダーフィル材を充填する工程とを含み、前記アンダーフィル材を充填する工程が、前記第２の半導体チップ上に前記第３の半導体チップを搭載する工程の後に実施されることを特徴とする。
【０００７】
【発明の実施の形態】
本発明の製造方法によれば、前記アンダーフィル材を充填する際には、既に、第２の半導体チップ（下チップ）上に第３の半導体チップ（上チップ）が搭載されているため、アンダーフィル材が第２の半導体チップの上面にはみ出して付着しても、第２の半導体チップと第３の半導体チップとの接続性になんら影響を及ぼさない。よって、第２の半導体チップの厚みに制限を設けることなく、第２の半導体チップと第３の半導体チップとの安定した接続を達成することができる。その結果、半導体装置の薄型化を図ることが可能となる。
【０００８】
前記製造方法は、前記第３の半導体チップが前記第２の半導体チップよりも大きい場合に特に有用である。このような場合、従来の製造方法では、図１３に示すように、上チップの端部の下方にはアンダーフィル材が充填されないため、上チップをワイヤーボンディングする際に、上チップに衝撃がかかりチップの破損などを招くおそれがあった。しかしながら、前記製造方法を採用すれば、第３の半導体チップ（上チップ）端部の下方にもアンダーフィル材が充填されるため、このようなワイヤーボンディングを実施する場合であっても、第３の半導体チップにかかる衝撃を緩和することができる。
【０００９】
更に、従来の製造方法では、図１４に示すように、前記第３の半導体チップが前記第２の半導体チップよりも大きいと、上チップの端部の下方にはアンダーフィル材が充填されないため、半導体装置全体を封止する場合にボイドが発生しやすいという問題があった。しかしながら、前記製造方法を採用すれば、このようなボイドの発生を抑制することができる。
【００１０】
前記製造方法においては、前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとを前記バンプを介して接続するとともに、前記第２の半導体チップの前記バンプが形成されていない部分と、前記キャリアまたは前記第１の半導体チップとを仮止めする。仮止めの方法としては、例えば、予め前記キャリアまたは前記第１の半導体チップ表面に仮止め剤を付与しておき、これにより前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとを接続する方法が挙げられる。この例によれば、仮止め剤を用いることにより、第３の半導体チップを第２の半導体チップ上に搭載する際に、第２の半導体チップとキャリアまたは第１のチップとの接続部分にかかる負荷が軽減されるため、第２の半導体チップとキャリアまたは第１のチップとの接続性が向上する。
【００１１】
また、前記製造方法においては、更に、前記第３の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の後に実施されることが好ましい。この好ましい例によれば、第３の半導体チップの電極とキャリアの電極とをワイヤーボンディングする際に、第３の半導体チップにかかる負荷を緩和して不良発生を抑制することができる。
【００１２】
また、前記製造方法を、前記第１の半導体チップ上に前記第２の半導体チップおよび前記第３の半導体チップを積層した半導体装置の製造に適用する場合においては、前記第１の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の前に実施されることが好ましい。この好ましい例によれば、第１の半導体チップの電極とキャリアの電極とを接続するためのワイヤーボンディング接合部を、アンダーフィル材により保護することができるため、接続信頼性を更に向上させることができる。
【００１３】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１４】
（実施の形態１)
図１は、本発明の実施の形態１に係る半導体装置の製造方法の一例を説明するための工程断面図である。また、図２は、この製造方法の一例を説明するためのフロー図である。本実施形態において製造される半導体装置は、キャリア上に２個の半導体チップが積層されたものである。なお、本実施形態では、一段目の半導体チップを「下チップ」、二段目の半導体チップを「上チップ」ともいう。
【００１５】
まず、一段目となる半導体チップ（下チップ）２が供給される。このチップ表面には電極が形成されており、この電極にバンプ１が形成される（図１Ａ）。バンプ１としては、例えば、金バンプを用いることができる。
【００１６】
続いて、バンプ1の先端に導電性樹脂３を付与する（図１Ｂ）。導電性樹脂３としては、例えば、エポキシ樹脂およびフェノール樹脂などの熱硬化性樹脂に、金、銀、銅、ニッケルおよびこれらの合金などの金属フィラーを添加したものを使用することができる。この工程は、図１Ｂに示すように、バンプ1が形成された下チップ２を反転し、所定の膜厚にコントロールされた導電性樹脂３にバンプ1を浸けて、バンプ1の先端に導電性樹脂３を転写することにより実施できる。
【００１７】
前記チップ２を、バンプ１が形成された面をキャリア４側に向けて、キャリア４上の所定の位置に位置決め実装する（図１Ｃ）。その後、図示されない硬化炉にて、導電性樹脂３を硬化させる。キャリア４は、絶縁性基板とその表面に形成された電極とを備えており、この電極と前記チップ２の電極とがバンプ１を介して電気的に接続される。絶縁性基板としては、例えば、ガラス、セラミックスなどの無機系絶縁性基板、エポキシ樹脂などの有機系絶縁性基板が使用できる。また、電極としては、金、銀、銅、鉛、ニッケルおよびこれらの合金などを使用することができる。
【００１８】
次に、下チップ２上に、二段目となる半導体チップ（上チップ）５を搭載する（図１Ｄ）。上チップ５表面には電極が形成されているが、上チップ５は、この電極面とは反対の面（チップの裏面）を下チップ２側に向けて搭載される。また、下チップ２と上チップ５との界面には接着剤を介在させる。すなわち、上チップ５は、下チップ２上にダイボンディングされる。
【００１９】
ダイボンディング後、下チップ２とキャリア４との間隙にアンダーフィル材６を注入する（図１Ｅ）。アンダーフィル材６としては、例えば、アクリル系樹脂、エポキシ系樹脂などの熱硬化性樹脂に、必要に応じて溶媒などを添加したものを使用することができる。
【００２０】
続いて、硬化炉（図示せず。）にて、アンダーフィル材６を硬化させる。そして、上チップ５の電極とキャリア４の電極とを、ワイヤ７により電気的に接続する（図１Ｆ）。更に、全体を封止樹脂８により封止した後、ボール電極９を付けて、半導体装置を完成させる（図１Ｇ）。
【００２１】
なお、上記製造方法においては、図３および図４に示すように、下チップ２をキャリア４に実装する際に、予め、キャリア４の下チップ２が搭載される部分に、仮止め剤１０を塗布しておくことが好ましい。この場合、仮止め剤１０は、キャリア４の下チップ２が搭載される領域であって、且つ、キャリア４の電極が形成された領域以外の部分に塗布される。仮止め剤１０としては、キャリア４と下チップ２とを接着し得るものであれば特に限定するものではないが、例えば、エポキシ系樹脂、フェノール系樹脂等の絶縁性接着剤などを含む接着剤を使用することができる。
【００２２】
上記製造方法においては、図５に示すように、下チップ２とキャリア４との間隙にアンダーフィル材６を注入する際に、既に下チップ２の上には上チップ５がダイボンディングされている。よって、アンダーフィル材６が下チップ２上面にはみ出して付着しても、下チップ２と上チップ５との接続性になんら影響を及ぼさない。よって、下チップ２の厚みに制限を設けず薄型対応可能となり、下チップ２の厚みを、例えば０．２ｍｍ以下、更には０．１ｍｍ以下とすることができる。なお、下チップ２の厚みの下限については、特に限定するものではなく、例えば０．０５ｍｍ以上である。
【００２３】
更に、図６に示すように、上チップ５が下チップ２より大きい場合は、上記のような効果に加えて、上チップ５とキャリア４との間隙にもアンダーフィル材６が充填されるため（図６Ａ参照）、後の上チップ５のワイヤーボンディング工程において、上チップ５にかかる衝撃を緩和して不良発生を抑制するという効果も得られる（図６Ｂ参照）。
【００２４】
更に、図７に示すように、上チップ５が下チップ２より大きい場合は、上チップ５とキャリア４との間隙にもアンダーフィル材６が充填されるため（図７Ａ参照）、全体を封止する工程において、封止樹脂内にボイドが発生することを抑制するという効果も得られる（図７Ｂ参照）。
【００２５】
(実施の形態２)
図８は、本発明の実施の形態２に係る半導体装置の製造方法の一例を説明するための工程断面図である。また、図９は、この製造方法の一例を説明するためのフロー図である。本実施形態において製造される半導体装置は、キャリア上に４個の半導体チップが積層されたものである。
【００２６】
まず、一段目となるチップ２の電極にバンプ１が形成され（図８Ａ）、バンプ1の先端に導電性樹脂３を付与する（図８Ｂ）。このチップ２を、バンプが形成された面をキャリア側に向けて、キャリア４上に実装した後（図８Ｃ）、導電性樹脂３を硬化させる。次に、前記一段目のチップ２上に、二段目となるチップ５をダイボンディングする（図８Ｄ）。その後、一段目のチップ２とキャリア４との間隙にアンダーフィル材６を注入し（図８Ｅ）、これを硬化させる。そして、二段目のチップ５の電極とキャリア４の電極とを、ワイヤ７により電気的に接続する（図８Ｆ）。なお、ここまでの工程は、実施の形態１と同様にして実施することができる。
【００２７】
次に、好ましくは、二段目のチップ５表面の三段目のチップ２が搭載される部分に、仮止め剤１０が塗布される（図８Ｇ）。この仮止め剤１０としては、実施の形態１で例示したものと同様の接着剤を使用することができる。
【００２８】
三段目となる半導体チップ（本実施形態においては、この三段目のチップを「下チップ」ともいう。）１１が供給され、このチップの電極にバンプ１２が形成される。更に、このバンプ１２の先端に導電性樹脂１３が付与される。この三段目のチップ１１を、バンプ１２が形成された面を前記二段目のチップ５側に向けて、前記二段目のチップ５上に実装した後、導電性樹脂１３を硬化させる（図８Ｈ）。これにより、三段目のチップ１１を、二段目のチップ５上にフリップチップ実装する。なお、これらの工程は、一段目のチップ２をキャリア４上に実装するための操作と実質的に同様の操作により実施できる。
【００２９】
次に、三段目のチップ１１上に四段目となる半導体チップ（本実施形態においては、この四段目のチップを「上チップ」ともいう。）１４をダイボンディングする（図８Ｉ）。その後、三段目のチップ１１と二段目のチップ５との間隙にアンダーフィル材６を注入し（図８Ｊ）、これを硬化させる。なお、アンダーフィル材６としては、実施の形態１で例示したものと同様の材料を使用することができる。
【００３０】
その後、四段目のチップ１４の電極とキャリア４の電極とを、ワイヤ７により電気的に接続する。最後に、全体を封止樹脂８で封止し、ボール電極９を付けることにより、半導体装置が得られる（図８Ｋ）。
【００３１】
本実施形態によれば、前述した実施の形態１と同様に、下チップ（三段目のチップ）と二段目のチップとの間隙にアンダーフィル材を注入する際に、アンダーフィル材が下チップ上面にはみ出して付着しても、下チップと上チップ（四段目のチップ）との接続性になんら影響を及ぼさないため、下チップの厚みに制限を設けず薄型対応可能となる。また、上チップが下チップより大きい場合、上チップのワイヤーボンディング工程において上チップにかかる衝撃を緩和して不良発生を抑制するという効果も得られる。また、半導体装置全体を封止する際のボイドの発生を抑制することもできる。
【００３２】
更に、本実施形態では、上記効果に加えて、二段目チップのワイヤボンディングの接合部を保護し、接続信頼性を向上させるという効果が得られる。
【００３３】
なお、上記説明においては、キャリア上に４個の半導体チップが積層された半導体装置を製造する場合を例示したが、本発明はこれに限定されるものではなく、更に多くの半導体チップが積層した半導体装置の製造に適用することも可能である。この場合、上記説明したような手順を必要な回数だけ繰り返せばよい。
【００３４】
また、上記説明では、２段目のチップと３段目のチップとの接続をフィリップチップ実装により実現し、この両チップ間にアンダーフィル材を充填した場合を例示したが、本発明はこれに限定されるものではない。例えば、２段目のチップと３段目のチップとの接続をダイボンディングにより実現し、３段目のチップと４段目のチップとの接続をフィリップチップ実装として、この両チップ間にアンダーフィル材を充填するなど、製造しようとする半導体装置に応じた任意の構成とすることが可能である。
【００３５】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、キャリア上に複数の半導体チップが積層されてなる半導体装置の製造において、半導体チップの厚みに制限を設けることなく、半導体チップ同士間の良好な接続性を実現し、その結果、半導体装置の薄型化を可能にする。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の製造方法の一例を説明するための工程断面図である。
【図２】 本発明の実施の形態１に係る半導体装置の製造方法の一例を説明するためのフロー図である。
【図３】 本発明の実施の形態１に係る半導体装置の製造方法の別の一例を説明するための工程断面図である。
【図４】 本発明の実施の形態１に係る半導体装置の製造方法の別の一例を説明するためのフロー図である。
【図５】 本発明の実施の形態１に係る半導体装置の製造方法の一例により達成される効果を説明するための断面図である。
【図６】 本発明の実施の形態１に係る半導体装置の製造方法の一例により達成される効果を説明するための断面図である。
【図７】 本発明の実施の形態１に係る半導体装置の製造方法の一例により達成される効果を説明するための断面図である。
【図８】 本発明の実施の形態２に係る半導体装置の製造方法の一例を説明するための工程断面図である。
【図９】 本発明の実施の形態２に係る半導体装置の製造方法の一例を説明するためのフロー図である。
【図１０】 従来の半導体装置の製造方法を説明するための工程断面図である。
【図１１】 従来の半導体装置の製造方法を説明するためのフロー図である。
【図１２】 従来の半導体装置の製造方法において生じる問題を説明するための断面図である。
【図１３】 従来の半導体装置の製造方法において生じる問題を説明するための断面図である。
【図１４】 従来の半導体装置の製造方法において生じる問題を説明するための断面図である。
【符号の説明】
１ バンプ
２ 一段目の半導体チップ
３ 導電性樹脂
４ キャリア
５ 二段目の半導体チップ
６ アンダーフィル材
７ ワイヤ
８ 封止樹脂
９ ボール電極
１０ 仮止め剤
１１ 三段目の半導体チップ
１２ バンプ
１３ 導電性樹脂
１４ 四段目の半導体チップ
【発明の属する技術分野】
本発明は、キャリア上に複数の半導体チップを積層してなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
キャリア上に複数の半導体チップを積層した半導体装置（いわゆる、スタックドパッケージ）の構造の一例として、キャリア上に半導体チップ（以下、「下チップ」という。）がフリップチップボンディングされ、この下チップとキャリアとの間にアンダーフィル材が充填されており、更に別の半導体チップ（以下、「上チップ」という。）が下チップ上にダイボンディングされた構造が挙げられる。
【０００３】
従来、このスタックドパッケージを製造する方法としては、図１０および図１１に示すような方法が採用されていた。図１０は、従来の製造方法を説明するための工程断面図であり、図１１は、この製造方法を説明するためのフロー図である。この従来の製造方法においては、まず、所定の厚みに加工された下チップ２が供給され、その電極部分にバンプ１が形成される（図１０Ａ）。次に、バンプ1の先端に導電性樹脂３を転写する（図１０Ｂ）。続いて、この下チップ２をキャリア４の所定の位置に実装し、硬化炉（図示せず。）にて加熱して導電性樹脂３を硬化させる（図１０Ｃ）。次に、キャリア４と下チップ２との間にアンダーフィル材６を注入し（図１０Ｄ）、硬化炉（図示せず。）にて加熱して、アンダーフィル材６を硬化させる。これにより、下チップのフリップチップ実装を完成させる。更に、フリップチップ実装された下チップの上に、所定の厚みに加工された上チップ５をダイボンディングし（図１０Ｅ）、上チップ５とキャリア４とをワイヤボンディングにて電気的に接続する（図１０Ｆ）。最後に、全体を封止し、ボール電極９を付けて、半導体装置を完成させる（図１０Ｇ）。
【０００４】
【発明が解決しようとする課題】
上記従来の製造方法においては、図１２に示すように、下チップ２の厚みが薄いと、キャリア４と下チップ２との間にアンダーフィル材６を充填するときに、アンダーフィル材６が下チップ２の上面、すなわち上チップとのダイボンディング面に回りこみ、上チップのダイボンディングを安定して実施できなくなるという問題があった。そのため、従来の製造方法では、下チップを一定の厚み以上に設定する必要があり、そのためパッケージの薄型化に対応することが困難であった。
【０００５】
本発明は、キャリア上に複数の半導体チップが積層されてなる半導体装置の製造において、半導体チップの厚みに制限を設けることなく半導体チップ同士間の良好な接続性を実現し、その結果、半導体装置の薄型化を可能にする製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、本発明の半導体装置の製造方法は、キャリア上またはキャリアに実装された第１の半導体チップ上に、第２の半導体チップおよび第３の半導体チップがこの順序で積層された半導体装置の製造方法であって、前記第２の半導体チップ表面にバンプを形成する工程と、前記キャリアまたは前記第１の半導体チップ上に前記第２の半導体チップを搭載し、前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとを前記バンプを介して接続するとともに、前記第２の半導体チップの前記バンプが形成されていない部分と、前記キャリアまたは前記第１の半導体チップとを仮止めする工程と、前記第２の半導体チップ上に前記第３の半導体チップを搭載する工程と、前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとの間隙にアンダーフィル材を充填する工程とを含み、前記アンダーフィル材を充填する工程が、前記第２の半導体チップ上に前記第３の半導体チップを搭載する工程の後に実施されることを特徴とする。
【０００７】
【発明の実施の形態】
本発明の製造方法によれば、前記アンダーフィル材を充填する際には、既に、第２の半導体チップ（下チップ）上に第３の半導体チップ（上チップ）が搭載されているため、アンダーフィル材が第２の半導体チップの上面にはみ出して付着しても、第２の半導体チップと第３の半導体チップとの接続性になんら影響を及ぼさない。よって、第２の半導体チップの厚みに制限を設けることなく、第２の半導体チップと第３の半導体チップとの安定した接続を達成することができる。その結果、半導体装置の薄型化を図ることが可能となる。
【０００８】
前記製造方法は、前記第３の半導体チップが前記第２の半導体チップよりも大きい場合に特に有用である。このような場合、従来の製造方法では、図１３に示すように、上チップの端部の下方にはアンダーフィル材が充填されないため、上チップをワイヤーボンディングする際に、上チップに衝撃がかかりチップの破損などを招くおそれがあった。しかしながら、前記製造方法を採用すれば、第３の半導体チップ（上チップ）端部の下方にもアンダーフィル材が充填されるため、このようなワイヤーボンディングを実施する場合であっても、第３の半導体チップにかかる衝撃を緩和することができる。
【０００９】
更に、従来の製造方法では、図１４に示すように、前記第３の半導体チップが前記第２の半導体チップよりも大きいと、上チップの端部の下方にはアンダーフィル材が充填されないため、半導体装置全体を封止する場合にボイドが発生しやすいという問題があった。しかしながら、前記製造方法を採用すれば、このようなボイドの発生を抑制することができる。
【００１０】
前記製造方法においては、前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとを前記バンプを介して接続するとともに、前記第２の半導体チップの前記バンプが形成されていない部分と、前記キャリアまたは前記第１の半導体チップとを仮止めする。仮止めの方法としては、例えば、予め前記キャリアまたは前記第１の半導体チップ表面に仮止め剤を付与しておき、これにより前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとを接続する方法が挙げられる。この例によれば、仮止め剤を用いることにより、第３の半導体チップを第２の半導体チップ上に搭載する際に、第２の半導体チップとキャリアまたは第１のチップとの接続部分にかかる負荷が軽減されるため、第２の半導体チップとキャリアまたは第１のチップとの接続性が向上する。
【００１１】
また、前記製造方法においては、更に、前記第３の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の後に実施されることが好ましい。この好ましい例によれば、第３の半導体チップの電極とキャリアの電極とをワイヤーボンディングする際に、第３の半導体チップにかかる負荷を緩和して不良発生を抑制することができる。
【００１２】
また、前記製造方法を、前記第１の半導体チップ上に前記第２の半導体チップおよび前記第３の半導体チップを積層した半導体装置の製造に適用する場合においては、前記第１の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の前に実施されることが好ましい。この好ましい例によれば、第１の半導体チップの電極とキャリアの電極とを接続するためのワイヤーボンディング接合部を、アンダーフィル材により保護することができるため、接続信頼性を更に向上させることができる。
【００１３】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１４】
（実施の形態１)
図１は、本発明の実施の形態１に係る半導体装置の製造方法の一例を説明するための工程断面図である。また、図２は、この製造方法の一例を説明するためのフロー図である。本実施形態において製造される半導体装置は、キャリア上に２個の半導体チップが積層されたものである。なお、本実施形態では、一段目の半導体チップを「下チップ」、二段目の半導体チップを「上チップ」ともいう。
【００１５】
まず、一段目となる半導体チップ（下チップ）２が供給される。このチップ表面には電極が形成されており、この電極にバンプ１が形成される（図１Ａ）。バンプ１としては、例えば、金バンプを用いることができる。
【００１６】
続いて、バンプ1の先端に導電性樹脂３を付与する（図１Ｂ）。導電性樹脂３としては、例えば、エポキシ樹脂およびフェノール樹脂などの熱硬化性樹脂に、金、銀、銅、ニッケルおよびこれらの合金などの金属フィラーを添加したものを使用することができる。この工程は、図１Ｂに示すように、バンプ1が形成された下チップ２を反転し、所定の膜厚にコントロールされた導電性樹脂３にバンプ1を浸けて、バンプ1の先端に導電性樹脂３を転写することにより実施できる。
【００１７】
前記チップ２を、バンプ１が形成された面をキャリア４側に向けて、キャリア４上の所定の位置に位置決め実装する（図１Ｃ）。その後、図示されない硬化炉にて、導電性樹脂３を硬化させる。キャリア４は、絶縁性基板とその表面に形成された電極とを備えており、この電極と前記チップ２の電極とがバンプ１を介して電気的に接続される。絶縁性基板としては、例えば、ガラス、セラミックスなどの無機系絶縁性基板、エポキシ樹脂などの有機系絶縁性基板が使用できる。また、電極としては、金、銀、銅、鉛、ニッケルおよびこれらの合金などを使用することができる。
【００１８】
次に、下チップ２上に、二段目となる半導体チップ（上チップ）５を搭載する（図１Ｄ）。上チップ５表面には電極が形成されているが、上チップ５は、この電極面とは反対の面（チップの裏面）を下チップ２側に向けて搭載される。また、下チップ２と上チップ５との界面には接着剤を介在させる。すなわち、上チップ５は、下チップ２上にダイボンディングされる。
【００１９】
ダイボンディング後、下チップ２とキャリア４との間隙にアンダーフィル材６を注入する（図１Ｅ）。アンダーフィル材６としては、例えば、アクリル系樹脂、エポキシ系樹脂などの熱硬化性樹脂に、必要に応じて溶媒などを添加したものを使用することができる。
【００２０】
続いて、硬化炉（図示せず。）にて、アンダーフィル材６を硬化させる。そして、上チップ５の電極とキャリア４の電極とを、ワイヤ７により電気的に接続する（図１Ｆ）。更に、全体を封止樹脂８により封止した後、ボール電極９を付けて、半導体装置を完成させる（図１Ｇ）。
【００２１】
なお、上記製造方法においては、図３および図４に示すように、下チップ２をキャリア４に実装する際に、予め、キャリア４の下チップ２が搭載される部分に、仮止め剤１０を塗布しておくことが好ましい。この場合、仮止め剤１０は、キャリア４の下チップ２が搭載される領域であって、且つ、キャリア４の電極が形成された領域以外の部分に塗布される。仮止め剤１０としては、キャリア４と下チップ２とを接着し得るものであれば特に限定するものではないが、例えば、エポキシ系樹脂、フェノール系樹脂等の絶縁性接着剤などを含む接着剤を使用することができる。
【００２２】
上記製造方法においては、図５に示すように、下チップ２とキャリア４との間隙にアンダーフィル材６を注入する際に、既に下チップ２の上には上チップ５がダイボンディングされている。よって、アンダーフィル材６が下チップ２上面にはみ出して付着しても、下チップ２と上チップ５との接続性になんら影響を及ぼさない。よって、下チップ２の厚みに制限を設けず薄型対応可能となり、下チップ２の厚みを、例えば０．２ｍｍ以下、更には０．１ｍｍ以下とすることができる。なお、下チップ２の厚みの下限については、特に限定するものではなく、例えば０．０５ｍｍ以上である。
【００２３】
更に、図６に示すように、上チップ５が下チップ２より大きい場合は、上記のような効果に加えて、上チップ５とキャリア４との間隙にもアンダーフィル材６が充填されるため（図６Ａ参照）、後の上チップ５のワイヤーボンディング工程において、上チップ５にかかる衝撃を緩和して不良発生を抑制するという効果も得られる（図６Ｂ参照）。
【００２４】
更に、図７に示すように、上チップ５が下チップ２より大きい場合は、上チップ５とキャリア４との間隙にもアンダーフィル材６が充填されるため（図７Ａ参照）、全体を封止する工程において、封止樹脂内にボイドが発生することを抑制するという効果も得られる（図７Ｂ参照）。
【００２５】
(実施の形態２)
図８は、本発明の実施の形態２に係る半導体装置の製造方法の一例を説明するための工程断面図である。また、図９は、この製造方法の一例を説明するためのフロー図である。本実施形態において製造される半導体装置は、キャリア上に４個の半導体チップが積層されたものである。
【００２６】
まず、一段目となるチップ２の電極にバンプ１が形成され（図８Ａ）、バンプ1の先端に導電性樹脂３を付与する（図８Ｂ）。このチップ２を、バンプが形成された面をキャリア側に向けて、キャリア４上に実装した後（図８Ｃ）、導電性樹脂３を硬化させる。次に、前記一段目のチップ２上に、二段目となるチップ５をダイボンディングする（図８Ｄ）。その後、一段目のチップ２とキャリア４との間隙にアンダーフィル材６を注入し（図８Ｅ）、これを硬化させる。そして、二段目のチップ５の電極とキャリア４の電極とを、ワイヤ７により電気的に接続する（図８Ｆ）。なお、ここまでの工程は、実施の形態１と同様にして実施することができる。
【００２７】
次に、好ましくは、二段目のチップ５表面の三段目のチップ２が搭載される部分に、仮止め剤１０が塗布される（図８Ｇ）。この仮止め剤１０としては、実施の形態１で例示したものと同様の接着剤を使用することができる。
【００２８】
三段目となる半導体チップ（本実施形態においては、この三段目のチップを「下チップ」ともいう。）１１が供給され、このチップの電極にバンプ１２が形成される。更に、このバンプ１２の先端に導電性樹脂１３が付与される。この三段目のチップ１１を、バンプ１２が形成された面を前記二段目のチップ５側に向けて、前記二段目のチップ５上に実装した後、導電性樹脂１３を硬化させる（図８Ｈ）。これにより、三段目のチップ１１を、二段目のチップ５上にフリップチップ実装する。なお、これらの工程は、一段目のチップ２をキャリア４上に実装するための操作と実質的に同様の操作により実施できる。
【００２９】
次に、三段目のチップ１１上に四段目となる半導体チップ（本実施形態においては、この四段目のチップを「上チップ」ともいう。）１４をダイボンディングする（図８Ｉ）。その後、三段目のチップ１１と二段目のチップ５との間隙にアンダーフィル材６を注入し（図８Ｊ）、これを硬化させる。なお、アンダーフィル材６としては、実施の形態１で例示したものと同様の材料を使用することができる。
【００３０】
その後、四段目のチップ１４の電極とキャリア４の電極とを、ワイヤ７により電気的に接続する。最後に、全体を封止樹脂８で封止し、ボール電極９を付けることにより、半導体装置が得られる（図８Ｋ）。
【００３１】
本実施形態によれば、前述した実施の形態１と同様に、下チップ（三段目のチップ）と二段目のチップとの間隙にアンダーフィル材を注入する際に、アンダーフィル材が下チップ上面にはみ出して付着しても、下チップと上チップ（四段目のチップ）との接続性になんら影響を及ぼさないため、下チップの厚みに制限を設けず薄型対応可能となる。また、上チップが下チップより大きい場合、上チップのワイヤーボンディング工程において上チップにかかる衝撃を緩和して不良発生を抑制するという効果も得られる。また、半導体装置全体を封止する際のボイドの発生を抑制することもできる。
【００３２】
更に、本実施形態では、上記効果に加えて、二段目チップのワイヤボンディングの接合部を保護し、接続信頼性を向上させるという効果が得られる。
【００３３】
なお、上記説明においては、キャリア上に４個の半導体チップが積層された半導体装置を製造する場合を例示したが、本発明はこれに限定されるものではなく、更に多くの半導体チップが積層した半導体装置の製造に適用することも可能である。この場合、上記説明したような手順を必要な回数だけ繰り返せばよい。
【００３４】
また、上記説明では、２段目のチップと３段目のチップとの接続をフィリップチップ実装により実現し、この両チップ間にアンダーフィル材を充填した場合を例示したが、本発明はこれに限定されるものではない。例えば、２段目のチップと３段目のチップとの接続をダイボンディングにより実現し、３段目のチップと４段目のチップとの接続をフィリップチップ実装として、この両チップ間にアンダーフィル材を充填するなど、製造しようとする半導体装置に応じた任意の構成とすることが可能である。
【００３５】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、キャリア上に複数の半導体チップが積層されてなる半導体装置の製造において、半導体チップの厚みに制限を設けることなく、半導体チップ同士間の良好な接続性を実現し、その結果、半導体装置の薄型化を可能にする。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の製造方法の一例を説明するための工程断面図である。
【図２】 本発明の実施の形態１に係る半導体装置の製造方法の一例を説明するためのフロー図である。
【図３】 本発明の実施の形態１に係る半導体装置の製造方法の別の一例を説明するための工程断面図である。
【図４】 本発明の実施の形態１に係る半導体装置の製造方法の別の一例を説明するためのフロー図である。
【図５】 本発明の実施の形態１に係る半導体装置の製造方法の一例により達成される効果を説明するための断面図である。
【図６】 本発明の実施の形態１に係る半導体装置の製造方法の一例により達成される効果を説明するための断面図である。
【図７】 本発明の実施の形態１に係る半導体装置の製造方法の一例により達成される効果を説明するための断面図である。
【図８】 本発明の実施の形態２に係る半導体装置の製造方法の一例を説明するための工程断面図である。
【図９】 本発明の実施の形態２に係る半導体装置の製造方法の一例を説明するためのフロー図である。
【図１０】 従来の半導体装置の製造方法を説明するための工程断面図である。
【図１１】 従来の半導体装置の製造方法を説明するためのフロー図である。
【図１２】 従来の半導体装置の製造方法において生じる問題を説明するための断面図である。
【図１３】 従来の半導体装置の製造方法において生じる問題を説明するための断面図である。
【図１４】 従来の半導体装置の製造方法において生じる問題を説明するための断面図である。
【符号の説明】
１ バンプ
２ 一段目の半導体チップ
３ 導電性樹脂
４ キャリア
５ 二段目の半導体チップ
６ アンダーフィル材
７ ワイヤ
８ 封止樹脂
９ ボール電極
１０ 仮止め剤
１１ 三段目の半導体チップ
１２ バンプ
１３ 導電性樹脂
１４ 四段目の半導体チップ
Claims (4)
- キャリア上またはキャリアに実装された第１の半導体チップ上に、第２の半導体チップおよび第３の半導体チップがこの順序で積層された半導体装置の製造方法であって、
前記第２の半導体チップ表面にバンプを形成する工程と、前記キャリアまたは前記第１の半導体チップ上に前記第２の半導体チップを搭載し、前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとを前記バンプを介して接続するとともに、前記第２の半導体チップの前記バンプが形成されていない部分と、前記キャリアまたは前記第１の半導体チップとを仮止めする工程と、前記第２の半導体チップ上に前記第３の半導体チップを搭載する工程と、前記第２の半導体チップと前記キャリアまたは前記第１の半導体チップとの間隙にアンダーフィル材を充填する工程とを含み、前記アンダーフィル材を充填する工程が、前記第２の半導体チップ上に前記第３の半導体チップを搭載する工程の後に実施されることを特徴とする半導体装置の製造方法。 - 前記第３の半導体チップが前記第２の半導体チップよりも大きい請求項１に記載の半導体装置の製造方法。
- 更に、前記第３の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の後に実施される請求項１または請求項２に記載の半導体装置の製造方法。
- 前記第１の半導体チップ上に前記第２の半導体チップおよび前記第３の半導体チップを積層する場合において、
前記第１の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の前に実施される請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002181640A JP3693633B2 (ja) | 2002-06-21 | 2002-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002181640A JP3693633B2 (ja) | 2002-06-21 | 2002-06-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031420A JP2004031420A (ja) | 2004-01-29 |
| JP3693633B2 true JP3693633B2 (ja) | 2005-09-07 |
Family
ID=31178426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002181640A Expired - Fee Related JP3693633B2 (ja) | 2002-06-21 | 2002-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3693633B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5581064B2 (ja) * | 2010-01-14 | 2014-08-27 | パナソニック株式会社 | 半導体装置 |
-
2002
- 2002-06-21 JP JP2002181640A patent/JP3693633B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004031420A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289346B2 (en) | Method for fabricating electronic package | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| JP2004031607A (ja) | 半導体装置及びその製造方法 | |
| JPWO2008105535A1 (ja) | 半導体装置及びその製造方法 | |
| JP2008166373A (ja) | 半導体装置およびその製造方法 | |
| JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
| JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP5547703B2 (ja) | 半導体装置の製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| US10854576B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002110856A (ja) | 半導体装置の製造方法 | |
| JP3693633B2 (ja) | 半導体装置の製造方法 | |
| KR20120033006A (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
| JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP3014577B2 (ja) | 半導体装置の製造方法 | |
| US20120223425A1 (en) | Semiconductor device and fabrication method thereof | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3273556B2 (ja) | 機能素子の実装構造体とその製造方法 | |
| JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
| JP2004228117A (ja) | 半導体装置および半導体パッケージ | |
| JP2012099693A (ja) | 半導体装置の製造方法 | |
| JP2001007238A (ja) | ウエハーレベルの集積回路装置のパッケージ方法 | |
| CN108288608B (zh) | 芯片封装体及其制备方法 | |
| US20230317653A1 (en) | Hybrid bonding a die to a substrate with vias connecting metal pads on both sides of the die |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |