JP5581064B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5581064B2
JP5581064B2 JP2010006050A JP2010006050A JP5581064B2 JP 5581064 B2 JP5581064 B2 JP 5581064B2 JP 2010006050 A JP2010006050 A JP 2010006050A JP 2010006050 A JP2010006050 A JP 2010006050A JP 5581064 B2 JP5581064 B2 JP 5581064B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
die
resin
photosensitive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010006050A
Other languages
English (en)
Other versions
JP2011146527A5 (ja
JP2011146527A (ja
Inventor
伸一 堂前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010006050A priority Critical patent/JP5581064B2/ja
Priority to PCT/JP2010/004824 priority patent/WO2011086611A1/ja
Publication of JP2011146527A publication Critical patent/JP2011146527A/ja
Priority to US13/493,547 priority patent/US20120280406A1/en
Publication of JP2011146527A5 publication Critical patent/JP2011146527A5/ja
Application granted granted Critical
Publication of JP5581064B2 publication Critical patent/JP5581064B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Description

本発明は、半導体装置及びその製造方法、特に、チップ形状の異なる複数のチップが積層された構造を有する半導体装置及びその製造方法に関する。
電子機器の小型化、薄型化が進むに従って、電子機器に使用される半導体装置に対してもより一層の薄型化が要求されている。また、複数の半導体装置を積層して一つのパッケージに収容した積層型半導体装置の開発も進められており、これによって、半導体装置の薄型化への要求がさらに高まっている。
従来の半導体装置の厚さは２００〜２５０μｍ程度であったが、最近では５０μｍ程度の厚さの半導体装置が作製されるようになっており、さらなる薄型化も進められている。
一方、半導体装置の薄型化が進むと、ＬＳＩチップの欠けやクラックの発生等が問題になるが、これに対する対策としては、一般的に保護樹脂が用いられてきた（例えば、特許文献１参照）。
以下、図１２を参照しながら、従来の保護樹脂を用いたチップの補強方法について説明する。
図１２に示すように、バンプ３が搭載される電極２を表面に有するＬＳＩチップ１において、側壁面は保護樹脂４により被覆されており、バンプ３の搭載面は保護樹脂６により被覆されており、裏面は保護樹脂５により被覆されている。ここで、ＬＳＩチップ１の側壁面に設けられた保護樹脂４は、ＬＳＩチップ１に外的な力が加わることを低減する。この手法によれば、特に、チップのコーナー部の保護が可能になるため、欠損やクラックの発生を防止することができる。この結果、チップの輸送時や搭載時の不良及びチップの実装時の接続不良等が低減されるので、歩留まり及び信頼性が向上する。
特開２００１−２４４２８１号公報
しかしながら、前述の従来のチップの補強技術は単一チップを対象としており、例えばサイズの異なる複数のチップを積層した積層チップにそのまま適用することはできない。
前記に鑑み、本発明は、サイズの異なる複数のチップを積層した積層チップにおいて、欠けやクラック等の発生を防止できるようにすることを目的とする。
前記の目的を達成するために、本願発明者は、種々の検討を行った結果、以下のような知見を得た。
図１３（ａ）及び（ｂ）は、サイズの異なる複数のチップを積層した積層チップを例示する断面図である。
図１３（ａ）に示す積層チップにおいては、ボトムダイ７上に、ボトムダイ７よりも小さいトップダイ８が搭載されている。この場合、トップダイ８（小さいチップ）の端部と接する部分のボトムダイ７（大きいチップ）に局所的な応力（図中●）がかかる。
また、図１３（ｂ）に示す積層チップにおいては、ボトムダイ７上に、ボトムダイ７よりも小さいミドルダイ９が搭載されており、ミドルダイ９上に、ミドルダイ９よりも大きいトップダイ８が搭載されている。この場合、ミドルダイ９（小さいチップ）の端部と接する部分のボトムダイ７及びトップダイ８（それぞれ大きいチップ）に局所的な応力（図中●）がかかる。
以上のように、積層チップにおいては、単一チップとは全く異なる局所的な応力が発生するため、この局所的な応力を考慮したチップの補強技術が必要となる。
本発明は、以上の知見に基づきなされたものであって、本発明に係る半導体装置は、複数のチップを積層した３次元積層チップ構造を有する半導体装置であって、前記３次元積層チップ構造は、第１チップと、前記第１チップの上側又は下側において前記第１チップと隣接し且つ前記第１チップよりも大きい第２チップとを含み、前記第１チップおよび前記第２チップのうちの少なくとも一方には貫通電極が形成されており、前記第１チップと前記第２チップとは、前記貫通電極を介して電気的に接続されており、前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の表面上に樹脂が設けられている。
尚、本願において、貫通電極は、３次元積層チップ構造を構成する全てのチップに設けられていてもよいし、又は一部のチップのみに設けられていてもよい。また、貫通電極は、チップの少なくとも基板部分を貫通しているものとし、基板上に形成されたデバイス層については貫通していてもよいし、又は貫通していなくてもよい。ここで、デバイス層とは、基板上に形成されたゲート電極、絶縁層、配線層等の総称である。
本発明に係る半導体装置において、前記樹脂は前記第２チップの端部上にも形成されていてもよい。
本発明に係る半導体装置において、前記樹脂の端面と前記第２チップの端面とは実質的に面一であってもよい。
本発明に係る半導体装置において、前記３次元積層チップ構造は、前記第１チップと前記第２チップとからなる２層チップ構造であってもよい。この場合、前記樹脂は、前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の前記表面と前記第１チップの端面とによって構成されるコーナー部を覆うように設けられていると、第１チップの端部と接する部分の第２チップに局所的な応力がかかる事態を確実に回避することができる。尚、前記樹脂は、前記第１チップにおける前記第２チップの反対側の表面を覆うように設けられていてもよい。
本発明に係る半導体装置において、前記３次元積層チップ構造は、前記第１チップにおける前記第２チップの反対側の表面において前記第１チップと隣接し且つ前記第１チップよりも大きい第３チップをさらに含んでいてもよい。この場合、前記樹脂は、前記第１チップの外側に位置する部分の前記第３チップにおける前記第１チップ側の表面と接するように設けられていてもよい。言い換えると、前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の表面と、前記第１チップの外側に位置する部分の前記第３チップにおける前記第１チップ側の表面とによって挟まれるように前記樹脂が設けられていてもよい。このようにすると、第１チップの端部と接する部分の第２チップ及び第３チップに局所的な応力がかかる事態を確実に回避することができる。尚、前記樹脂は、前記第１チップの端面から離間して設けられていてもよい。或いは、前記第１チップの端面と、前記第２チップにおける前記第１チップ側の表面と、前記第３チップにおける前記第１チップ側の表面とによって囲まれた空間に前記樹脂が充填されていてもよい。
本発明に係る半導体装置において、前記樹脂は、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマーから選ばれた材料から構成されていてもよい。
また、本発明に係る第１の半導体装置の製造方法は、貫通電極が形成された基板と第１チップとを貼り合わせる工程と、前記基板上における前記第１チップの周囲に樹脂を塗布して当該樹脂を硬化させる工程と、前記樹脂及び前記基板をダイシングすることによって、前記基板が分割されてなり且つ前記第１チップよりも大きい第２チップと、前記第２チップ上に貼り合わされた前記第１チップと、前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の表面上に形成された前記樹脂とを有する２層チップ構造を形成する工程とを備えている。
本発明に係る第１の半導体装置の製造方法において、前記樹脂は前記第１チップを覆うように塗布されてもよい。
また、本発明に係る第２の半導体装置の製造方法は、貫通電極が形成された基板と第１チップとを貼り合わせる工程と、前記基板上における前記第１チップの周囲に、前記第１チップから離間するように感光性樹脂を塗布して当該感光性樹脂を硬化させる工程と、前記第１チップと前記感光性樹脂との隙間を埋め込むように樹脂を塗布して当該樹脂を硬化させる工程と、前記感光性樹脂及び前記樹脂の少なくとも一方並びに前記基板をダイシングすることによって、前記基板が分割されてなり且つ前記第１チップよりも大きい第２チップと、前記第２チップ上に貼り合わされた前記第１チップと、前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の表面上に形成された前記感光性樹脂及び前記樹脂とを有する２層チップ構造を形成する工程とを備えている。
本発明に係る第２の半導体装置の製造方法において、前記感光性樹脂は前記第１チップの反転パターンとなるように塗布されてもよい。
本発明に係る第２の半導体装置の製造方法において、前記感光性樹脂の塗布及び硬化を行ってから、前記基板と前記第１チップとを貼り合わせてもよい。すなわち、貫通電極が形成された基板上における第１チップ搭載領域の周囲に、当該搭載領域から離間するように感光性樹脂を塗布して当該感光性樹脂を硬化させた後、前記基板と第１チップとを貼り合わせてもよい。
本発明に係る第２の半導体装置の製造方法において、硬化後の前記感光性樹脂の厚さは、前記第１チップの厚さよりも薄くてもよい。
本発明に係る第２の半導体装置の製造方法において、前記感光性樹脂は、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマーから選ばれた材料から構成されていてもよい。
本発明に係る第１又は第２の半導体装置の製造方法において、前記第１チップにおける前記基板側の表面上に、電極パッドを表面に有するデバイス層が形成されており、前記基板の前記貫通電極と前記電極パッドとが電気的に接続されるように前記基板と前記第１チップとが貼り合わされてもよい。
本発明に係る第１又は第２の半導体装置の製造方法において、前記樹脂は、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマーから選ばれた材料から構成されていてもよい。
また、本発明の第３の半導体装置の製造方法は、第１貫通電極が形成された基板と、第２貫通電極が形成された第１チップとを、前記第１貫通電極と前記第２貫通電極とが電気的に接続されるように貼り合わせる工程と、前記基板上における前記第１チップの周囲に感光性樹脂を塗布して当該感光性樹脂を硬化させる工程と、前記基板と貼り合わされた前記第１チップと、前記第１チップよりも大きい第２チップとを貼り合わせる工程と、前記感光性樹脂及び前記基板をダイシングすることによって、前記基板が分割されてなり且つ前記第１チップ及び前記第２チップよりも大きい第３チップと、前記第３チップ上に貼り合わされた前記第１チップと、前記第１チップ上に貼り合わされた前記第２チップと、前記第１チップの外側に位置する部分の前記第３チップにおける前記第１チップ側の表面上に形成された前記感光性樹脂とを有する３層チップ構造を形成する工程とを備えている。
本発明に係る第３の半導体装置の製造方法において、前記感光性樹脂は前記第１チップの反転パターンとなるように塗布されてもよい。
本発明に係る第３の半導体装置の製造方法において、前記感光性樹脂の塗布及び硬化を行ってから、前記基板と前記第１チップとを貼り合わせてもよい。すなわち、第１貫通電極が形成された基板上における第１チップ搭載領域の周囲に、当該搭載領域から離間するように感光性樹脂を塗布して当該感光性樹脂を硬化させた後、前記基板と、第２貫通電極が形成された第１チップとを、前記第１貫通電極と前記第２貫通電極とが電気的に接続されるように貼り合わせてもよい。
本発明に係る第３の半導体装置の製造方法において、硬化後の前記感光性樹脂の厚さは、前記第１チップの厚さよりも薄くてもよい。
本発明に係る第３の半導体装置の製造方法において、前記感光性樹脂は、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマーから選ばれた材料から構成されていてもよい。
本発明に係る第３の半導体装置の製造方法において、前記第１チップにおける前記基板側の表面上に、前記第２貫通電極と電気的に接続された第１電極パッドを表面に有する第１デバイス層が形成されており、前記基板の前記第１貫通電極と前記第１電極パッドとが電気的に接続されるように前記基板と前記第１チップとが貼り合わされてもよい。
本発明に係る第３の半導体装置の製造方法において、前記第２チップにおける前記第１チップ側の表面上に、第２電極パッドを表面に有する第２デバイス層が形成されており、前記第１チップの前記第２貫通電極と前記第２電極パッドとが電気的に接続されるように前記第１チップと前記第２チップとが貼り合わされてもよい。
本発明に係る第３の半導体装置の製造方法において、前記感光性樹脂は、前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の表面と接するように設けられていてもよい。言い換えると、前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の表面と、前記第１チップの外側に位置する部分の前記第３チップにおける前記第１チップ側の表面とによって挟まれるように前記樹脂が設けられていてもよい。このようにすると、第１チップの端部と接する部分の第２チップ及び第３チップに局所的な応力がかかる事態を確実に回避することができる。
本発明に係る第３の半導体装置の製造方法において、前記感光性樹脂は、前記第１チップの端面から離間して設けられていてもよい。或いは、前記第１チップの端面と、前記第２チップにおける前記第１チップ側の表面と、前記第３チップにおける前記第１チップ側の表面とによって囲まれた空間に前記樹脂が充填されていてもよい。
本発明に係る半導体装置及びその製造方法によると、サイズの異なる複数のチップを積層した積層チップにおいて、上側又は下側の隣接チップよりも小さいチップの周囲におけるチップが存在しない領域に樹脂が設けられている。このため、小さいチップとその上側又は下側において隣接する大きいチップに局所的応力がかかる事態、例えば、小さいチップの端部と接する部分の大きいチップに局所的応力がかかる事態を回避できる。従って、欠けやクラック等の発生のない信頼性の高い半導体装置を実現することができる。
図１は、第１の実施形態に係る半導体装置の断面図である。 図２（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置をプリント基板上に実装した例を示す平面図及び断面図である。 図３（ａ）〜（ｇ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図３（ｈ）は、図３（ｄ）に示す工程を示す平面図である。 図４（ａ）〜（ｈ）は、第１の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す断面図であり、図４（ｉ）は、図４（ｄ）に示す工程を示す平面図であり、図４（ｊ）は、図４（ｅ）に示す工程を示す平面図である。 図５（ａ）〜（ｈ）は、第１の実施形態の第２変形例に係る半導体装置の製造方法の各工程を示す断面図であり、図５（ｉ）は、図５（ｄ）に示す工程を示す平面図であり、図５（ｊ）は、図５（ｅ）に示す工程を示す平面図である。 図６は、第２の実施形態に係る半導体装置の断面図である。 図７（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置をプリント基板上に実装した例を示す平面図及び断面図である。 図８（ａ）〜（ｇ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図９（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図９（ｃ）は、図８（ｄ）に示す断面図と対応する平面図であり、図９（ｄ）は、図８（ｅ）に示す断面図と対応する平面図である。 図１０（ａ）〜（ｇ）は、第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 図１１（ａ）及び（ｂ）は、第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図であり、図１１（ｃ）は、図１０（ｄ）に示す断面図と対応する平面図であり、図１１（ｄ）は、図１０（ｅ）に示す断面図と対応する平面図である。 図１２は、従来の半導体装置の断面図である。 図１３（ａ）及び（ｂ）は、サイズの異なる複数のチップを積層した積層チップを例示する断面図である。
（第１の実施形態）
以下、第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図１は、第１の実施形態に係る半導体装置、具体的には、３次元２層チップ構造を有する半導体装置の断面図である。
図１に示すように、第１の実施形態に係る半導体装置１０は、例えばチップサイズが５ｍｍＸ５ｍｍ、チップ厚が２０μｍ程度のロジックチップ（ボトムダイ）１１と、ボトムダイ１１上に形成された、例えばチップサイズが２ｍｍＸ３ｍｍ、チップ厚が１００μｍ程度のＤＲＡＭ（dynamic random access memory）チップ（トップダイ）１２とを有している。
図１に示す半導体装置のように、サイズの異なる複数のチップが積層されていると、「大きいチップ」に局所的応力がかかることを本願発明者は見出した。特に、積層方向に隣接する「小さいチップ」と「大きいチップ」とからなる積層チップ構造において、「小さいチップ」のチップ端からの「大きいチップ」の突き出し長さが、「大きいチップ」の厚さ以上になると、「大きいチップ」の突き出し部分に過大な局所的応力がかかる。
そこで、本実施形態では、トップダイ１２の周囲、つまり、トップダイ１２の外側に位置する部分のボトムダイ１１におけるトップダイ１２側の表面上に、例えばポリイミドからなる樹脂１３を設けた。具体的には、ボトムダイ１１の端部上から、トップダイ１２におけるボトムダイ１１の反対側の表面上まで、ボトムダイ１１上におけるトップダイ１２側の表面上の全面に樹脂１３を設けた。ここで、トップダイ１２の外側に位置する部分のボトムダイ１１におけるトップダイ１２側の表面とトップダイ１２の端面とによって構成されるコーナー部は樹脂１３によって覆われている。また、樹脂１３の端面とボトムダイ１１の端面とは実質的に面一である。
本実施形態によると、隣接チップ（ボトムダイ１１）よりも小さいチップ（トップダイ１２）の周囲におけるチップが存在しない領域に樹脂１３が設けられている。このため、ボトムダイ１１の突き出し部分にかかる応力を樹脂１３に受け止めさせることができるので、ボトムダイ１１に局所的応力がかかる事態、例えば、トップダイ１２の端部と接する部分のボトムダイ１１に局所的応力がかかる事態を回避できる。従って、欠けやクラック等の発生のない信頼性の高い半導体装置を実現することができる。
尚、本実施形態では、ロジックチップとＤＲＡＭチップとを積層する場合について例示したが、これに限られず、他の様々な機能を有するチップ同士を積層する場合にも、本実施形態と同様の効果を得ることができる。また、本実施形態では、２層積層されたチップについて例示したが、これに代えて、３層以上の積層チップの場合にも、本実施形態と同様の効果を得ることができる。
また、本実施形態では、ボトムダイ１１の端部上に樹脂１３を設けたが、これに代えて、ボトムダイ１１の端部上に樹脂１３を設けなくてもよい。また、トップダイ１２におけるボトムダイ１１の反対側の表面上に樹脂１３を設けたが、これに代えて、トップダイ１２におけるボトムダイ１１の反対側の表面上に樹脂１３を設けなくてもよい。また、トップダイ１２の外側に位置する部分のボトムダイ１１におけるトップダイ１２側の表面とトップダイ１２の端面とによって構成されるコーナー部を樹脂１３によって覆ったが、これに代えて、当該コーナー部を樹脂１３によって覆わなくてもよい。言い換えると、樹脂１３は、トップダイ１２の端面から離間して設けられていてもよい。また、樹脂１３の端面とボトムダイ１１の端面とが実質的に面一になるように樹脂１３を設けたが、これに代えて、樹脂１３の端面とボトムダイ１１の端面とが面一にならないように樹脂１３を設けてもよい。
また、本実施形態では、トップダイ１２（小さいチップ）とボトムダイ１１（大きいチップ）とを、小さいチップの下側において小さいチップと大きいチップとが隣接するように積層した。しかし、これに代えて、小さいチップと大きいチップとを、小さいチップの上側において小さいチップと大きいチップとが隣接するように積層する場合にも、小さいチップの周囲におけるチップが存在しない領域に樹脂を設けることによって、本実施形態と同様の効果を得ることができる。
また、本実施形態では、樹脂１３として、ポリイミドを用いたが、これに限られず、樹脂１３として、例えば、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマー等から選ばれた１つ又は複数の材料を用いてもよい。
図２（ａ）及び（ｂ）は、本実施形態と同様の積層チップ構造を有する半導体装置をプリント基板上に実装した例を示す平面図及び断面図である。尚、図２（ａ）は、半導体装置のプリント基板への実装面を、「小さいチップ」の搭載範囲及び当該範囲に位置する「大きいチップ（デバイス層の図示は省略）」の貫通電極と共に示している。また、図２（ａ）及び（ｂ）において、図１に示す本実施形態の半導体装置と対応する構成要素には同じ符号を付している。
図２（ａ）及び（ｂ）に示すように、面積が広くチップ厚の薄いボトムダイ１１上に面積が狭くチップ厚の厚いトップダイ１２が積層されており、これによって、２層積層チップが構成されている。ボトムダイ１１中には貫通電極１４が形成されていると共に、ボトムダイ１１におけるトップダイ１２の反対側の表面上には、貫通電極１４と電気的に接続されたデバイス層１５が設けられている。デバイス層１５におけるボトムダイ１１の反対側の表面上に、はんだバンプ３２が設けられており、当該はんだバンプ３２を介して、ボトムダイ１１とトップダイ１２とからなる２層積層チップがプリント基板３１上にフリップチップ実装されている。
尚、トップダイ１２におけるボトムダイ１１側の表面上には、貫通電極１４と電気的に接続されたデバイス層１６が設けられている。
また、ボトムダイ１１の端部上から、トップダイ１２におけるボトムダイ１１の反対側の表面上まで、ボトムダイ１１上におけるトップダイ１２側の表面上の全面に樹脂１３が設けられている。すなわち、ボトムダイ１１上におけるトップダイ１２のない領域は樹脂１３によって覆われており、これにより、欠けやクラック等の発生のない半導体装置の高密度実装が可能となる。
尚、図２（ａ）及び（ｂ）に示す実装例においては、２層積層チップをプリント基板３１上にフリップチップ実装しているが、プリント基板３１に代えて、インターポーザ（中継用基板）又はシリコンインターポーザ（シリコン製中継用基板）等を用いてもよい。
以下、第１の実施形態に係る半導体装置の製造方法、具体的には、図１に示す第１の実施形態に係る半導体装置と同様の構造を有する半導体装置の製造方法について、図面を参照しながら説明する。
図３（ａ）〜（ｇ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図３（ｈ）は、図３（ｄ）に示す工程を示す平面図である。尚、図３（ａ）〜（ｈ）において、図１及び図２（ａ）、（ｂ）に示す本実施形態の半導体装置と対応する構成要素には同じ符号を付している。
まず、図３（ａ）に示すように、例えば直径５μｍ程度の貫通電極（以下、ＴＳＶ（シリコン貫通ビア）と称する）１４が内部に形成されており且つＴＳＶ１４と電気的に接続するデバイス層１５が一面上に形成されているシリコン（Ｓｉ）ウェハ１１Ａを準備する。
次に、図３（ｂ）に示すように、シリコンウェハ１１Ａの前記一面上にデバイス層１５を挟んでキャリア５０を貼付する。
次に、図３（ｃ）に示すように、シリコンウェハ１１Ａにおけるキャリア５０の反対側の表面（以下、他面と称する）に対して、ＴＳＶ１４が露出するまで研磨を行う。ここで、研磨後のシリコンウェハ１１Ａの厚さは例えば２０μｍ程度である。
次に、図３（ｄ）に示すように、別途チップ状態に加工されており且つデバイス層１６が一面上に形成されている複数のトップダイ１２をそれぞれデバイス層１６を挟んでシリコンウェハ１１Ａの研磨後の前記他面に貼り合わせる。ここで、デバイス層１６の最表面には最上層配線（電極パッド：図示省略）が形成されており、当該電極パッドとシリコンウェハ１１ＡのＴＳＶ１４とが電気的に接続されるようにトップダイ１２とシリコンウェハ１１Ａとを貼り合わせる。尚、トップダイ１２のチップ厚は例えば１００μｍ程度である。図３（ｈ）は、シリコンウェハ１１Ａの研磨後の前記他面上にトップダイ１２の１つが貼り合わされた様子を示している。
次に、図３（ｅ）に示すように、トップダイ１２を覆うようにシリコンウェハ１１Ａの研磨後の前記他面上に、例えばポリイミド等の樹脂１３を塗布して硬化処理を行う。ここで、硬化後の樹脂１３の厚さは例えば５０μｍ程度である。
次に、図３（ｆ）に示すように、硬化した樹脂１３、シリコンウェハ１１Ａ及びキャリア５０をまとめてダイシングすることによって、シリコンウェハ１１Ａが分割されてなり且つトップダイ１２よりも大きいボトムダイ１１と、ボトムダイ１１上に貼り合わされたトップダイ１２と、ボトムダイ１１上においてトップダイ１２を覆うように形成された樹脂１３とを有する複数の２層チップ構造を形成する。
次に、図３（ｇ）に示すように、各２層チップ構造のボトムダイ１１に貼付されているキャリア５０を除去することによって、ボトムダイ１１とトップダイ１２とからなる積層チップを完成させる。
以上に説明した製造工程を経ることにより、サイズの大きい隣接チップ（ボトムダイ１１）よりも小さいチップ（トップダイ１２）の周囲におけるチップが存在しない領域に樹脂１３を設けることができる。このため、ボトムダイ１１のトップダイ１２からの突き出し部分にかかる応力を樹脂１３に受け止めさせることができるので、ボトムダイ１１に局所的応力がかかる事態、例えば、トップダイ１２の端部と接する部分のボトムダイ１１に局所的応力がかかる事態を回避できる。従って、欠けやクラック等の発生のない信頼性の高い半導体装置を実現することができる。
また、本実施形態によると、樹脂１３をスクライブしてチップ分割、つまり、スクライブラインの開口を行うため、ダイシングダメージを低減することができる。特に、例えばＣｕを充填したＴＳＶをエッチングしてスクライブラインの開口を行うＣｕバンドエッチングと組み合わせた場合には、さらなる低ダメージ化を図ることができる。
尚、本実施形態の製造方法には、後述する他の実施形態と比べて、製造工程数が少ないという利点がある。
また、本実施形態では、シリコンウェハ１１Ａの前記他面（デバイス層形成面の反対面）とトップダイ１２のデバイス層形成面とを貼り合わせる場合について例示したが、これに限られず、シリコンウェハ１１Ａのデバイス層形成面とトップダイ１２におけるデバイス層形成面の反対面とを貼り合わせてもよいし、又は、シリコンウェハ１１Ａとトップダイ１２とを各デバイス層形成面において若しくは各デバイス層形成面の反対面において貼り合わせてもよい。
また、本実施形態では、樹脂（コーティング剤）１３として、ポリイミドを用いたが、これに限られず、樹脂１３として、例えば、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマー等から選ばれた１つ又は複数の材料を用いてもよい。
また、本実施形態では、ボトムダイ１１の基板として、シリコンウェハ１１Ａを用いたが、これに代えて、他の材料からなる基板を用いてもよい。
また、本実施形態では、樹脂１３をトップダイ１２を覆うように塗布したが、これに限られず、シリコンウェハ１１Ａ上におけるトップダイ１２の周囲に樹脂１３が塗布されていれば、本実施形態と同様の効果を得ることができる。
（第１の実施形態の第１変形例）
以下、第１の実施形態の第１変形例に係る半導体装置の製造方法、具体的には、図１に示す第１の実施形態に係る半導体装置と同様の構造を有する半導体装置の製造方法について、図面を参照しながら説明する。
図４（ａ）〜（ｈ）は、第１の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す断面図であり、図４（ｉ）は、図４（ｄ）に示す工程を示す平面図であり、図４（ｊ）は、図４（ｅ）に示す工程を示す平面図である。尚、図４（ａ）〜（ｊ）において、図１及び図２（ａ）、（ｂ）に示す第１の実施形態の半導体装置と対応する構成要素には同じ符号を付している。
まず、第１の実施形態の図３（ａ）に示す工程と同様に、図４（ａ）に示すように、例えば直径５μｍ程度のＴＳＶ１４が内部に形成されており且つＴＳＶ１４と電気的に接続するデバイス層１５が一面上に形成されているシリコンウェハ１１Ａを準備する。
次に、第１の実施形態の図３（ｂ）に示す工程と同様に、図４（ｂ）に示すように、シリコンウェハ１１Ａの前記一面上にデバイス層１５を挟んでキャリア５０を貼付する。
次に、第１の実施形態の図３（ｃ）に示す工程と同様に、図４（ｃ）に示すように、シリコンウェハ１１Ａにおけるキャリア５０の反対側の表面（以下、他面と称する）に対して、ＴＳＶ１４が露出するまで研磨を行う。ここで、研磨後のシリコンウェハ１１Ａの厚さは例えば２０μｍ程度である。
次に、第１の実施形態の図３（ｄ）に示す工程と同様に、図４（ｄ）に示すように、別途チップ状態に加工されており且つデバイス層１６が一面上に形成されている複数のトップダイ１２をそれぞれデバイス層１６を挟んでシリコンウェハ１１Ａの研磨後の前記他面に貼り合わせる。ここで、デバイス層１６の最表面には最上層配線（電極パッド：図示省略）が形成されており、当該電極パッドとシリコンウェハ１１ＡのＴＳＶ１４とが電気的に接続されるようにトップダイ１２とシリコンウェハ１１Ａとを貼り合わせる。尚、トップダイ１２のチップ厚は例えば１００μｍ程度である。図４（ｉ）は、シリコンウェハ１１Ａの研磨後の前記他面上にトップダイ１２の１つが貼り合わされた様子を示している。
次に、図４（ｅ）に示すように、シリコンウェハ１１Ａ上におけるトップダイ１２の周囲に、トップダイ１２から離間するように、例えば感光性ポリイミドからなる感光性樹脂５１を塗布して当該感光性樹脂５１を硬化させる。ここで、感光性樹脂５１は、トップダイ１２の反転パターンとなるように塗布される。また、塗布時の感光性樹脂５１とトップダイ１２との間隔は例えば１００μｍ程度であり、硬化処理後の感光性樹脂５１の厚さは、トップダイ１２のチップ厚と同じ１００μｍ程度である。図４（ｊ）は、シリコンウェハ１１Ａ上に貼り合わされたトップダイ１２の１つの周囲に感光性樹脂５１を設けた様子を示している。
本変形例において、トップダイ１２と感光性樹脂５１との間隔を、トップダイ１２のチップ厚と同程度に設定している理由は次の通りである。すなわち、トップダイ１２上を含むシリコンウェハ１１Ａ上の全面に感光性樹脂５１を塗布した後、露光及び現像によって、感光性樹脂５１を図４（ｅ）に示す形状にパターニングする場合、トップダイ１２近傍では感光性樹脂５１の厚さが厚くなる。このため、感光性樹脂５１の厚さを均一に仕上げようとすると、トップダイ１２と感光性樹脂５１との間隔を１００μｍ程度まで十分に広げる必要がある。但し、本実施形態の製造方法の各工程を示す図４（ａ）〜（ｈ）においては、横方向を縮めて描いているため、トップダイ１２と感光性樹脂５１との間隔は実際とは異なるように描かれている。
次に、図４（ｆ）に示すように、トップダイ１２、及び隣接するトップダイ１２間に形成された感光性樹脂５１のそれぞれを覆うように、シリコンウェハ１１Ａの研磨後の前記他面上に、例えばポリイミドからなる樹脂１３を塗布して硬化処理を行う。これにより、トップダイ１２と感光性樹脂５１との間の隙間が樹脂１３によって埋め込まれる。ここで、硬化後の樹脂１３の厚さは、トップダイ１２上及び感光性樹脂５１上で例えば５０μｍ程度である。
次に、図４（ｇ）に示すように、硬化した樹脂１３、硬化した感光性樹脂５１、シリコンウェハ１１Ａ及びキャリア５０をまとめてダイシングすることによって、シリコンウェハ１１Ａが分割されてなり且つトップダイ１２よりも大きいボトムダイ１１と、ボトムダイ１１上に貼り合わされたトップダイ１２と、ボトムダイ１１上においてトップダイ１２を覆うように形成された樹脂１３と、ボトムダイ１１上におけるトップダイ１２の周囲に形成された感光性樹脂５１とを有する複数の２層チップ構造を形成する。
次に、図４（ｈ）に示すように、各２層チップ構造のボトムダイ１１に貼付されているキャリア５０を除去することによって、ボトムダイ１１とトップダイ１２とからなる積層チップを完成させる。
以上に説明した製造工程を経ることにより、サイズの大きい隣接チップ（ボトムダイ１１）よりも小さいチップ（トップダイ１２）の周囲におけるチップが存在しない領域に樹脂１３及び感光性樹脂５１を設けることができる。このため、ボトムダイ１１のトップダイ１２からの突き出し部分にかかる応力を樹脂１３及び感光性樹脂５１に受け止めさせることができるので、ボトムダイ１１に局所的応力がかかる事態、例えば、トップダイ１２の端部と接する部分のボトムダイ１１に局所的応力がかかる事態を回避できる。従って、欠けやクラック等の発生のない信頼性の高い半導体装置を実現することができる。
また、本変形例によると、第１の実施形態と比較して、樹脂１３の表面の平坦性を向上させることができるため、積層チップにかかる応力をより軽減できるという効果が得られる。
また、本変形例によると、感光性樹脂５１をトップダイ１２の反転パターンとなるように塗布するため、樹脂の平坦性をさらに向上させることができるので、さらに信頼性の高い半導体装置を実現することができる。この手法は、特に、３層以上のチップを積層する場合において効果的である。
また、本変形例によると、樹脂１３及び感光性樹脂５１をスクライブしてチップ分割、つまり、スクライブラインの開口を行うため、ダイシングダメージを低減することができる。特に、例えばＣｕを充填したＴＳＶをエッチングしてスクライブラインの開口を行うＣｕバンドエッチングと組み合わせた場合には、さらなる低ダメージ化を図ることができる。
尚、本変形例では、シリコンウェハ１１Ａの前記他面（デバイス層形成面の反対面）とトップダイ１２のデバイス層形成面とを貼り合わせる場合について例示したが、これに限られず、シリコンウェハ１１Ａのデバイス層形成面とトップダイ１２におけるデバイス層形成面の反対面とを貼り合わせてもよいし、又は、シリコンウェハ１１Ａとトップダイ１２とを各デバイス層形成面において若しくは各デバイス層形成面の反対面において貼り合わせてもよい。
また、本変形例では、感光性樹脂５１及び樹脂（コーティング剤）１３として、ポリイミドを用いたが、これに限られず、感光性樹脂５１及び樹脂１３として、例えば、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマー等から選ばれた１つ又は複数の感光性材料及びコーティング剤を用いてもよい。
また、本変形例では、ボトムダイ１１の基板として、シリコンウェハ１１Ａを用いたが、これに代えて、他の材料からなる基板を用いてもよい。
また、本変形例では、樹脂１３をトップダイ１２及び感光性樹脂５１を覆うように塗布したが、これに限られず、トップダイ１２と感光性樹脂５１との隙間を埋め込むように樹脂１３が塗布されていれば、本変形例と同様の効果を得ることができる。この場合、図４（ｇ）に示すダイシング工程では、感光性樹脂５１及び樹脂１３の一方をシリコンウェハ１１Ａ及びキャリア５０と共にダイシングすることによって、ボトムダイ１１と、ボトムダイ１１上に貼り合わされたトップダイ１２と、トップダイ１２の外側に位置する部分のボトムダイ１１におけるトップダイ１２側の表面上に形成された感光性樹脂５１及び樹脂１３とを有する２層チップ構造を形成することができる。
（第１の実施形態の第２変形例）
以下、第１の実施形態の第２変形例に係る半導体装置の製造方法、具体的には、図１に示す第１の実施形態に係る半導体装置と同様の構造を有する半導体装置の製造方法について、図面を参照しながら説明する。
本変形例が、前述の第１の実施形態の第１変形例と異なっている点は次の通りである。すなわち、第１の実施形態の第１変形例では、トップダイ１２とシリコンウェハ１１Ａとを貼り合わせた後、シリコンウェハ１１Ａにおけるトップダイ１２の周囲に感光性樹脂５１を形成した。それに対して、本変形例では、シリコンウェハにおけるトップダイ搭載領域の周囲に感光性樹脂を形成した後、トップダイとシリコンウェハとを貼り合わせる。
図５（ａ）〜（ｈ）は、第１の実施形態の第２変形例に係る半導体装置の製造方法の各
工程を示す断面図であり、図５（ｉ）は、図５（ｄ）に示す工程を示す平面図であり、図５（ｊ）は、図５（ｅ）に示す工程を示す平面図である。尚、図５（ａ）〜（ｊ）において、図１及び図２（ａ）、（ｂ）に示す第１の実施形態の半導体装置と対応する構成要素には同じ符号を付している。
まず、第１の実施形態の図３（ａ）に示す工程と同様に、図５（ａ）に示すように、例えば直径５μｍ程度のＴＳＶ１４が内部に形成されており且つＴＳＶ１４と電気的に接続するデバイス層１５が一面上に形成されているシリコンウェハ１１Ａを準備する。
次に、第１の実施形態の図３（ｂ）に示す工程と同様に、図５（ｂ）に示すように、シリコンウェハ１１Ａの前記一面上にデバイス層１５を挟んでキャリア５０を貼付する。
次に、第１の実施形態の図３（ｃ）に示す工程と同様に、図５（ｃ）に示すように、シリコンウェハ１１Ａにおけるキャリア５０の反対側の表面（以下、他面と称する）に対して、ＴＳＶ１４が露出するまで研磨を行う。ここで、研磨後のシリコンウェハ１１Ａの厚さは例えば２０μｍ程度である。
次に、図５（ｄ）に示すように、シリコンウェハ１１Ａの研磨後の前記他面上におけるトップダイ搭載領域の周囲に、当該搭載領域から離間するように、例えば感光性ポリイミドからなる感光性樹脂５１を塗布して当該感光性樹脂５１を硬化させる。その後、感光性樹脂５１の現像工程及び硬化工程等に起因してチップ間接合が劣化する事態を回避するために、例えば酸素プラズマ処理を行って、トップダイ搭載領域となるシリコンウェハ１１Ａの研磨後の前記他面を清浄化する。ここで、感光性樹脂５１は、後工程でシリコンウェハ１１Ａ上に搭載されるトップダイ１２（図５（ｅ）参照）の反転パターンとなるように塗布される。また、後工程でシリコンウェハ１１Ａ上に搭載されるトップダイ１２と感光性樹脂５１との間隔が例えば２μｍ程度になるように、感光性樹脂５１の幅を調整しておく。尚、硬化処理後の感光性樹脂５１の厚さは、後工程でシリコンウェハ１１Ａ上に搭載されるトップダイ１２のチップ厚と同じ１００μｍ程度である。図５（ｉ）は、シリコンウェハ１１Ａ上におけるトップダイ搭載領域の周囲に感光性樹脂５１を設けた様子を示している。
本変形例において、トップダイ１２と感光性樹脂５１との間隔を、前述の第１の実施形態の第１変形例と比べて非常に狭くしている理由は次の通りである。すなわち、本変形例では、トップダイ１２が無い状態で先に感光性樹脂５１をシリコンウェハ１１Ａ上に塗布するため、塗布後の感光性樹脂５１の厚さをウェハ全面に亘って均一にすることができる。このため、後工程でシリコンウェハ１１Ａ上に搭載されるトップダイ１２と感光性樹脂５１との間隔を、トップダイ１２の接合に支障が無い範囲で狭くすることが可能となる。
次に、図５（ｅ）に示すように、別途チップ状態に加工されており且つデバイス層１６が一面上に形成されている複数のトップダイ１２をそれぞれデバイス層１６を挟んで、シリコンウェハ１１Ａの研磨後の前記他面における感光性樹脂５１に囲まれたトップダイ搭載領域に貼り合わせる。ここで、デバイス層１６の最表面には最上層配線（電極パッド：図示省略）が形成されており、当該電極パッドとシリコンウェハ１１ＡのＴＳＶ１４とが電気的に接続されるようにトップダイ１２とシリコンウェハ１１Ａとを貼り合わせる。尚、トップダイ１２のチップ厚は例えば１００μｍ程度である。図５（ｊ）は、シリコンウェハ１１Ａの研磨後の前記他面上における感光性樹脂５１に囲まれたトップダイ搭載領域にトップダイ１２の１つが貼り合わされた様子を示している。
次に、図５（ｆ）に示すように、トップダイ１２、及び隣接するトップダイ１２間に形成された感光性樹脂５１のそれぞれを覆うように、シリコンウェハ１１Ａの研磨後の前記他面上に、例えばポリイミドからなる樹脂１３を塗布して硬化処理を行う。これにより、トップダイ１２と感光性樹脂５１との間の隙間が樹脂１３によって埋め込まれる。ここで、硬化後の樹脂１３の厚さは、トップダイ１２上及び感光性樹脂５１上で例えば５０μｍ程度である。
次に、図５（ｇ）に示すように、硬化した樹脂１３、硬化した感光性樹脂５１、シリコンウェハ１１Ａ及びキャリア５０をまとめてダイシングすることによって、シリコンウェハ１１Ａが分割されてなり且つトップダイ１２よりも大きいボトムダイ１１と、ボトムダイ１１上に貼り合わされたトップダイ１２と、ボトムダイ１１上においてトップダイ１２を覆うように形成された樹脂１３と、ボトムダイ１１上におけるトップダイ１２の周囲に形成された感光性樹脂５１とを有する複数の２層チップ構造を形成する。
次に、図５（ｈ）に示すように、各２層チップ構造のボトムダイ１１に貼付されているキャリア５０を除去することによって、ボトムダイ１１とトップダイ１２とからなる積層チップを完成させる。
以上に説明した製造工程を経ることにより、サイズの大きい隣接チップ（ボトムダイ１１）よりも小さいチップ（トップダイ１２）の周囲におけるチップが存在しない領域に樹脂１３及び感光性樹脂５１を設けることができる。このため、ボトムダイ１１のトップダイ１２からの突き出し部分にかかる応力を樹脂１３及び感光性樹脂５１に受け止めさせることができるので、ボトムダイ１１に局所的応力がかかる事態、例えば、トップダイ１２の端部と接する部分のボトムダイ１１に局所的応力がかかる事態を回避できる。従って、欠けやクラック等の発生のない信頼性の高い半導体装置を実現することができる。
また、本変形例によると、シリコンウェハ１１Ａ上にトップダイ１２を搭載する際に、トップダイ１２の反転パターンとなるように塗布された感光性樹脂５１をテンプレートとして使用することが可能となる。ここで、感光性樹脂５１をパターニングするためのリソグラフィーのアライメント精度は０．１μｍ程度以下であるため、本変形例ではトップダイ１２とシリコンウェハ１１Ａつまりボトムダイ１１との位置合わせを高精度で行うことができる。
また、本変形例によると、感光性樹脂５１をトップダイ１２の反転パターンとなるように塗布するため、樹脂の平坦性をさらに向上させることができるので、さらに信頼性の高い半導体装置を実現することができる。この手法は、特に、３層以上のチップを積層する場合において効果的である。
また、本変形例によると、樹脂１３及び感光性樹脂５１をスクライブしてチップ分割、つまり、スクライブラインの開口を行うため、ダイシングダメージを低減することができる。特に、例えばＣｕを充填したＴＳＶをエッチングしてスクライブラインの開口を行うＣｕバンドエッチングと組み合わせた場合には、さらなる低ダメージ化を図ることができる。
尚、本変形例では、シリコンウェハ１１Ａの前記他面（デバイス層形成面の反対面）とトップダイ１２のデバイス層形成面とを貼り合わせる場合について例示したが、これに限られず、シリコンウェハ１１Ａのデバイス層形成面とトップダイ１２におけるデバイス層形成面の反対面とを貼り合わせてもよいし、又は、シリコンウェハ１１Ａとトップダイ１２とを各デバイス層形成面において若しくは各デバイス層形成面の反対面において貼り合わせてもよい。
また、本変形例では、感光性樹脂５１及び樹脂（コーティング剤）１３として、ポリイミドを用いたが、これに限られず、感光性樹脂５１及び樹脂１３として、例えば、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマー等から選ばれた１つ又は複数の感光性材料及びコーティング剤を用いてもよい。
また、本変形例では、ボトムダイ１１の基板として、シリコンウェハ１１Ａを用いたが、これに代えて、他の材料からなる基板を用いてもよい。
また、本変形例では、樹脂１３をトップダイ１２及び感光性樹脂５１を覆うように塗布したが、これに限られず、トップダイ１２と感光性樹脂５１との隙間を埋め込むように樹脂１３が塗布されていれば、本変形例と同様の効果を得ることができる。この場合、図５（ｇ）に示すダイシング工程では、感光性樹脂５１及び樹脂１３の一方をシリコンウェハ１１Ａ及びキャリア５０と共にダイシングすることによって、ボトムダイ１１と、ボトムダイ１１上に貼り合わされたトップダイ１２と、トップダイ１２の外側に位置する部分のボトムダイ１１におけるトップダイ１２側の表面上に形成された感光性樹脂５１及び樹脂１３とを有する２層チップ構造を形成することができる。
（第２の実施形態）
以下、第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図６は、第２の実施形態に係る半導体装置、具体的には、３次元３層チップ構造を有する半導体装置の断面図である。
図６に示すように、第２の実施形態に係る半導体装置２０は、例えばチップサイズが５ｍｍＸ５ｍｍ、チップ厚が２０μｍ程度のロジックチップ（ボトムダイ）２１と、ボトムダイ２１上に形成された、例えばチップサイズが２ｍｍＸ３ｍｍ、チップ厚が２０μｍ程度のロジックチップ（ミドルダイ）２２と、ミドルダイ２２上に形成された、例えばチップサイズが４ｍｍＸ４ｍｍ、チップ厚が１００μｍ程度のＤＲＡＭチップ（トップダイ）２３とを有している。
図６に示す半導体装置のように、サイズの異なる複数のチップが積層されていると、「大きいチップ」に局所的応力がかかることを本願発明者は見出した。特に、積層方向に「小さいチップ」と「大きいチップ」とが隣接する積層チップ構造において、「小さいチップ」のチップ端からの「大きいチップ」の突き出し長さが、「大きいチップ」の厚さ以上になると、「大きいチップ」の突き出し部分に過大な局所的応力がかかる。
そこで、本実施形態では、ミドルダイ２２の周囲、つまり、ボトムダイ２１とトップダイ２３とに挟まれたミドルダイ２２の周囲の領域に、例えばポリイミドからなる樹脂（具体的には感光性樹脂）２４を設けている。具体的には、ミドルダイ２２の外側に位置する部分のボトムダイ２１におけるミドルダイ２２側の表面上において、ボトムダイ２１の端部上からミドルダイ２２の端面まで、ミドルダイ２２の外側に位置する部分のトップダイ２３におけるミドルダイ２２側の表面と接するように、樹脂２４を設けている。ここで、最もサイズの大きいボトムダイ２１の端面と樹脂２４の端面とは実質的に面一である。
本実施形態によると、隣接チップ（ボトムダイ２１及びトップダイ２３）よりも小さいチップ（ミドルダイ２２）の周囲におけるチップが存在しない領域に樹脂２４が設けられている。このため、ボトムダイ２１及びトップダイ２３のミドルダイ２２からの突き出し部分にかかる応力を樹脂２４に受け止めさせることができるので、ボトムダイ２１及びトップダイ２３に局所的応力がかかる事態、例えば、トップダイ２２の端部と接する部分のボトムダイ２１及びトップダイ２３に局所的応力がかかる事態を回避できる。従って、欠けやクラック等の発生のない信頼性の高い半導体装置を実現することができる。
尚、本実施形態では、ロジックチップとＤＲＡＭチップとを積層する場合について例示したが、これに限られず、他の様々な機能を有するチップ同士を積層する場合にも、本実施形態と同様の効果を得ることができる。また、本実施形態では、３層積層されたチップについて例示したが、これに代えて、４層以上の積層チップの場合にも、本実施形態と同様の効果を得ることができる。
また、本実施形態では、ボトムダイ２１の端部上に樹脂２４を設けたが、これに代えて、ボトムダイ２１の端部上に樹脂２４を設けなくてもよい。また、ミドルダイ２２の端面と接するように樹脂２４を設けたが、これに代えて、ミドルダイ２２の端面から離間するように樹脂２４を設けてもよい。また、樹脂２４の端面とボトムダイ２１の端面とが実質的に面一になるように樹脂２４を設けたが、これに代えて、樹脂２４の端面とボトムダイ２１の端面とが面一にならないように樹脂２４を設けてもよい。
また、本実施形態では、樹脂２４として、ポリイミドを用いたが、これに限られず、樹脂２４として、例えば、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマー等から選ばれた１つ又は複数の材料を用いてもよい。
図７（ａ）及び（ｂ）は、本実施形態と同様の積層チップ構造を有する半導体装置をプリント基板上に実装した例を示す平面図及び断面図である。尚、図７（ａ）は、半導体装置のプリント基板への実装面を、「小さいチップ」の搭載範囲及び当該範囲に位置する「大きいチップ（ボトムダイ：デバイス層の図示は省略）」の貫通電極と共に示している。また、図７（ａ）及び（ｂ）において、図６に示す本実施形態の半導体装置と対応する構成要素には同じ符号を付している。
図７（ａ）及び（ｂ）に示すように、面積が広くチップ厚の薄いボトムダイ２１上に、面積が狭くチップ厚の薄いミドルダイ２２、及び面積が広くチップ厚の厚いトップダイ２３が順次積層されており、これによって、３層積層チップが構成されている。ボトムダイ２１中には貫通電極２５が形成されていると共に、ボトムダイ２１におけるミドルダイ２２の反対側の表面上には、貫通電極２５と電気的に接続されたデバイス層２６が設けられている。デバイス層２６におけるミドルダイ２２の反対側の表面上に、はんだバンプ３２が設けられており、当該はんだバンプ３２を介して、ボトムダイ２１とミドルダイ２２とトップダイ２３とからなる３層積層チップがプリント基板３１上にフリップチップ実装されている。
尚、ミドルダイ２２中には貫通電極２７が形成されていると共に、ミドルダイ２２におけるボトムダイ２１側の表面上には、貫通電極２５と電気的に接続されたデバイス層２８が設けられている。
また、トップダイ２３におけるミドルダイ２２側の表面上には、貫通電極２７と電気的に接続されたデバイス層２９が設けられている。
さらに、ボトムダイ２１とトップダイ２３とに挟まれたミドルダイ２２の周囲の領域に樹脂２４が設けられている。すなわち、ボトムダイ２１及びトップダイ２３のミドルダイ２２からの突き出し部分に挟まれるように樹脂２４が設けられており、これにより、欠けやクラック等の発生のない半導体装置の高密度実装が可能となる。
尚、図７（ａ）及び（ｂ）に示す実装例においては、３層積層チップをプリント基板３１上にフリップチップ実装しているが、プリント基板３１に代えて、インターポーザ（中継用基板）又はシリコンインターポーザ（シリコン製中継用基板）等を用いてもよい。
以下、第２の実施形態に係る半導体装置の製造方法、具体的には、図６に示す第２の実施形態に係る半導体装置と同様の構造を有する半導体装置の製造方法について、図面を参照しながら説明する。
図８（ａ）〜（ｇ）及び図９（ａ）、（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図９（ｃ）は、図８（ｄ）に示す断面図と対応する平面図であり、図９（ｄ）は、図８（ｅ）に示す断面図と対応する平面図である。尚、図８（ａ）〜（ｇ）及び図９（ａ）〜（ｄ）において、図６及び図７（ａ）、（ｂ）に示す本実施形態の半導体装置と対応する構成要素には同じ符号を付している。
まず、図８（ａ）に示すように、例えば直径５μｍ程度の貫通電極（ＴＳＶ）２５が内部に形成されており且つＴＳＶ２５と電気的に接続するデバイス層２６が一面上に形成されているシリコンウェハ２１Ａを準備する。
次に、図８（ｂ）に示すように、シリコンウェハ２１Ａの前記一面上にデバイス層２６を挟んでキャリア５０を貼付する。
次に、図８（ｃ）に示すように、シリコンウェハ２１Ａにおけるキャリア５０の反対側の表面（以下、他面と称する）に対して、ＴＳＶ２５が露出するまで研磨を行う。ここで、研磨後のシリコンウェハ２１Ａの厚さは例えば２０μｍ程度である。
次に、図８（ｄ）に示すように、別途チップ状態に加工されており且つデバイス層２８が一面上に形成されている複数のミドルダイ２２をそれぞれデバイス層２８を挟んでシリコンウェハ２１Ａの研磨後の前記他面に貼り合わせる。ここで、各ミドルダイ２２は、その基板部分を貫通する貫通電極（ＴＳＶ）２７を有している。また、デバイス層２８の最表面には、ＴＳＶ２７と電気的に接続された最上層配線（電極パッド：図示省略）が形成されており、当該電極パッドとシリコンウェハ２１ＡのＴＳＶ２５とが電気的に接続されるようにミドルダイ２２とシリコンウェハ２１Ａとを貼り合わせる。尚、ミドルダイ２２は、そのデバイス層形成面の反対面にＴＳＶ２７が露出するように予め研磨されており、そのチップ厚は例えば２０μｍ程度である。図９（ｃ）は、シリコンウェハ２１Ａの研磨後の前記他面上にミドルダイ２２の１つが貼り合わされた様子を示している。
次に、図８（ｅ）に示すように、シリコンウェハ２１Ａ上におけるミドルダイ２２の周囲に、ミドルダイ２２から離間するように、例えば感光性ポリイミドからなる感光性樹脂２４を塗布して当該感光性樹脂２４を硬化させる。ここで、感光性樹脂２４は、ミドルダイ２２の反転パターンとなるように塗布される。また、塗布時の感光性樹脂２４とミドルダイ２２との間隔は例えば１０μｍ程度であり、硬化処理後の感光性樹脂２４の厚さは、ミドルダイ２２のチップ厚よりも若干薄い１８μｍ程度である。感光性樹脂２４の厚さを、ミドルダイ２２のチップ厚よりも若干薄くする理由は次の通りである。すなわち、感光性樹脂２４の厚さがミドルダイ２２のチップ厚よりも厚くなると、ミドルダイ２２とトップダイ２３（図８（ｆ）参照）との接合ができなくなるか、又は両者間の接合強度が低下してしまう。そのような状況を回避するために、ミドルダイ２２のチップ厚及び感光性樹脂２４の厚さ等の加工ばらつきを考慮して、硬化処理後の感光性樹脂２４の厚さを、ミドルダイ２２のチップ厚よりも若干薄くするのである。図９（ｄ）は、シリコンウェハ２１Ａ上に貼り合わされたミドルダイ２２の１つの周囲に感光性樹脂２４を設けた様子を示している。
次に、図８（ｆ）に示すように、別途チップ状態に加工されており且つデバイス層２９が一面上に形成されている複数のトップダイ２３をそれぞれデバイス層２９を挟んで、複数のミドルダイ２２のデバイス層形成面の反対面に貼り合わせる。ここで、デバイス層２９の最表面には最上層配線（電極パッド：図示省略）が形成されており、当該電極パッドとミドルダイ２２のＴＳＶ２７とが電気的に接続されるようにトップダイ２３とミドルダイ２２とを貼り合わせる。尚、トップダイ２３のチップ厚は例えば１００μｍ程度である。また、トップダイ２３のサイズ（面積）はミドルダイ２２よりも大きく、トップダイ２３におけるミドルダイ２２から突き出している部分が感光性樹脂２４を覆うようにトップダイ２３が設けられている。また、図示は省略しているが、ミドルダイ２２の周囲に形成され且つミドルダイ２２のチップ厚よりも若干薄い厚さを持つ感光性樹脂２４と、その上側に位置する部分のトップダイ２３との間には、ミドルダイ２２の厚さと感光性樹脂２４の厚さとの差に起因する空隙が発生する。
次に、図８（ｇ）に示すように、トップダイ２３及び感光性樹脂２４を覆うように、シリコンウェハ２１Ａの研磨後の前記他面上に、例えばポリイミド等の樹脂１３を塗布して硬化処理を行う。ここで、硬化後の樹脂１３の厚さは例えば５０μｍ程度である。尚、感光性樹脂２４とその上側に位置する部分のトップダイ２３との間に存在する前述の空隙には、樹脂１３の塗布時に樹脂１３が入り込む結果、感光性樹脂２４が樹脂１３を介してトップダイ２３と接するようになるので、トップダイ２３とボトムダイ２１（図９（ａ）参照）との間の接合強度を補強することができる。
次に、図９（ａ）に示すように、硬化した樹脂１３、硬化した感光性樹脂２４、シリコンウェハ２１Ａ及びキャリア５０をまとめてダイシングすることによって、シリコンウェハ２１Ａが分割されてなり且つミドルダイ２２及びトップダイ２３よりも大きいボトムダイ２１と、ボトムダイ２１上に貼り合わされたミドルダイ２２と、ミドルダイ２２上に貼り合わされたトップダイ２３と、ボトムダイ２１とトップダイ２３とに挟まれたミドルダイ２２の周囲に形成された感光性樹脂２４とを有する複数の３層チップ構造を形成する。
次に、図９（ｂ）に示すように、各３層チップ構造のボトムダイ２１に貼付されているキャリア５０を除去することによって、ボトムダイ２１とミドルダイ２２とトップダイ２３とからなる積層チップを完成させる。
以上に説明した製造工程を経ることにより、サイズの大きい隣接チップ（ボトムダイ２１及びトップダイ２３）に挟まれた、サイズの小さいチップ（ミドルダイ２２）の周囲におけるチップが存在しない領域に感光性樹脂２４を設けることができる。このため、ボトムダイ２１及びトップダイ２３のそれぞれのミドルダイ２２からの突き出し部分にかかる応力を感光性樹脂２４に受け止めさせることができるので、ボトムダイ２１及びトップダイ２３に局所的応力がかかる事態、例えば、ミドルダイ２２の端部と接する部分のボトムダイ２１及びトップダイ２３に局所的応力がかかる事態を回避できる。従って、欠けやクラック等の発生のない信頼性の高い半導体装置を実現することができる。
また、本実施形態によると、ボトムダイ２１となるシリコンウェハ２１Ａ上にミドルダイ２２を積層させた後、感光性樹脂２４のパターン形成を行うため、感光性樹脂２４の現像工程及び硬化工程等でチップ間接合が劣化する事態を回避することができる。
また、本実施形態によると、感光性樹脂２４をミドルダイ２２の反転パターンとなるように塗布するため、樹脂の平坦性をさらに向上させることができるので、さらに信頼性の高い半導体装置を実現することができる。この手法は、特に、３層以上のチップを積層する場合において効果的である。
また、本実施形態によると、感光性樹脂２４をスクライブしてチップ分割、つまり、スクライブラインの開口を行うため、ダイシングダメージを低減することができる。特に、例えばＣｕを充填したＴＳＶをエッチングしてスクライブラインの開口を行うＣｕバンドエッチングと組み合わせた場合には、さらなる低ダメージ化を図ることができる。
尚、本実施形態では、シリコンウェハ２１Ａの前記他面（デバイス層形成面の反対面）とミドルダイ２２のデバイス層形成面とを貼り合わせると共にミドルダイ２２のデバイス層形成面の反対面とトップダイ２３のデバイス層形成面とを貼り合わせる場合について例示した。しかし、これに限られず、シリコンウェハ２１Ａのデバイス層形成面とミドルダイ２２のデバイス層形成面の反対面とを貼り合わせてもよいし、又は、シリコンウェハ２１Ａとミドルダイ２２とを各デバイス層形成面において若しくは各デバイス層形成面の反対面において貼り合わせてもよい。また、ミドルダイ２２のデバイス層形成面とトップダイ２３のデバイス層形成面の反対面とを貼り合わせてもよいし、又は、ミドルダイ２２とトップダイ２３とを各デバイス層形成面において若しくは各デバイス層形成面の反対面において貼り合わせてもよい。
また、本実施形態では、３層積層チップの場合を例示したが、これに代えて、４層以上の積層チップの場合にも、本実施形態と同様の効果を得ることができる。
また、本実施形態では、感光性樹脂２４として、ポリイミドを用いたが、これに限られず、感光性樹脂２４として、例えば、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマー等から選ばれた１つ又は複数の感光性材料を用いてもよい。
また、本実施形態では、ボトムダイ２１の基板として、シリコンウェハ２１Ａを用いたが、これに代えて、他の材料からなる基板を用いてもよい。
また、本実施形態では、樹脂１３として、ポリイミドを用いたが、これに限られず、樹脂１３として、例えば、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマー等から選ばれた１つ又は複数の材料を用いてもよい。
（第２の実施形態の変形例）
以下、第２の実施形態の変形例に係る半導体装置の製造方法、具体的には、図６に示す第２の実施形態に係る半導体装置と同様の構造を有する半導体装置の製造方法について、図面を参照しながら説明する。
本変形例が、前述の第２の実施形態と異なっている点は次の通りである。すなわち、第２の実施形態では、ミドルダイ２２とシリコンウェハ２１Ａとを貼り合わせた後、シリコンウェハ２１Ａにおけるミドルダイ２２の周囲に感光性樹脂２４を形成した。それに対して、本変形例では、シリコンウェハにおけるミドルダイ搭載領域の周囲に感光性樹脂を形成した後、ミドルダイとシリコンウェハとを貼り合わせる。
図１０（ａ）〜（ｇ）及び図１１（ａ）、（ｂ）は、第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図であり、図１１（ｃ）は、図１０（ｄ）に示す工程を示す平面図であり、図１１（ｄ）は、図１０（ｅ）に示す工程を示す平面図である。尚、図１０（ａ）〜（ｇ）及び図１１（ａ）〜（ｄ）において、図６及び図７（ａ）、（ｂ）に示す第２の実施形態の半導体装置と対応する構成要素には同じ符号を付している。
まず、第２の実施形態の図８（ａ）に示す工程と同様に、図１０（ａ）に示すように、例えば直径５μｍ程度のＴＳＶ２５が内部に形成されており且つＴＳＶ２５と電気的に接続するデバイス層２６が一面上に形成されているシリコンウェハ２１Ａを準備する。
次に、第２の実施形態の図８（ｂ）に示す工程と同様に、図１０（ｂ）に示すように、シリコンウェハ２１Ａの前記一面上にデバイス層２６を挟んでキャリア５０を貼付する。
次に、第２の実施形態の図８（ｃ）に示す工程と同様に、図１０（ｃ）に示すように、シリコンウェハ２１Ａにおけるキャリア５０の反対側の表面（以下、他面と称する）に対して、ＴＳＶ２５が露出するまで研磨を行う。ここで、研磨後のシリコンウェハ２１Ａの厚さは例えば２０μｍ程度である。
次に、図１０（ｄ）に示すように、シリコンウェハ２１Ａの研磨後の前記他面上におけるミドルダイ搭載領域の周囲に、当該搭載領域から離間するように、例えば感光性ポリイミドからなる感光性樹脂２４を塗布して当該感光性樹脂２４を硬化させる。その後、感光性樹脂２４の現像工程及び硬化工程等に起因してチップ間接合が劣化する事態を回避するために、例えば酸素プラズマ処理を行って、トップダイ搭載領域となるシリコンウェハ２１Ａの研磨後の前記他面を清浄化する。ここで、感光性樹脂２４は、後工程でシリコンウェハ２１Ａ上に搭載されるミドルダイ２２（図１０（ｅ）参照）の反転パターンとなるように塗布される。また、後工程でシリコンウェハ２１Ａ上に搭載されるミドルダイ２２と感光性樹脂２４との間隔が例えば２μｍ程度になるように、感光性樹脂２４の幅を調整しておく。尚、硬化処理後の感光性樹脂２４の厚さは、後工程でシリコンウェハ２１Ａ上に搭載されるミドルダイ２２のチップ厚よりも若干薄い１８μｍ程度である。感光性樹脂２４の厚さを、ミドルダイ２２のチップ厚よりも若干薄くする理由は次の通りである。すなわち、感光性樹脂２４の厚さがミドルダイ２２のチップ厚よりも厚くなると、ミドルダイ２２とトップダイ２３（図１０（ｆ）参照）との接合ができなくなるか、又は両者間の接合強度が低下してしまう。そのような状況を回避するために、ミドルダイ２２のチップ厚及び感光性樹脂２４の厚さ等の加工ばらつきを考慮して、硬化処理後の感光性樹脂２４の厚さを、ミドルダイ２２のチップ厚よりも若干薄くするのである。図１１（ｃ）は、シリコンウェハ２１Ａ上におけるミドルダイ搭載領域の周囲に感光性樹脂２４を設けた様子を示している。
本変形例において、ミドルダイ２２と感光性樹脂２４との間隔を、前述の第２の実施形態と比べて非常に狭くしている理由は次の通りである。すなわち、本変形例では、ミドルダイ２２が無い状態で先に感光性樹脂２４をシリコンウェハ２１Ａ上に塗布するため、塗布後の感光性樹脂２４の厚さをウェハ全面に亘って均一にすることができる。このため、後工程でシリコンウェハ２１Ａ上に搭載されるミドルダイ２２と感光性樹脂２４との間隔を、ミドルダイ２２の接合に支障が無い範囲で狭くすることが可能となる。
次に、図１０（ｅ）に示すように、別途チップ状態に加工されており且つデバイス層２８が一面上に形成されている複数のミドルダイ２２をそれぞれデバイス層２８を挟んで、シリコンウェハ２１Ａの研磨後の前記他面における感光性樹脂２４に囲まれたミドルダイ搭載領域に貼り合わせる。ここで、各ミドルダイ２２は、その基板部分を貫通するＴＳＶ２７を有している。また、デバイス層２８の最表面には、ＴＳＶ２７と電気的に接続された最上層配線（電極パッド：図示省略）が形成されており、当該電極パッドとシリコンウェハ２１ＡのＴＳＶ２５とが電気的に接続されるようにミドルダイ２２とシリコンウェハ２１Ａとを貼り合わせる。尚、ミドルダイ２２は、そのデバイス層形成面の反対面にＴＳＶ２７が露出するように予め研磨されており、そのチップ厚は例えば２０μｍ程度である。図１１（ｄ）は、シリコンウェハ２１Ａの研磨後の前記他面上における感光性樹脂２４に囲まれたミドルダイ搭載領域にミドルダイ２２の１つが貼り合わされた様子を示している。
次に、図１０（ｆ）に示すように、別途チップ状態に加工されており且つデバイス層２９が一面上に形成されている複数のトップダイ２３をそれぞれデバイス層２９を挟んで、複数のミドルダイ２２のデバイス層形成面の反対面に貼り合わせる。ここで、デバイス層２９の最表面には最上層配線（電極パッド：図示省略）が形成されており、当該電極パッドとミドルダイ２２のＴＳＶ２７とが電気的に接続されるようにトップダイ２３とミドルダイ２２とを貼り合わせる。尚、トップダイ２３のチップ厚は例えば１００μｍ程度である。また、トップダイ２３のサイズ（面積）はミドルダイ２２よりも大きく、トップダイ２３におけるミドルダイ２２から突き出している部分が感光性樹脂２４を覆うようにトップダイ２３が設けられている。また、図示は省略しているが、ミドルダイ２２の周囲に形成され且つミドルダイ２２のチップ厚よりも若干薄い厚さを持つ感光性樹脂２４と、その上側に位置する部分のトップダイ２３との間には、ミドルダイ２２の厚さと感光性樹脂２４の厚さとの差に起因する空隙が発生する。
次に、図１０（ｇ）に示すように、トップダイ２３及び感光性樹脂２４を覆うように、シリコンウェハ２１Ａの研磨後の前記他面上に、例えばポリイミド等の樹脂１３を塗布して硬化処理を行う。ここで、硬化後の樹脂１３の厚さは例えば５０μｍ程度である。尚、感光性樹脂２４とその上側に位置する部分のトップダイ２３との間に存在する前述の空隙には、樹脂１３の塗布時に樹脂１３が入り込む結果、感光性樹脂２４が樹脂１３を介してトップダイ２３と接するようになるので、トップダイ２３とボトムダイ２１（図１１（ａ）参照）との間の接合強度を補強することができる。
次に、図１１（ａ）に示すように、硬化した樹脂１３、硬化した感光性樹脂２４、シリコンウェハ２１Ａ及びキャリア５０をまとめてダイシングすることにより、シリコンウェハ２１Ａが分割されてなり且つミドルダイ２２及びトップダイ２３よりも大きいボトムダイ２１と、ボトムダイ２１上に貼り合わされたミドルダイ２２と、ミドルダイ２２上に貼り合わされたトップダイ２３と、ボトムダイ２１とトップダイ２３とに挟まれたミドルダイ２２の周囲に形成された感光性樹脂２４とを有する複数の３層チップ構造を形成する。
次に、図１１（ｂ）に示すように、各３層チップ構造のボトムダイ２１に貼付されているキャリア５０を除去することによって、ボトムダイ２１とミドルダイ２２とトップダイ２３とからなる積層チップを完成させる。
以上に説明した製造工程を経ることにより、サイズの大きい隣接チップ（ボトムダイ２１及びトップダイ２３）に挟まれた、サイズの小さいチップ（ミドルダイ２２）の周囲におけるチップが存在しない領域に感光性樹脂２４を設けることができる。このため、ボトムダイ２１及びトップダイ２３のそれぞれのミドルダイ２２からの突き出し部分にかかる応力を感光性樹脂２４に受け止めさせることができるので、ボトムダイ２１及びトップダイ２３に局所的応力がかかる事態、例えば、ミドルダイ２２の端部と接する部分のボトムダイ２１及びトップダイ２３に局所的応力がかかる事態を回避できる。従って、欠けやクラック等の発生のない信頼性の高い半導体装置を実現することができる。
また、本変形例によると、シリコンウェハ２１Ａ上にミドルダイ２２を搭載する際に、ミドルダイ２２の反転パターンとなるように塗布された感光性樹脂２４をテンプレートとして使用することが可能となる。ここで、感光性樹脂２４をパターニングするためのリソグラフィーのアライメント精度は０．１μｍ程度以下であるため、本変形例ではミドルダイ２２とシリコンウェハ２１Ａつまりボトムダイ２１との位置合わせを高精度で行うことができる。
また、本変形例によると、感光性樹脂２４をミドルダイ２２の反転パターンとなるように塗布するため、樹脂の平坦性をさらに向上させることができるので、さらに信頼性の高い半導体装置を実現することができる。この手法は、特に、３層以上のチップを積層する場合において効果的である。
また、本変形例によると、感光性樹脂２４をスクライブしてチップ分割、つまり、スクライブラインの開口を行うため、ダイシングダメージを低減することができる。特に、例えばＣｕを充填したＴＳＶをエッチングしてスクライブラインの開口を行うＣｕバンドエッチングと組み合わせた場合には、さらなる低ダメージ化を図ることができる。
尚、本変形例では、シリコンウェハ２１Ａの前記他面（デバイス層形成面の反対面）とミドルダイ２２のデバイス層形成面とを貼り合わせると共にミドルダイ２２のデバイス層形成面の反対面とトップダイ２３のデバイス層形成面とを貼り合わせる場合について例示した。しかし、これに限られず、シリコンウェハ２１Ａのデバイス層形成面とミドルダイ２２のデバイス層形成面の反対面とを貼り合わせてもよいし、又は、シリコンウェハ２１Ａとミドルダイ２２とを各デバイス層形成面において若しくは各デバイス層形成面の反対面において貼り合わせてもよい。また、ミドルダイ２２のデバイス層形成面とトップダイ２３のデバイス層形成面の反対面とを貼り合わせてもよいし、又は、ミドルダイ２２とトップダイ２３とを各デバイス層形成面において若しくは各デバイス層形成面の反対面において貼り合わせてもよい。
また、本変形例では、３層積層チップの場合を例示したが、これに代えて、４層以上の積層チップの場合にも、本実施形態と同様の効果を得ることができる。
また、本変形例では、感光性樹脂２４として、ポリイミドを用いたが、これに限られず、感光性樹脂２４として、例えば、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマー等から選ばれた１つ又は複数の感光性材料を用いてもよい。
また、本変形例では、ボトムダイ２１の基板として、シリコンウェハ２１Ａを用いたが、これに代えて、他の材料からなる基板を用いてもよい。
また、本変形例では、樹脂１３として、ポリイミドを用いたが、これに限られず、樹脂１３として、例えば、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマー等から選ばれた１つ又は複数の材料を用いてもよい。
以上に説明したように、本発明に係る半導体装置及びその製造方法は、サイズの異なる複数のチップを積層した積層チップにおいて、ＬＳＩチップの欠けやクラック等の発生を防止することができるものであり、特に、チップ形状の異なる複数のチップが積層された構造を有する半導体装置及びその製造方法に有用である。
１０ 半導体装置
１１ ボトムダイ
１１Ａ シリコンウェハ
１２ トップダイ
１３ 樹脂
１４ 貫通電極（ＴＳＶ）
１５ デバイス層
１６ デバイス層
２０ 半導体装置
２１ ボトムダイ
２１Ａ シリコンウェハ
２２ ミドルダイ
２３ トップダイ
２４ 樹脂（感光性樹脂）
２５ 貫通電極（ＴＳＶ）
２６ デバイス層
２７ 貫通電極（ＴＳＶ）
２８ デバイス層
２９ デバイス層
３１ プリント基板
３２ はんだバンプ
５０ キャリア
５１ 感光性樹脂

Claims (15)

  1. 複数のチップを積層した３次元積層チップ構造を有する半導体装置であって、
    前記３次元積層チップ構造は、第１チップと、前記第１チップの上側又は下側において前記第１チップと隣接し且つ前記第１チップよりも大きい第２チップとを含み、
    前記第１チップおよび前記第２チップのうちの少なくとも一方には貫通電極が形成されており、
    前記第１チップと前記第２チップとは、前記貫通電極を介して電気的に接続されており、
    前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の表面上に樹脂が設けられており、
    前記樹脂と前記第１チップの側端面との間の少なくとも一部に、隙間が形成されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記貫通電極は前記第２チップに形成されており、
    前記第１チップにおける前記第２チップ側の表面上に、電極パッドを表面に有するデバイス層が形成されており、
    前記第２チップの前記貫通電極と前記電極パッドとが電気的に接続されるように前記第２チップと前記第１チップとが貼り合わされていることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記樹脂は前記第２チップの端部上にも形成されていることを特徴とする半導体装置。
  4. 請求項１〜３のうちのいずれか１項に記載の半導体装置において、
    前記樹脂の側端面と前記第２チップの側端面とは実質的に面一であることを特徴とする半導体装置。
  5. 請求項１〜４のうちのいずれか１項に記載の半導体装置において、
    前記３次元積層チップ構造は、前記第１チップと前記第２チップとからなる２層チップ構造であることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記樹脂は、前記第１チップにおける前記第２チップの反対側の表面を覆うように設けられていることを特徴とする半導体装置。
  7. 請求項１〜５のうちのいずれか１項に記載の半導体装置において、
    前記樹脂の厚さは、前記第１チップの厚さと同程度であることを特徴とする半導体装置。
  8. 請求項１〜７のいずれか１項に記載の半導体装置において、
    前記隙間には、前記樹脂とは異なる樹脂が埋め込まれていることを特徴とする半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記３次元積層チップ構造は、前記第１チップにおける前記第２チップの反対側の表面において前記第１チップと隣接し且つ前記第１チップよりも大きい第３チップをさらに含むことを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記第１チップに第１貫通電極が形成されており、
    前記第２チップに第２貫通電極が形成されており、
    前記第１チップと前記第２チップとは、前記第１貫通電極と前記第２貫通電極とが電気的に接続されるように貼り合わせられていることを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記第１チップにおける前記第２チップ側の表面上に、前記第１貫通電極と電気的に接続された電極パッドを表面に有するデバイス層が形成されており、
    前記第２チップの前記第２貫通電極と前記電極パッドとが電気的に接続されるように前記第２チップと前記第１チップとが貼り合わされていることを特徴とする半導体装置。
  12. 請求項１０に記載の半導体装置において、
    前記第３チップにおける前記第１チップ側の表面上に、電極パッドを表面に有するデバイス層が形成されており、
    前記第１チップの前記第１貫通電極と前記電極パッドとが電気的に接続されるように前記第１チップと前記第３チップとが貼り合わされていることを特徴とする半導体装置。
  13. 請求項９に記載の半導体装置において、
    前記樹脂は、前記第１チップの外側に位置する部分の前記第３チップにおける前記第１チップ側の表面と接するように設けられていることを特徴とする半導体装置。
  14. 請求項９に記載の半導体装置において、
    前記隙間には、前記樹脂とは異なる樹脂が埋め込まれていることを特徴とする半導体装置。
  15. 請求項１〜１４のうちのいずれか１項に記載の半導体装置において、
    前記樹脂は、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマーから選ばれた材料からなることを特徴とする半導体装置。
JP2010006050A 2010-01-14 2010-01-14 半導体装置 Active JP5581064B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010006050A JP5581064B2 (ja) 2010-01-14 2010-01-14 半導体装置
PCT/JP2010/004824 WO2011086611A1 (ja) 2010-01-14 2010-07-29 半導体装置及びその製造方法
US13/493,547 US20120280406A1 (en) 2010-01-14 2012-06-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010006050A JP5581064B2 (ja) 2010-01-14 2010-01-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2011146527A JP2011146527A (ja) 2011-07-28
JP2011146527A5 JP2011146527A5 (ja) 2012-09-13
JP5581064B2 true JP5581064B2 (ja) 2014-08-27

Family

ID=44303918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010006050A Active JP5581064B2 (ja) 2010-01-14 2010-01-14 半導体装置

Country Status (3)

Country Link
US (1) US20120280406A1 (ja)
JP (1) JP5581064B2 (ja)
WO (1) WO2011086611A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775998B2 (en) * 2010-12-09 2014-07-08 Panasonic Corporation Support device of three-dimensional integrated circuit and method thereof
JP6142800B2 (ja) * 2012-02-09 2017-06-07 パナソニック株式会社 半導体装置及びその製造方法
JP6116437B2 (ja) * 2013-08-13 2017-04-19 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
JP2003060153A (ja) * 2001-07-27 2003-02-28 Nokia Corp 半導体パッケージ
JP3693633B2 (ja) * 2002-06-21 2005-09-07 松下電器産業株式会社 半導体装置の製造方法
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
JP4937856B2 (ja) * 2007-08-03 2012-05-23 スパンション エルエルシー 半導体装置及びその製造方法
JP4405537B2 (ja) * 2007-08-30 2010-01-27 富士通株式会社 キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
JP5543125B2 (ja) * 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars

Also Published As

Publication number Publication date
US20120280406A1 (en) 2012-11-08
WO2011086611A1 (ja) 2011-07-21
JP2011146527A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
US20240021544A1 (en) Seal ring for hybrid-bond
TWI616767B (zh) 指紋感測器裝置與方法
TWI616980B (zh) 堆疊封裝構件及其製作方法
KR100636259B1 (ko) 반도체 장치 및 그 제조 방법
KR100497111B1 (ko) 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US6548330B1 (en) Semiconductor apparatus and method of fabricating semiconductor apparatus
US11211350B2 (en) Semiconductor package and manufacturing method thereof
KR102241698B1 (ko) 후면 칩핑이 없는 더미 다이 배치
CN110970312B (zh) 封装件及其形成方法
JP2009071095A (ja) 半導体装置の製造方法
US20170287864A1 (en) Bond pad with micro-protrusions for direct metallic bonding
JP2005175263A (ja) 半導体装置の製造方法、半導体装置、電子機器
US20230378055A1 (en) Semiconductor package with improved interposer structure
JP5581064B2 (ja) 半導体装置
US9318426B2 (en) Semiconductor device and method of manufacturing the same
US20220108953A1 (en) Package structure and manufacturing method thereof
US20230260899A1 (en) Semiconductor package and manufacturing method thereof
JP2008135553A (ja) 基板積層方法及び基板が積層された半導体装置
TWI420610B (zh) 半導體裝置及其製造方法
JP2007165402A (ja) 半導体装置
KR100596797B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR20060066952A (ko) 범프 내장형 집적회로 칩 및 이를 이용한 칩 적층 구조
JP2005175304A (ja) 電子部品実装構造及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120726

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R151 Written notification of patent or utility model registration

Ref document number: 5581064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250