JP2011146527A5 - 半導体装置 - Google Patents

Description

本発明は、以上の知見に基づきなされたものであって、本発明に係る半導体装置は、複数のチップを積層した３次元積層チップ構造を有する半導体装置であって、前記３次元積層チップ構造は、第１チップと、前記第１チップの上側又は下側において前記第１チップと隣接し且つ前記第１チップよりも大きい第２チップとを含み、前記第１チップおよび前記第２チップのうちの少なくとも一方には貫通電極が形成されており、前記第１チップと前記第２チップとは、前記貫通電極を介して電気的に接続されており、前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の表面上に樹脂が設けられている。

図４（ａ）〜（ｈ）は、第１の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す断面図であり、図４（ｉ）は、図４（ｄ）に示す工程を示す平面図であり、図４（ｊ）は、図４（ｅ）に示す工程を示す平面図である。尚、図４（ａ）〜（ｊ）において、図１及び図２（ａ）、（ｂ）に示す第１の実施形態の半導体装置と対応する構成要素には同じ符号を付している。

図５（ａ）〜（ｈ）は、第１の実施形態の第２変形例に係る半導体装置の製造方法の各
工程を示す断面図であり、図５（ｉ）は、図５（ｄ）に示す工程を示す平面図であり、図５（ｊ）は、図５（ｅ）に示す工程を示す平面図である。尚、図５（ａ）〜（ｊ）において、図１及び図２（ａ）、（ｂ）に示す第１の実施形態の半導体装置と対応する構成要素には同じ符号を付している。

図６は、第２の実施形態に係る半導体装置、具体的には、３次元３層チップ構造を有する半導体装置の断面図である。

図１０（ａ）〜（ｇ）及び図１１（ａ）、（ｂ）は、第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図であり、図１１（ｃ）は、図１０（ｄ）に示す工程を示す平面図であり、図１１（ｄ）は、図１０（ｅ）に示す工程を示す平面図である。尚、図１０（ａ）〜（ｇ）及び図１１（ａ）〜（ｄ）において、図６及び図７（ａ）、（ｂ）に示す第２の実施形態の半導体装置と対応する構成要素には同じ符号を付している。

Claims (18)

1. 複数のチップを積層した３次元積層チップ構造を有する半導体装置であって、
   前記３次元積層チップ構造は、第１チップと、前記第１チップの上側又は下側において前記第１チップと隣接し且つ前記第１チップよりも大きい第２チップとを含み、
   前記第１チップおよび前記第２チップのうちの少なくとも一方には貫通電極が形成されており、
   前記第１チップと前記第２チップとは、前記貫通電極を介して電気的に接続されており、
   前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の表面上に樹脂が設けられていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記貫通電極は前記第２チップに形成されており、
   前記第１チップにおける前記第２チップ側の表面上に、電極パッドを表面に有するデバイス層が形成されており、
   前記第２チップの前記貫通電極と前記電極パッドとが電気的に接続されるように前記第２チップと前記第１チップとが貼り合わされていることを特徴とする半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記樹脂は前記第２チップの端部上にも形成されていることを特徴とする半導体装置。
4. 請求項１〜３のうちのいずれか１項に記載の半導体装置において、
   前記樹脂の側端面と前記第２チップの側端面とは実質的に面一であることを特徴とする半導体装置。
5. 請求項１〜４のうちのいずれか１項に記載の半導体装置において、
   前記３次元積層チップ構造は、前記第１チップと前記第２チップとからなる２層チップ構造であることを特徴とする半導体装置。
6. 請求項１〜５のうちのいずれか１項に記載の半導体装置において、
   前記樹脂は、前記第１チップの外側に位置する部分の前記第２チップにおける前記第１チップ側の前記表面と前記第１チップの側端面とによって構成されるコーナー部を覆うように設けられていることを特徴とする半導体装置。
7. 請求項５に記載の半導体装置において、
   前記樹脂は、前記第１チップにおける前記第２チップの反対側の表面を覆うように設けられていることを特徴とする半導体装置。
8. 請求項１〜６のうちのいずれか１項に記載の半導体装置において、
   前記樹脂の厚さは、前記第１チップの厚さと同程度であることを特徴とする半導体装置。
9. 請求項１〜５、７のうちのいずれか１項に記載の半導体装置において、
   前記樹脂と前記第１チップの側端面との間の少なくとも一部に、隙間が形成されていることを特徴とする半導体装置。
10. 請求項９に記載の半導体装置において、
    前記隙間には、前記樹脂とは異なる樹脂が埋め込まれていることを特徴とする半導体装置。
11. 請求項１に記載の半導体装置において、
    前記３次元積層チップ構造は、前記第１チップにおける前記第２チップの反対側の表面において前記第１チップと隣接し且つ前記第１チップよりも大きい第３チップをさらに含むことを特徴とする半導体装置。
12. 請求項１１に記載の半導体装置において、
    前記第１チップに第１貫通電極が形成されており、
    前記第２チップに第２貫通電極が形成されており、
    前記第１チップと前記第２チップとは、前記第１貫通電極と前記第２貫通電極とが電気的に接続されるように貼り合わせられていることを特徴とする半導体装置。
13. 請求項１２に記載の半導体装置において、
    前記第１チップにおける前記第２チップ側の表面上に、前記第１貫通電極と電気的に接続された電極パッドを表面に有するデバイス層が形成されており、
    前記第２チップの前記第２貫通電極と前記電極パッドとが電気的に接続されるように前記第２チップと前記第１チップとが貼り合わされていることを特徴とする半導体装置。
14. 請求項１２に記載の半導体装置において、
    前記第３チップにおける前記第１チップ側の表面上に、電極パッドを表面に有するデバイス層が形成されており、
    前記第１チップの前記第１貫通電極と前記電極パッドとが電気的に接続されるように前記第１チップと前記第３チップとが貼り合わされていることを特徴とする半導体装置。
15. 請求項１１に記載の半導体装置において、
    前記樹脂は、前記第１チップの外側に位置する部分の前記第３チップにおける前記第１チップ側の表面と接するように設けられていることを特徴とする半導体装置。
16. 請求項１１に記載の半導体装置において、
    前記樹脂と前記第１チップの側端面との間の少なくとも一部に、隙間が形成されていることを特徴とする半導体装置。
17. 請求項１６に記載の半導体装置において、
    前記隙間には、前記樹脂とは異なる樹脂が埋め込まれていることを特徴とする半導体装置。
18. 請求項１〜１７のうちのいずれか１項に記載の半導体装置において、
    前記樹脂は、ポリイミド、アクリレートモノマー、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、脂環式エポキシ、ビニルエーテル及びハイブリッドモノマーから選ばれた材料からなることを特徴とする半導体装置。