JP2004031420A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004031420A JP2004031420A JP2002181640A JP2002181640A JP2004031420A JP 2004031420 A JP2004031420 A JP 2004031420A JP 2002181640 A JP2002181640 A JP 2002181640A JP 2002181640 A JP2002181640 A JP 2002181640A JP 2004031420 A JP2004031420 A JP 2004031420A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- carrier
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】一段目の半導体チップ2表面にバンプ1を形成する工程(図1A)と、キャリア4上に前記半導体チップ2を搭載し、前記一段目の半導体チップ2と前記キャリア4とを前記バンプ2を介して接続する工程(図1C)と、前記一段目の半導体チップ2上に二段目の半導体チップ5を搭載する工程(図1D)と、前記キャリア4と前記一段目の半導体チップ2との間隙にアンダーフィル材6を充填する工程(図1E)とを含む製造方法において、前記アンダーフィル材6を充填する工程(図1E)を、前記一段目の半導体チップ2上に前記二段目の半導体チップ5を搭載する工程(図1D)の後に実施する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、キャリア上に複数の半導体チップを積層してなる半導体装置の製造方法に関する。
【0002】
【従来の技術】
キャリア上に複数の半導体チップを積層した半導体装置(いわゆる、スタックドパッケージ)の構造の一例として、キャリア上に半導体チップ(以下、「下チップ」という。)がフリップチップボンディングされ、この下チップとキャリアとの間にアンダーフィル材が充填されており、更に別の半導体チップ(以下、「上チップ」という。)が下チップ上にダイボンディングされた構造が挙げられる。
【0003】
従来、このスタックドパッケージを製造する方法としては、図10および図11に示すような方法が採用されていた。図10は、従来の製造方法を説明するための工程断面図であり、図11は、この製造方法を説明するためのフロー図である。この従来の製造方法においては、まず、所定の厚みに加工された下チップ2が供給され、その電極部分にバンプ1が形成される(図10A)。次に、バンプ1の先端に導電性樹脂3を転写する(図10B)。続いて、この下チップ2をキャリア4の所定の位置に実装し、硬化炉(図示せず。)にて加熱して導電性樹脂3を硬化させる(図10C)。次に、キャリア4と下チップ2との間にアンダーフィル材6を注入し(図10D)、硬化炉(図示せず。)にて加熱して、アンダーフィル材6を硬化させる。これにより、下チップのフリップチップ実装を完成させる。更に、フリップチップ実装された下チップの上に、所定の厚みに加工された上チップ5をダイボンディングし(図10E)、上チップ5とキャリア4とをワイヤボンディングにて電気的に接続する(図10F)。最後に、全体を封止し、ボール電極9を付けて、半導体装置を完成させる(図10G)。
【0004】
【発明が解決しようとする課題】
上記従来の製造方法においては、図12に示すように、下チップ2の厚みが薄いと、キャリア4と下チップ2との間にアンダーフィル材6を充填するときに、アンダーフィル材6が下チップ2の上面、すなわち上チップとのダイボンディング面に回りこみ、上チップのダイボンディングを安定して実施できなくなるという問題があった。そのため、従来の製造方法では、下チップを一定の厚み以上に設定する必要があり、そのためパッケージの薄型化に対応することが困難であった。
【0005】
本発明は、キャリア上に複数の半導体チップが積層されてなる半導体装置の製造において、半導体チップの厚みに制限を設けることなく半導体チップ同士間の良好な接続性を実現し、その結果、半導体装置の薄型化を可能にする製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
前記目的を達成するために、本発明の半導体装置の製造方法は、キャリア上またはキャリアに実装された第1の半導体チップ上に、第2の半導体チップおよび第3の半導体チップがこの順序で積層された半導体装置の製造方法であって、 前記第2の半導体チップ表面にバンプを形成する工程と、前記キャリアまたは前記第1の半導体チップ上に前記第2の半導体チップを搭載し、前記第2の半導体チップと前記キャリアまたは前記第1の半導体チップとを前記バンプを介して接続する工程と、前記第2の半導体チップ上に前記第3の半導体チップを搭載する工程と、前記第2の半導体チップと前記キャリアまたは前記第1の半導体チップとの間隙にアンダーフィル材を充填する工程とを含み、前記アンダーフィル材を充填する工程が、前記第2の半導体チップ上に前記第3の半導体チップを搭載する工程の後に実施されることを特徴とする。
【0007】
【発明の実施の形態】
本発明の製造方法によれば、前記アンダーフィル材を充填する際には、既に、第2の半導体チップ(下チップ)上に第3の半導体チップ(上チップ)が搭載されているため、アンダーフィル材が第2の半導体チップの上面にはみ出して付着しても、第2の半導体チップと第3の半導体チップとの接続性になんら影響を及ぼさない。よって、第2の半導体チップの厚みに制限を設けることなく、第2の半導体チップと第3の半導体チップとの安定した接続を達成することができる。その結果、半導体装置の薄型化を図ることが可能となる。
【0008】
前記製造方法は、前記第3の半導体チップが前記第2の半導体チップよりも大きい場合に特に有用である。このような場合、従来の製造方法では、図13に示すように、上チップの端部の下方にはアンダーフィル材が充填されないため、上チップをワイヤーボンディングする際に、上チップに衝撃がかかりチップの破損などを招くおそれがあった。しかしながら、前記製造方法を採用すれば、第3の半導体チップ(上チップ)端部の下方にもアンダーフィル材が充填されるため、このようなワイヤーボンディングを実施する場合であっても、第3の半導体チップにかかる衝撃を緩和することができる。
【0009】
更に、従来の製造方法では、図14に示すように、前記第3の半導体チップが前記第2の半導体チップよりも大きいと、上チップの端部の下方にはアンダーフィル材が充填されないため、半導体装置全体を封止する場合にボイドが発生しやすいという問題があった。しかしながら、前記製造方法を採用すれば、このようなボイドの発生を抑制することができる。
【0010】
前記製造方法においては、前記第2の半導体チップと前記キャリアまたは前記第1の半導体チップとを接続する工程において、前記第2の半導体チップの前記バンプが形成されていない部分と、前記キャリアまたは前記第1の半導体チップとを仮止めすることが好ましい。仮止めの方法としては、例えば、予め前記キャリアまたは前記第1の半導体チップ表面に仮止め剤を付与しておき、これにより前記第2の半導体チップと前記キャリアまたは前記第1の半導体チップとを接続する方法が挙げられる。この例によれば、仮止め剤を用いることにより、第3の半導体チップを第2の半導体チップ上に搭載する際に、第2の半導体チップとキャリアまたは第1のチップとの接続部分かかる負荷が軽減されるため、第2の半導体チップとキャリアまたは第1のチップとの接続性が向上する。
【0011】
また、前記製造方法においては、更に、前記第3の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の後に実施されることが好ましい。この好ましい例によれば、第3の半導体チップの電極とキャリアの電極とをワイヤーボンディングする際に、第3の半導体チップにかかる負荷を緩和して不良発生を抑制することができる。
【0012】
また、前記製造方法を、前記第1の半導体チップ上に前記第2の半導体チップおよび前記第3の半導体チップを積層した半導体装置の製造に適用する場合においては、前記第1の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の前に実施されることが好ましい。この好ましい例によれば、第1の半導体チップの電極とキャリアの電極とを接続するためのワイヤーボンディング接合部を、アンダーフィル材により保護することができるため、接続信頼性を更に向上させることができる。
【0013】
以下、本発明の実施の形態を図面に基づいて説明する。
【0014】
(実施の形態1)
図1は、本発明の実施の形態1に係る半導体装置の製造方法の一例を説明するための工程断面図である。また、図2は、この製造方法の一例を説明するためのフロー図である。本実施形態において製造される半導体装置は、キャリア上に2個の半導体チップが積層されたものである。なお、本実施形態では、一段目の半導体チップを「下チップ」、二段目の半導体チップを「上チップ」ともいう。
【0015】
まず、一段目となる半導体チップ(下チップ)2が供給される。このチップ表面には電極が形成されており、この電極にバンプ1が形成される(図1A)。バンプ1としては、例えば、金バンプを用いることができる。
【0016】
続いて、バンプ1の先端に導電性樹脂3を付与する(図1B)。導電性樹脂3としては、例えば、エポキシ樹脂およびフェノール樹脂などの熱硬化性樹脂に、金、銀、銅、ニッケルおよびこれらの合金などの金属フィラーを添加したものを使用することができる。この工程は、図1Bに示すように、バンプ1が形成された下チップ2を反転し、所定の膜厚にコントロールされた導電性樹脂3にバンプ1を浸けて、バンプ1の先端に導電性樹脂3を転写することにより実施できる。
【0017】
前記チップ2を、バンプ1が形成された面をキャリア4側に向けて、キャリア4上の所定の位置に位置決め実装する(図1C)。その後、図示されない硬化炉にて、導電性樹脂3を硬化させる。キャリア4は、絶縁性基板とその表面に形成された電極とを備えており、この電極と前記チップ2の電極とがバンプ1を介して電気的に接続される。絶縁性基板としては、例えば、ガラス、セラミックスなどの無機系絶縁性基板、エポキシ樹脂などの有機系絶縁性基板が使用できる。また、電極としては、金、銀、銅、鉛、ニッケルおよびこれらの合金などを使用することができる。
【0018】
次に、下チップ2上に、二段目となる半導体チップ(上チップ)5を搭載する(図1D)。上チップ5表面には電極が形成されているが、上チップ5は、この電極面とは反対の面(チップの裏面)を下チップ2側に向けて搭載される。また、下チップ2と上チップ5との界面には接着剤を介在させる。すなわち、上チップ5は、下チップ2上にダイボンディングされる。
【0019】
ダイボンディング後、下チップ2とキャリア4との間隙にアンダーフィル材6を注入する(図1E)。アンダーフィル材6としては、例えば、アクリル系樹脂、エポキシ系樹脂などの熱硬化性樹脂に、必要に応じて溶媒などを添加したものを使用することができる。
【0020】
続いて、硬化炉(図示せず。)にて、アンダーフィル材6を硬化させる。そして、上チップ5の電極とキャリア4の電極とを、ワイヤ7により電気的に接続する(図1F)。更に、全体を封止樹脂8により封止した後、ボール電極9を付けて、半導体装置を完成させる(図1G)。
【0021】
なお、上記製造方法においては、図3および図4に示すように、下チップ2をキャリア4に実装する際に、予め、キャリア4の下チップ2が搭載される部分に、仮止め剤10を塗布しておくことが好ましい。この場合、仮止め剤10は、キャリア4の下チップ2が搭載される領域であって、且つ、キャリア4の電極が形成された領域以外の部分に塗布される。仮止め剤10としては、キャリア4と下チップ2とを接着し得るものであれば特に限定するものではないが、例えば、エポキシ系樹脂、フェノール系樹脂等の絶縁性接着剤などを含む接着剤を使用することができる。
【0022】
上記製造方法においては、図5に示すように、下チップ2とキャリア4との間隙にアンダーフィル材6を注入する際に、既に下チップ2の上には上チップ5がダイボンディングされている。よって、アンダーフィル材6が下チップ2上面にはみ出して付着しても、下チップ2と上チップ5との接続性になんら影響を及ぼさない。よって、下チップ2の厚みに制限を設けず薄型対応可能となり、下チップ2の厚みを、例えば0.2mm以下、更には0.1mm以下とすることができる。なお、下チップ2の厚みの下限については、特に限定するものではなく、例えば0.05mm以上である。
【0023】
更に、図6に示すように、上チップ5が下チップ2より大きい場合は、上記のような効果に加えて、上チップ5とキャリア4との間隙にもアンダーフィル材6が充填されるため(図6A参照)、後の上チップ5のワイヤーボンディング工程において、上チップ5にかかる衝撃を緩和して不良発生を抑制するという効果も得られる(図6B参照)。
【0024】
更に、図7に示すように、上チップ5が下チップ2より大きい場合は、上チップ5とキャリア4との間隙にもアンダーフィル材6が充填されるため(図7A参照)、全体を封止する工程において、封止樹脂内にボイドが発生することを抑制するという効果も得られる(図7B参照)。
【0025】
(実施の形態2)
図8は、本発明の実施の形態2に係る半導体装置の製造方法の一例を説明するための工程断面図である。また、図9は、この製造方法の一例を説明するためのフロー図である。本実施形態において製造される半導体装置は、キャリア上に4個の半導体チップが積層されたものである。
【0026】
まず、一段目となるチップ2の電極にバンプ1が形成され(図8A)、バンプ1の先端に導電性樹脂3を付与する(図8B)。このチップ2を、バンプが形成された面をキャリア側に向けて、キャリア4上に実装した後(図8C)、導電性樹脂3を硬化させる。次に、前記一段目のチップ2上に、二段目となるチップ5をダイボンディングする(図8D)。その後、一段目のチップ2とキャリア4との間隙にアンダーフィル材6を注入し(図8E)、これを硬化させる。そして、二段目のチップ5の電極とキャリア4の電極とを、ワイヤ7により電気的に接続する(図8F)。なお、ここまでの工程は、実施の形態1と同様にして実施することができる。
【0027】
次に、好ましくは、二段目のチップ5表面の三段目のチップ2が搭載される部分に、仮止め剤10が塗布される(図8G)。この仮止め剤10としては、実施の形態1で例示したものと同様の接着剤を使用することができる。
【0028】
三段目となる半導体チップ(本実施形態においては、この三段目のチップを「下チップ」ともいう。)11が供給され、このチップの電極にバンプ12が形成される。更に、このバンプ12の先端に導電性樹脂13が付与される。この三段目のチップ11を、バンプ12が形成された面を前記二段目のチップ5側に向けて、前記二段目のチップ5上に実装した後、導電性樹脂13を硬化させる(図8H)。これにより、三段目のチップ11を、二段目のチップ5上にフリップチップ実装する。なお、これらの工程は、一段目のチップ2をキャリア4上に実装するための操作と実質的に同様の操作により実施できる。
【0029】
次に、三段目のチップ11上に四段目となる半導体チップ(本実施形態においては、この四段目のチップを「上チップ」ともいう。)14をダイボンディングする(図8I)。その後、三段目のチップ11と二段目のチップ5との間隙にアンダーフィル材6を注入し(図8J)、これを硬化させる。なお、アンダーフィル材6としては、実施の形態1で例示したものと同様の材料を使用することができる。
【0030】
その後、四段目のチップ14の電極とキャリア4の電極とを、ワイヤ7により電気的に接続する。最後に、全体を封止樹脂8で封止し、ボール電極9を付けることにより、半導体装置が得られる(図8K)。
【0031】
本実施形態によれば、前述した実施の形態1と同様に、下チップ(三段目のチップ)と二段目のチップとの間隙にアンダーフィル材を注入する際に、アンダーフィル材が下チップ上面にはみ出して付着しても、下チップと上チップ(四段目のチップ)との接続性になんら影響を及ぼさないため、下チップの厚みに制限を設けず薄型対応可能となる。また、上チップが下チップより大きい場合、上チップのワイヤーボンディング工程において上チップにかかる衝撃を緩和して不良発生を抑制するという効果も得られる。また、半導体装置全体を封止する際のボイドの発生を抑制することもできる。
【0032】
更に、本実施形態では、上記効果に加えて、二段目チップのワイヤボンディングの接合部を保護し、接続信頼性を向上させるという効果が得られる。
【0033】
なお、上記説明においては、キャリア上に4個の半導体チップが積層された半導体装置を製造する場合を例示したが、本発明はこれに限定されるものではなく、更に多くの半導体チップが積層した半導体装置の製造に適用することも可能である。この場合、上記説明したような手順を必要な回数だけ繰り返せばよい。
【0034】
また、上記説明では、2段目のチップと3段目のチップとの接続をフィリップチップ実装により実現し、この両チップ間にアンダーフィル材を充填した場合を例示したが、本発明はこれに限定されるものではない。例えば、2段目のチップと3段目のチップとの接続をダイボンディングにより実現し、3段目のチップと4段目のチップとの接続をフィリップチップ実装として、この両チップ間にアンダーフィル材を充填するなど、製造しようとする半導体装置に応じた任意の構成とすることが可能である。
【0035】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、キャリア上に複数の半導体チップが積層されてなる半導体装置の製造において、半導体チップの厚みに制限を設けることなく、半導体チップ同士間の良好な接続性を実現し、その結果、半導体装置の薄型化を可能にする。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体装置の製造方法の一例を説明するための工程断面図である。
【図2】本発明の実施の形態1に係る半導体装置の製造方法の一例を説明するためのフロー図である。
【図3】本発明の実施の形態1に係る半導体装置の製造方法の別の一例を説明するための工程断面図である。
【図4】本発明の実施の形態1に係る半導体装置の製造方法の別の一例を説明するためのフロー図である。
【図5】本発明の実施の形態1に係る半導体装置の製造方法の一例により達成される効果を説明するための断面図である。
【図6】本発明の実施の形態1に係る半導体装置の製造方法の一例により達成される効果を説明するための断面図である。
【図7】本発明の実施の形態1に係る半導体装置の製造方法の一例により達成される効果を説明するための断面図である。
【図8】本発明の実施の形態2に係る半導体装置の製造方法の一例を説明するための工程断面図である。
【図9】本発明の実施の形態2に係る半導体装置の製造方法の一例を説明するためのフロー図である。
【図10】従来の半導体装置の製造方法を説明するための工程断面図である。
【図11】従来の半導体装置の製造方法を説明するためのフロー図である。
【図12】従来の半導体装置の製造方法において生じる問題を説明するための断面図である。
【図13】従来の半導体装置の製造方法において生じる問題を説明するための断面図である。
【図14】従来の半導体装置の製造方法において生じる問題を説明するための断面図である。
【符号の説明】
1 バンプ
2 一段目の半導体チップ
3 導電性樹脂
4 キャリア
5 二段目の半導体チップ
6 アンダーフィル材
7 ワイヤ
8 封止樹脂
9 ボール電極
10 仮止め剤
11 三段目の半導体チップ
12 バンプ
13 導電性樹脂
14 四段目の半導体チップ
Claims (5)
- キャリア上またはキャリアに実装された第1の半導体チップ上に、第2の半導体チップおよび第3の半導体チップがこの順序で積層された半導体装置の製造方法であって、
前記第2の半導体チップ表面にバンプを形成する工程と、前記キャリアまたは前記第1の半導体チップ上に前記第2の半導体チップを搭載し、前記第2の半導体チップと前記キャリアまたは前記第1の半導体チップとを前記バンプを介して接続する工程と、前記第2の半導体チップ上に前記第3の半導体チップを搭載する工程と、前記第2の半導体チップと前記キャリアまたは前記第1の半導体チップとの間隙にアンダーフィル材を充填する工程とを含み、前記アンダーフィル材を充填する工程が、前記第2の半導体チップ上に前記第3の半導体チップを搭載する工程の後に実施されることを特徴とする半導体装置の製造方法。 - 前記第3の半導体チップが前記第2の半導体チップよりも大きい請求項1に記載の半導体装置の製造方法。
- 前記第2の半導体チップと前記キャリアまたは前記第1の半導体チップとを接続する工程において、前記第2の半導体チップの前記バンプが形成されていない部分と、前記キャリアまたは前記第1の半導体チップとを仮止めする請求項1または2に記載の半導体装置の製造方法。
- 更に、前記第3の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の後に実施される請求項1〜3のいずれかに記載の半導体装置の製造方法。
- 前記第1の半導体チップ上に前記第2の半導体チップおよび前記第3の半導体チップを積層する場合において、
前記第1の半導体チップ表面に形成された電極と、前記キャリアに形成された電極とを、ワイヤを介して電気的に接続する工程を含み、この工程が、前記アンダーフィル材を充填する工程の前に実施される請求項1〜4のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002181640A JP3693633B2 (ja) | 2002-06-21 | 2002-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002181640A JP3693633B2 (ja) | 2002-06-21 | 2002-06-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004031420A true JP2004031420A (ja) | 2004-01-29 |
JP3693633B2 JP3693633B2 (ja) | 2005-09-07 |
Family
ID=31178426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002181640A Expired - Fee Related JP3693633B2 (ja) | 2002-06-21 | 2002-06-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3693633B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011086611A1 (ja) * | 2010-01-14 | 2011-07-21 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2002
- 2002-06-21 JP JP2002181640A patent/JP3693633B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011086611A1 (ja) * | 2010-01-14 | 2011-07-21 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3693633B2 (ja) | 2005-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
US10741500B2 (en) | Electronic package | |
JP5250524B2 (ja) | 半導体装置及びその製造方法 | |
JP2004031607A (ja) | 半導体装置及びその製造方法 | |
JP2005183923A (ja) | 半導体装置およびその製造方法 | |
JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
JP2001217340A (ja) | 半導体装置及びその製造方法 | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4175138B2 (ja) | 半導体装置 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
JP3892359B2 (ja) | 半導体チップの実装方法 | |
JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
TWI676266B (zh) | 半導體裝置及其製造方法 | |
JP3693633B2 (ja) | 半導体装置の製造方法 | |
JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
JP2002237566A (ja) | 半導体装置の3次元実装構造体とその製造方法 | |
JP5576528B2 (ja) | 半導体装置 | |
JP2012099693A (ja) | 半導体装置の製造方法 | |
JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
TWI393197B (zh) | 晶片封裝 | |
JP2001015633A (ja) | 半導体装置 | |
JP2004253598A (ja) | 電子部品の実装方法 | |
US8222726B2 (en) | Semiconductor device package having a jumper chip and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20041028 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050422 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050614 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090701 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100701 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |