JP4385878B2 - 実装方法 - Google Patents

実装方法 Download PDF

Info

Publication number
JP4385878B2
JP4385878B2 JP2004212070A JP2004212070A JP4385878B2 JP 4385878 B2 JP4385878 B2 JP 4385878B2 JP 2004212070 A JP2004212070 A JP 2004212070A JP 2004212070 A JP2004212070 A JP 2004212070A JP 4385878 B2 JP4385878 B2 JP 4385878B2
Authority
JP
Japan
Prior art keywords
load
gold
chip
bonding
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004212070A
Other languages
English (en)
Other versions
JP2006032791A (ja
Inventor
佳治 佐名川
充彦 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2004212070A priority Critical patent/JP4385878B2/ja
Publication of JP2006032791A publication Critical patent/JP2006032791A/ja
Application granted granted Critical
Publication of JP4385878B2 publication Critical patent/JP4385878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、チップを回路基板上に常温実装する実装方法に関するものである。
従来より、チップ(半導体素子)を回路基板に実装することによって半導体パッケージを製造することが行われており、チップを回路基板上に実装する方法として、例えば300℃以上の高温環境で接合させる方法がある。しかし、チップと回路基板との熱膨張率が異なるために、実装時の温度上昇で接合部に熱応力が発生し、接合部の破壊につながっていた。
そこで、実装時に接合部に発生する熱応力を低減させる有効な手段として、実装工程を常温環境で行う常温接合法が提案されている。(例えば、特許文献1,2参照)。この常温接合法には、表面活性化接合法や超音波接合法がある。
特開2001−351892号公報 冨田誠、外3名、「表面活性化による低温フリップチップ接合」、第12回マイクロエレクトロニクスシンポジウム論文集、社団法人エレクトロニクス実装学会、2002年10月
しかし、従来の常温接合法では十分な接合強度を得ることができなかった。
本発明は、上記事由に鑑みてなされたものであり、その目的は、常温接合の接合強度を向上させた実装方法を提供することにある。
請求項1の発明は、チップに設けられた金バンプ部を回路基板の導電部に接合する実装方法において、回路基板の基板面に対して垂直方向の荷重と前記基板面に対して水平な一方向の荷重とを金バンプ部と導電部との接合面に印加して、金バンプ部と導電部とを互いに水平な一方向に変位させた状態で常温接合することを特徴とする。
この発明によれば、金バンプと導電部とを互いに水平方向に変位させる時に接合面が洗浄処理されて接合強度を向上させることができる。
請求項2の発明は、請求項1において、金バンプ部と導電部とを常温接合する前に、金バンプ部にアニール処理を行うことを特徴とする。
この発明によれば、接合強度をさらに向上させることができる。
請求項3の発明は、請求項1において、金バンプ部と導電部とを常温接合する前に、チップと回路基板の各接合面側に表面活性化処理を行うことを特徴とする。
この発明によれば、接合強度をさらに向上させることができる。
請求項4の発明は、請求項1において、金バンプ部と導電部とを常温接合する前に、金バンプ部にアニール処理を行ってからチップと回路基板の各接合面側に表面活性化処理を行うことを特徴とする。
この発明によれば、バンプアニール処理と表面活性化処理との両方を用いることで、請求項2,3に比べて接合強度を一層向上させることができる。
請求項5の発明は、請求項1乃至4いずれかにおいて、チップの一端に、金バンプ部を設けた面に近付くにつれて外側へ広がるテーパ面を形成し、前記基板面に対して水平な一方向の荷重をテーパ面に当接した治具に印加することを特徴とする。
この発明によれば、治具に水平方向の荷重を印加すれば、垂直方向の荷重と水平方向の荷重とを金バンプ部と導電部との接合面に印加することができる。
請求項6の発明は、請求項1乃至4いずれかにおいて、導電部は回路基板の一端に向かうにつれてチップから離れるテーパ面に形成され、前記基板面に対して水平な一方向の荷重をチップの一端に当接した治具に印加することを特徴とする。
この発明によれば、治具に水平方向の荷重を印加すれば、垂直方向の荷重と水平方向の荷重とを金バンプ部と導電部との接合面に印加することができる。また、請求項5記載のチップ一端のテーパ加工が不要になる。
以上説明したように、本発明では、回路基板の基板面に対して垂直方向の荷重と前記基板面に対して水平方向の荷重とを金バンプ部と導電部との接合面に印加して、金バンプ部と導電部とを互いに水平方向に変位させた状態で常温接合するので、金バンプと導電部とを互いに水平方向に変位させる時に接合面が洗浄処理されて接合強度を向上させることができるという効果がある。
以下、本発明の実施の形態を図面に基づいて説明する。
(実施形態1)
図1(a)(b)、図2は、本実施形態に係る実装工程を示す断面図であり、まず図2に示すように、シリコンチップ1の一面に設けた電極パット2上に純度99%以上の金(Au)からなる金スタッドバンプ部3を形成する。この金スタッドバンプ3は、金ワイヤの先端を溶融する等の方法で形成されており、基部3aの略中心にはワイヤが頂部3bとして突出している。本実施形態では図3に示すように、基部3aは、幅W1=90±10μm、高さH1=20〜30μmであり、頂部3bは、ワイヤ径φ1=25μmであって、金スタッドバンプ3は全高H2=70〜120μmに形成される。
そして、図1(a)に示すように、回路基板4の一面に金メッキを施すことで形成した導電部5に、シリコンチップ1の一面に設けた金スタッドバンプ部3の頂部3bを対向させ、常温環境において、回路基板4の基板面に対して垂直方向の荷重F1をシリコンチップ1の他面側から印加し、金スタッドバンプ3の頂部3bを導電部5に密着させる。ここで、金スタッドバンプ部3と導電部5との接合面に印加される垂直方向の荷重=10gf/bumpである。
次に、図1(b)に示すように、常温環境において、基板面に対して垂直方向の荷重F1をシリコンチップ1の他面側から印加するとともに、基板面に対して水平方向の荷重F2をシリコンチップ1の一端側から印加することで、金スタッドバンプ部3と導電部5との接合面には基板面に対して垂直方向の荷重と水平方向の荷重とが印加され、金スタッドバンプ3は導電部5に対して水平方向に変位しながら導電部5に接合(Au/Au接合)する。シリコンチップ1の水平方向の変位距離X1は100μm程度であり、金スタッドバンプ部3の基部3aは、電極パット2と導電部5との間で引き伸ばされた状態に変形している。
このように、金スタッドバンプ3と導電部5との常温接合時に、基板面に対して垂直方向の荷重F1と基板面に対して水平方向の荷重F2とを同時に印加し、金スタッドバンプ3と導電部5とを互いに水平方向に変位させた状態で接合するので、水平方向への変位時に接合面が洗浄処理されて十分な接合強度を得ることができ、接合信頼性が向上している。
また、金スタッドバンプ3は純度99%以上の金から形成されているので不純物が少なく、回路基板4に施した金メッキからなる導電部5とのAu/Au接合の強度をさらに向上させている。
なお、本実施形態では金スタッドバンプを用いているが、金メッキバンプを用いた場合も、上記同様の常温接合を行って上記同様の効果を得ることができる。
(実施形態2)
本実施形態では、実施形態1の図1(a)(b)に示す常温接合前に、金スタッドバンプ3にアニール処理(バンプアニール処理)を行って、金スタッドバンプ部3の硬度を低下させている。したがって、金スタッドバンプ部3と導電部5との接合面積が増加して、接合強度がさらに向上する。
(実施形態3)
本実施形態では図4(a)(b)に示すように、実施形態1の図1(a)(b)に示す常温接合前に、金スタッドバンプ部3を形成したシリコンチップ1の一面、および導電部5を形成した回路基板4の一面に、ArプラズマPを照射している。このArプラズマ照射により、金スタッドバンプ部3と導電部5との各接合表面が活性化し、常温時におけるAu/Au接合の接合性が向上して、接合強度がさらに向上する。
また、ArプラズマPを照射する前に、実施形態2で説明したバンプアニール処理を行えば、接合強度の一層の向上を図ることができる。
(実施形態4)
本実施形態では図5に示すように、実装治具6を用いて金スタッドバンプ3と導電部5との常温接合を行うもので、実施形態1と同様の構成には同一の符号を付して説明は省略する。
本実施形態のシリコンチップ1はその一端にテーパ部1aを形成しており、テーパ部1aは、シリコンチップ1の他面から金スタッドバンプ部3を形成した一面に近付くにつれて外側に広がる斜面で構成される。
実装治具6は、一端側から延設されてシリコンチップ1の他面上に載置される延設片6aと、延設片6aの一面側に形成されてテーパ部1aに対向する斜面6bをテーパ部1aに当接させた突部6cとから構成される。
そして、実装治具6の一端側から他端側に水平方向の荷重F3を印加することで、実装治具6の斜面6bとシリコンチップ1のテーパ部1aとの当接面には、基板面に対して垂直方向の荷重F4と、基板面に対して水平方向の荷重F5とが発生し、金スタッドバンプ部3と導電部5との接合面には基板面に対して垂直方向の荷重と水平方向の荷重とが印加される。したがって、金スタッドバンプ3は導電部5に対して水平方向に変位しながら導電部5に接合(Au/Au接合)する。
(実施形態5)
本実施形態では図6に示すように、実装治具7を用いて金スタッドバンプ3と導電部5との常温接合を行うもので、実施形態1と同様の構成には同一の符号を付して説明は省略する。
本実施形態の回路基板4は立体回路形成基板(MID)であり、その一面には斜面4bを有する凸部4aが突設されており、斜面4bは、回路基板4の一端に向かうにつれてチップ1から離れる方向に形成されている。導電部5は斜面4b上に設けられる。
実装治具7は、一端側から延設されてシリコンチップ1の他面上に載置される延設片7aと、延設片7aの一面側に形成されてシリコンチップ1の一端に当接する当接面7bを形成した突部7cとから構成される。
そして、導電部5の面は、金スタッドバンプ部3の突出方向に対して斜めに接する方向に形成されており、金スタッドバンプ部3が導電部5に接触した状態で、実装治具7の一端側から他端側に水平方向の荷重F3を印加することで、金スタッドバンプ部3と導電部5との接合面には、基板面に対して垂直方向の荷重F4と、基板面に対して水平方向の荷重F5とが発生する。したがって、金スタッドバンプ3は導電部5に対して水平方向に変位しながら導電部5に接合(Au/Au接合)する。
(a)(b)本発明の実施形態1の実装方法を示す断面図である。 同上のシリコンチップに形成された金スタッドバンプ部を示す断面図である。 同上の金スタッドバンプ部の各寸法を示す図である。 (a)(b)本発明の実施形態3の実装方法を示す断面図である。 本発明の実施形態4の実装方法を示す断面図である。 本発明の実施形態5の実装方法を示す断面図である。
符号の説明
1 シリコンチップ
2 電極パット
3 金スタッドバンプ部
4 回路基板
5 導電部
F1 垂直方向荷重
F2 水平方向荷重

Claims (6)

  1. チップに設けられた金バンプ部を回路基板の導電部に接合する実装方法において、回路基板の基板面に対して垂直方向の荷重と前記基板面に対して水平な一方向の荷重とを金バンプ部と導電部との接合面に印加して、金バンプ部と導電部とを互いに水平な一方向に変位させた状態で常温接合することを特徴とする実装方法。
  2. 金バンプ部と導電部とを常温接合する前に、金バンプ部にアニール処理を行うことを特徴とする請求項1記載の実装方法。
  3. 金バンプ部と導電部とを常温接合する前に、チップと回路基板の各接合面側に表面活性化処理を行うことを特徴とする請求項1記載の実装方法。
  4. 金バンプ部と導電部とを常温接合する前に、金バンプ部にアニール処理を行ってからチップと回路基板の各接合面側に表面活性化処理を行うことを特徴とする請求項1記載の実装方法。
  5. チップの一端に、金バンプ部を設けた面に近付くにつれて外側へ広がるテーパ面を形成し、前記基板面に対して水平な一方向の荷重をテーパ面に当接した治具に印加することを特徴とする請求項1乃至4いずれか記載の実装方法。
  6. 導電部は回路基板の一端に向かうにつれてチップから離れるテーパ面に形成され、前記基板面に対して水平な一方向の荷重をチップの一端に当接した治具に印加することを特徴とする請求項1乃至4いずれか記載の実装方法。
JP2004212070A 2004-07-20 2004-07-20 実装方法 Expired - Fee Related JP4385878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004212070A JP4385878B2 (ja) 2004-07-20 2004-07-20 実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004212070A JP4385878B2 (ja) 2004-07-20 2004-07-20 実装方法

Publications (2)

Publication Number Publication Date
JP2006032791A JP2006032791A (ja) 2006-02-02
JP4385878B2 true JP4385878B2 (ja) 2009-12-16

Family

ID=35898747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004212070A Expired - Fee Related JP4385878B2 (ja) 2004-07-20 2004-07-20 実装方法

Country Status (1)

Country Link
JP (1) JP4385878B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010208B2 (ja) * 2006-08-17 2012-08-29 三菱重工業株式会社 半導体素子モジュール及びその製造方法
JP5181158B2 (ja) * 2007-10-24 2013-04-10 ボンドテック株式会社 接合方法およびこの方法により作成されるデバイス並びに接合装置
KR101194092B1 (ko) 2008-02-14 2012-10-24 미츠비시 쥬고교 가부시키가이샤 반도체 소자 모듈 및 그 제조 방법
JP5732631B2 (ja) * 2009-09-18 2015-06-10 ボンドテック株式会社 接合装置および接合方法
JP6100503B2 (ja) * 2012-11-01 2017-03-22 日本電信電話株式会社 実装方法

Also Published As

Publication number Publication date
JP2006032791A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
US8637986B2 (en) Semiconductor device and method for manufacturing thereof
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
JP2003243436A (ja) バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
TW200901345A (en) System and method for increased stand-off height in stud bumping process
JP2006278407A (ja) 半導体装置の製造方法
JP2014056917A (ja) 電力用半導体装置および電力用半導体装置の製造方法
CN107507809B (zh) 倒装芯片
JP2004327718A (ja) 電子部品実装方法
KR101951957B1 (ko) 반도체 장치 및 그 제조 방법
JP4385878B2 (ja) 実装方法
TW201411793A (zh) 半導體裝置及其製造方法
WO2013058020A1 (ja) 半導体装置および半導体装置製造方法
JP2007053130A (ja) 接合構造および接合方法
JP4374040B2 (ja) 半導体製造装置
JP2006196765A (ja) 半導体装置
JP2010040884A (ja) 半導体装置及び半導体チップのボンディング方法
JP2005209833A (ja) 半導体装置の製造方法
CA2786882C (en) Flip-chip mounting structure and flip-chip mounting method
JP2007059538A (ja) バンプ接合体の製造方法
JP2005101165A (ja) フリップチップ実装構造及びその実装用基板及び製造方法
JP2005197488A (ja) 突起電極及びボンディングキャピラリ並びに半導体チップ
JP2006332151A (ja) 半導体装置の実装方法
JP2006114649A (ja) 半導体装置の製造方法およびその製造装置
JP2006324577A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090921

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees