JP4385878B2 - 実装方法 - Google Patents
実装方法 Download PDFInfo
- Publication number
- JP4385878B2 JP4385878B2 JP2004212070A JP2004212070A JP4385878B2 JP 4385878 B2 JP4385878 B2 JP 4385878B2 JP 2004212070 A JP2004212070 A JP 2004212070A JP 2004212070 A JP2004212070 A JP 2004212070A JP 4385878 B2 JP4385878 B2 JP 4385878B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- gold
- chip
- bonding
- conductive portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
Description
図1(a)(b)、図2は、本実施形態に係る実装工程を示す断面図であり、まず図2に示すように、シリコンチップ1の一面に設けた電極パット2上に純度99%以上の金(Au)からなる金スタッドバンプ部3を形成する。この金スタッドバンプ3は、金ワイヤの先端を溶融する等の方法で形成されており、基部3aの略中心にはワイヤが頂部3bとして突出している。本実施形態では図3に示すように、基部3aは、幅W1=90±10μm、高さH1=20〜30μmであり、頂部3bは、ワイヤ径φ1=25μmであって、金スタッドバンプ3は全高H2=70〜120μmに形成される。
本実施形態では、実施形態1の図1(a)(b)に示す常温接合前に、金スタッドバンプ3にアニール処理(バンプアニール処理)を行って、金スタッドバンプ部3の硬度を低下させている。したがって、金スタッドバンプ部3と導電部5との接合面積が増加して、接合強度がさらに向上する。
本実施形態では図4(a)(b)に示すように、実施形態1の図1(a)(b)に示す常温接合前に、金スタッドバンプ部3を形成したシリコンチップ1の一面、および導電部5を形成した回路基板4の一面に、ArプラズマPを照射している。このArプラズマ照射により、金スタッドバンプ部3と導電部5との各接合表面が活性化し、常温時におけるAu/Au接合の接合性が向上して、接合強度がさらに向上する。
本実施形態では図5に示すように、実装治具6を用いて金スタッドバンプ3と導電部5との常温接合を行うもので、実施形態1と同様の構成には同一の符号を付して説明は省略する。
本実施形態では図6に示すように、実装治具7を用いて金スタッドバンプ3と導電部5との常温接合を行うもので、実施形態1と同様の構成には同一の符号を付して説明は省略する。
2 電極パット
3 金スタッドバンプ部
4 回路基板
5 導電部
F1 垂直方向荷重
F2 水平方向荷重
Claims (6)
- チップに設けられた金バンプ部を回路基板の導電部に接合する実装方法において、回路基板の基板面に対して垂直方向の荷重と前記基板面に対して水平な一方向の荷重とを金バンプ部と導電部との接合面に印加して、金バンプ部と導電部とを互いに水平な一方向に変位させた状態で常温接合することを特徴とする実装方法。
- 金バンプ部と導電部とを常温接合する前に、金バンプ部にアニール処理を行うことを特徴とする請求項1記載の実装方法。
- 金バンプ部と導電部とを常温接合する前に、チップと回路基板の各接合面側に表面活性化処理を行うことを特徴とする請求項1記載の実装方法。
- 金バンプ部と導電部とを常温接合する前に、金バンプ部にアニール処理を行ってからチップと回路基板の各接合面側に表面活性化処理を行うことを特徴とする請求項1記載の実装方法。
- チップの一端に、金バンプ部を設けた面に近付くにつれて外側へ広がるテーパ面を形成し、前記基板面に対して水平な一方向の荷重をテーパ面に当接した治具に印加することを特徴とする請求項1乃至4いずれか記載の実装方法。
- 導電部は回路基板の一端に向かうにつれてチップから離れるテーパ面に形成され、前記基板面に対して水平な一方向の荷重をチップの一端に当接した治具に印加することを特徴とする請求項1乃至4いずれか記載の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212070A JP4385878B2 (ja) | 2004-07-20 | 2004-07-20 | 実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212070A JP4385878B2 (ja) | 2004-07-20 | 2004-07-20 | 実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006032791A JP2006032791A (ja) | 2006-02-02 |
JP4385878B2 true JP4385878B2 (ja) | 2009-12-16 |
Family
ID=35898747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004212070A Expired - Fee Related JP4385878B2 (ja) | 2004-07-20 | 2004-07-20 | 実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4385878B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5010208B2 (ja) * | 2006-08-17 | 2012-08-29 | 三菱重工業株式会社 | 半導体素子モジュール及びその製造方法 |
JP5181158B2 (ja) * | 2007-10-24 | 2013-04-10 | ボンドテック株式会社 | 接合方法およびこの方法により作成されるデバイス並びに接合装置 |
KR101194092B1 (ko) | 2008-02-14 | 2012-10-24 | 미츠비시 쥬고교 가부시키가이샤 | 반도체 소자 모듈 및 그 제조 방법 |
JP5732631B2 (ja) * | 2009-09-18 | 2015-06-10 | ボンドテック株式会社 | 接合装置および接合方法 |
JP6100503B2 (ja) * | 2012-11-01 | 2017-03-22 | 日本電信電話株式会社 | 実装方法 |
-
2004
- 2004-07-20 JP JP2004212070A patent/JP4385878B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006032791A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8637986B2 (en) | Semiconductor device and method for manufacturing thereof | |
JP6433590B2 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
US7064425B2 (en) | Semiconductor device circuit board, and electronic equipment | |
JP2003243436A (ja) | バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
TW200901345A (en) | System and method for increased stand-off height in stud bumping process | |
JP2006278407A (ja) | 半導体装置の製造方法 | |
JP2014056917A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
CN107507809B (zh) | 倒装芯片 | |
JP2004327718A (ja) | 電子部品実装方法 | |
KR101951957B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4385878B2 (ja) | 実装方法 | |
TW201411793A (zh) | 半導體裝置及其製造方法 | |
WO2013058020A1 (ja) | 半導体装置および半導体装置製造方法 | |
JP2007053130A (ja) | 接合構造および接合方法 | |
JP4374040B2 (ja) | 半導体製造装置 | |
JP2006196765A (ja) | 半導体装置 | |
JP2010040884A (ja) | 半導体装置及び半導体チップのボンディング方法 | |
JP2005209833A (ja) | 半導体装置の製造方法 | |
CA2786882C (en) | Flip-chip mounting structure and flip-chip mounting method | |
JP2007059538A (ja) | バンプ接合体の製造方法 | |
JP2005101165A (ja) | フリップチップ実装構造及びその実装用基板及び製造方法 | |
JP2005197488A (ja) | 突起電極及びボンディングキャピラリ並びに半導体チップ | |
JP2006332151A (ja) | 半導体装置の実装方法 | |
JP2006114649A (ja) | 半導体装置の製造方法およびその製造装置 | |
JP2006324577A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090921 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |