JP5010208B2 - 半導体素子モジュール及びその製造方法 - Google Patents

半導体素子モジュール及びその製造方法 Download PDF

Info

Publication number
JP5010208B2
JP5010208B2 JP2006222541A JP2006222541A JP5010208B2 JP 5010208 B2 JP5010208 B2 JP 5010208B2 JP 2006222541 A JP2006222541 A JP 2006222541A JP 2006222541 A JP2006222541 A JP 2006222541A JP 5010208 B2 JP5010208 B2 JP 5010208B2
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor element
wiring
electrode
room temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006222541A
Other languages
English (en)
Other versions
JP2008047736A (ja
Inventor
大司 上野
太郎 和田
正宏 舩山
能克 黒田
雄一 近藤
真一 小林
浩児 中野
謙二 藤原
照雄 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2006222541A priority Critical patent/JP5010208B2/ja
Priority to TW97105379A priority patent/TWI395307B/zh
Publication of JP2008047736A publication Critical patent/JP2008047736A/ja
Application granted granted Critical
Publication of JP5010208B2 publication Critical patent/JP5010208B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子モジュール及びその製造方法に関し、例えば、出力の大きいパワートランジスタ等の半導体素子に好適なものである。
絶縁ゲートバイポーラトランジスター（Insulated Gate Bipolar Transistor；以降、ＩＧＢＴと呼ぶ。）等、出力が大きく、発熱量の大きいパワー半導体素子は、その機能の信頼性、寿命等を確保するために、冷却を行う必要がある。近年、電気自動車のモータの制御に用いられる等、益々用途が拡大しており、出力の向上と共に信頼性、寿命等の向上も要求されている。
特開平６−１８８３６３号公報 国際公開第９８／４３３０１号パンフレット
パワー半導体素子のモジュール構造としては、例えば、放熱性の良い金属製基板上へ、素子を直接的又は間接的に実装し、外部端子との結線をワイヤーボンディングで個別に形成したものがある。この構造の場合、素子の上面側が開放された構造であり、十分な冷却能力を得られないという問題があった。又、外部端子との結線をワイヤーボンディングで個別に形成する方法は、工程が複雑で難しい上、工程数も多く、プロセスコストが大きいという問題もあった（特許文献１）。
又、パワー半導体素子の上下を放熱性の良い金属製基板で挟み込み、上下両面から放熱可能なモジュール構造のものもあるが、この構造の場合、発熱に伴う応力を緩和するため、金属製基板（外部端子）と素子が、接合ではなく、圧接により接触して、電気的接続を形成しているため、素子との電気的接続が十分でなく、大きな出力の素子への適用が難しく、又、素子との熱的接続（ここでは、異なる部材を接合した際の部材同士の熱伝導の状態を熱的接続として規定する。）も十分でなく、期待するような放熱性が得られないという問題があった（特許文献２）。
更に、上述したモジュール構造においては、配線用のはんだやワイヤ、パッケージング用樹脂等の耐熱性、熱サイクル耐性、耐振動性の限界が、モジュール全体の信頼性向上の限界となっており、電気自動車等において求められる耐熱性、熱サイクル耐性、耐振動性を満たすことができず、十分な信頼性が確保できなかった。例えば、モジュール内部の素子は健在でも、配線が破損して、モジュール全体としての機能が損なわれて、信頼性、寿命を低下させていた。
加えて、上述したモジュール構造等において、基板と素子、或いは、基板と放熱フィンを接合する場合、放熱性と信頼性を共に実現するにはそれぞれ課題があった。例えば、接合に接着剤を用いる場合には、熱伝導性にやや劣り、工程数が増加するとい問題があり、接合に拡散接合、陽極接合を用いる場合には、接合対象の材料に制限がある上、接合の際、加熱を伴うため、冷却に時間を要し、又、モジュールへの熱の影響（熱応力）が生じるという問題があった。
本発明は上記課題に鑑みなされたもので、電気的接続、熱的接続に優れ、十分な冷却性能を確保でき、信頼性の高い半導体素子モジュール及びその製造方法を提供することを目的とする。
上記課題を解決する第１の発明に係る半導体素子モジュールは、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
前記半導体素子は、該半導体素子の一方側の表面の一部に形成された複数の電極面を有し、
前記第１絶縁基板は、前記半導体素子の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面と接続されると共に外部と接続可能な接続配線を有し、
前記接続配線は、前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して形成されたものであり、
前記半導体素子の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする。
上記課題を解決する第２の発明に係る半導体素子モジュールは、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
前記半導体素子は、該半導体素子の一方側の表面の一部に形成された複数の電極面を有し、
前記第１絶縁基板は、前記半導体素子の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面と接続されると共に外部と接続可能な接続配線を有し、
前記接続配線は、
前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成されて、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を側面方向に貫通するもの、
又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成された溝に形成されて、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方を側面方向に貫通するものであり、
前記半導体素子の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする。
上記課題を解決する第３の発明に係る半導体素子モジュールは、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
前記半導体素子は、該半導体素子の両表面の一部に形成された複数の電極面を有し、
前記第１絶縁基板は、前記半導体素子の一方側の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
前記第２絶縁基板は、前記半導体素子の他方側の前記電極面に対応して該第２絶縁基板の一方側の面に形成された第２配線面を有し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面又は前記第２配線面と接続されると共に外部と接続可能な接続配線を有し、
前記接続配線は、前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して形成されたものであり、
前記半導体素子の一方側の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを対面させて、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする。
上記課題を解決する第４の発明に係る半導体素子モジュールは、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
前記半導体素子は、該半導体素子の両表面の一部に形成された複数の電極面を有し、
前記第１絶縁基板は、前記半導体素子の一方側の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
前記第２絶縁基板は、前記半導体素子の他方側の前記電極面に対応して該第２絶縁基板の一方側の面に形成された第２配線面を有し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面又は前記第２配線面と接続されると共に外部と接続可能な接続配線を有し、
前記接続配線は、
前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成されて、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を側面方向に貫通するもの、
又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成された溝に形成されて、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方を側面方向に貫通するものであり、
前記半導体素子の一方側の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを対面させて、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする。
上記課題を解決する第５の発明に係る半導体素子モジュールは、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
前記半導体素子は、該半導体素子の一方側の表面の全面に渡って形成された複数の電極面を有し、
前記第１絶縁基板は、前記半導体素子の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面と接続されると共に外部と接続可能な接続配線を有し、
前記接続配線は、前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して形成されたものであり、
前記半導体素子の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする。
上記課題を解決する第６の発明に係る半導体素子モジュールは、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
前記半導体素子は、該半導体素子の一方側の表面の全面に渡って形成された複数の電極面を有し、
前記第１絶縁基板は、前記半導体素子の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面と接続されると共に外部と接続可能な接続配線を有し、
前記接続配線は、
前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成されて、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を側面方向に貫通するもの、
又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成された溝に形成されて、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方を側面方向に貫通するものであり、
前記半導体素子の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする。
上記課題を解決する第７の発明に係る半導体素子モジュールは、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
前記半導体素子は、該半導体素子の両表面の全面に渡って形成された複数の電極面を有し、
前記第１絶縁基板は、前記半導体素子の一方側の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
前記第２絶縁基板は、前記半導体素子の他方側の前記電極面に対応して該第２絶縁基板の一方側の面に形成された第２配線面を有し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面又は前記第２配線面と接続されると共に外部と接続可能な接続配線を有し、
前記接続配線は、前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して形成されたものであり、
前記半導体素子の一方側の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする。
上記課題を解決する第８の発明に係る半導体素子モジュールは、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
前記半導体素子は、該半導体素子の両表面の全面に渡って形成された複数の電極面を有し、
前記第１絶縁基板は、前記半導体素子の一方側の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
前記第２絶縁基板は、前記半導体素子の他方側の前記電極面に対応して該第２絶縁基板の一方側の面に形成された第２配線面を有し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面又は前記第２配線面と接続されると共に外部と接続可能な接続配線を有し、
前記接続配線は、
前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成されて、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を側面方向に貫通するもの、
又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成された溝に形成されて、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方を側面方向に貫通するものであり、
前記半導体素子の一方側の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする。
上記課題を解決する第９の発明に係る半導体素子モジュールは、
上記第１〜第８のいずれかの発明に記載の半導体素子モジュールにおいて、
前記電極面、前記第１配線面又は前記第２配線面の少なくとも１つは、表面を平坦に形成されたものであることを特徴とする。
上記課題を解決する第１０の発明に係る半導体素子モジュールは、
上記第１〜第９のいずれかの発明に記載の半導体素子モジュールにおいて、
前記電極面、前記第１配線面又は前記第２配線面の少なくとも１つは、金属からなることを特徴とする。
上記課題を解決する第１１の発明に係る半導体素子モジュールは、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板の外周部分を封止部材により封止する半導体素子モジュールにおいて、
前記半導体素子は、該半導体素子の両表面の全面又は略全面に形成された金属製の平坦な電極面を有し、
前記第１絶縁基板は、前記半導体素子の一方側の電極面に対応して該第１絶縁基板の一方側の面に形成された金属製の平坦な第１配線面を有し、
前記封止部材は、前記第１配線面と接続されると共に該封止部材を貫通して設けられた金属製の第１貫通配線とを有し、
前記第２絶縁基板は、前記半導体素子の他方側の電極面に対応して該第２絶縁基板の一方側の面に形成された金属製の平坦な第２配線面と、前記第２配線面と接続されると共に該第２絶縁基板を貫通して設けられた金属製の第２貫通配線と、前記第１貫通配線と接続されると共に該第２絶縁基板を貫通して設けられた金属製の第３貫通配線とを有し、
前記第１絶縁基板と前記封止部材とを、常温接合法を用いて接合して、前記第１配線面と前記第１貫通配線とを接合すると共に、前記半導体素子の電極面と前記第１配線面及び前記第２配線面とを、常温接合法を用いて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする。
上記課題を解決する第１２の発明に係る半導体素子モジュールは、
上記第５〜第１１のいずれかの発明に記載の半導体素子モジュールにおいて、
前記第１配線面、前記第２配線面又は前記半導体素子の電極面の少なくとも一つの表面に、変形可能な微細な複数の柱状電極を設け、常温接合法を用いて、前記複数の柱状電極を介して、前記第１配線面又は前記第２配線面の少なくとも一方と前記半導体素子の電極面とを接合したことを特徴とする。
上記課題を解決する第１３の発明に係る半導体素子モジュールは、
上記第１２の発明に記載の半導体素子モジュールにおいて、
前記柱状電極の前記第１配線面側、前記第２配線面側又は前記半導体素子の電極面側の少なくとも一つの接合部周縁の肩部分に丸みを形成したことを特徴とする。
上記課題を解決する第１４の発明に係る半導体素子モジュールは、
上記第１〜第１３のいずれかの発明に記載の半導体素子モジュールにおいて、
前記第１絶縁基板及び前記第２絶縁基板、又は、前記第１絶縁基板若しくは前記第２絶縁基板に厚さ方向に貫通する配線が配置されていない場合、前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方の外側の面に、常温接合法を用いて、該半導体素子モジュールを冷却する冷却手段を設けたことを特徴とする。
上記課題を解決する第１５の発明に係る半導体素子モジュールの製造方法は、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
前記半導体素子の一方側の表面の一部に、複数の電極面を形成し、
前記第１絶縁基板の一方側の面に、前記半導体素子の前記電極面に対応する第１配線面を形成し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方に、前記第１配線面と接続されると共に前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して外部と接続可能な接続配線を形成し、
前記半導体素子の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする。
上記課題を解決する第１６の発明に係る半導体素子モジュールの製造方法は、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
前記半導体素子の一方側の表面の一部に、複数の電極面を形成し、
前記第１絶縁基板の一方側の面に、前記半導体素子の前記電極面に対応する第１配線面を形成し、
前記第１配線面と接続されると共に外部と接続可能な接続配線として、
前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して配線を形成し、前記第１絶縁基板と前記第２絶縁基板との間の外周部分から該配線を側面方向に貫通して形成するか、
又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して溝を形成すると共に該溝に配線を形成して、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方から該配線を側面方向に貫通して形成し、
前記半導体素子の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする。
上記課題を解決する第１７の発明に係る半導体素子モジュールの製造方法は、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
前記半導体素子の両表面の一部に、複数の電極面を形成し、
前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の前記電極面に対応する第２配線面を形成し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方に、前記第１配線面又は前記第２配線面と接続されると共に前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して外部と接続可能な接続配線を形成し、
前記半導体素子の一方側の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを対面させて、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする。
上記課題を解決する第１８の発明に係る半導体素子モジュールの製造方法は、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
前記半導体素子の両表面の一部に、複数の電極面を形成し、
前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の前記電極面に対応する第２配線面を形成し、
前記第１配線面又は前記第２配線面の少なくとも一方と接続されると共に外部と接続可能な接続配線として、
前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して配線を形成し、前記第１絶縁基板と前記第２絶縁基板との間の外周部分から該配線を側面方向に貫通して形成するか、
又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して溝を形成すると共に該溝に配線を形成して、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方から該配線を側面方向に貫通して形成し、
前記半導体素子の一方側の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを対面させて、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする。
上記課題を解決する第１９の発明に係る半導体素子モジュールの製造方法は、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
前記半導体素子の一方側の表面の全面に渡って、複数の電極面を形成し、
前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方に、前記第１配線面と接続されると共に前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して外部と接続可能な接続配線を形成し、
前記半導体素子の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする。
上記課題を解決する第２０の発明に係る半導体素子モジュールの製造方法は、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
前記半導体素子の一方側の表面の全面に渡って、複数の電極面を形成し、
前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
前記第１配線面と接続されると共に外部と接続可能な接続配線として、
前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して配線を形成し、前記第１絶縁基板と前記第２絶縁基板との間の外周部分から該配線を側面方向に貫通して形成するか、
又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して溝を形成すると共に該溝に配線を形成して、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方から該配線を側面方向に貫通して形成し、
前記半導体素子の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする。
上記課題を解決する第２１の発明に係る半導体素子モジュールの製造方法は、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
前記半導体素子の両表面の全面に渡って、複数の電極面を形成し、
前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の前記電極面に対応する第２配線面を形成し、
前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方に、前記第１配線面又は前記第２配線面と接続されると共に前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して外部と接続可能な接続配線を形成し、
前記半導体素子の一方側の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする。
上記課題を解決する第２２の発明に係る半導体素子モジュールの製造方法は、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
前記半導体素子の両表面の全面に渡って、複数の電極面を形成し、
前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の前記電極面に対応する第２配線面を形成し、
前記第１配線面又は前記第２配線面の少なくとも一方と接続されると共に外部と接続可能な接続配線として、
前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して配線を形成し、前記第１絶縁基板と前記第２絶縁基板との間の外周部分から該配線を側面方向に貫通して形成するか、
又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して溝を形成すると共に該溝に配線を形成して、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方から該配線を側面方向に貫通して形成し、
前記半導体素子の一方側の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする。
上記課題を解決する第２３の発明に係る半導体素子モジュールの製造方法は、
上記第１５〜第２２のいずれかの発明に記載の半導体素子モジュールの製造方法において、
前記電極面、前記第１配線面又は前記第２配線面の少なくとも１つの表面を平坦に形成することを特徴とする。
上記課題を解決する第２４の発明に係る半導体素子モジュールの製造方法は、
上記第１５〜第２３のいずれかの発明に記載の半導体素子モジュールの製造方法において、
前記電極面、前記第１配線面又は前記第２配線面の少なくとも１つを金属から構成することを特徴とする。
上記課題を解決する第２５の発明に係る半導体素子モジュールの製造方法は、
少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板の外周部分を封止部材により封止する半導体素子モジュールの製造方法において、
前記半導体素子の両表面の全面又は略全面に、金属製の平坦な電極面を形成し、
前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の電極面に対応する金属製の平坦な第１配線面を形成し、
前記封止部材を貫通して、前記第１配線面と接続される金属製の第１貫通配線を形成し、
前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の電極面に対応する金属製の平坦な第２配線面を形成すると共に、前記第２絶縁基板を貫通して、前記第２配線面と接続される金属製の第２貫通配線と、前記第２絶縁基板を貫通して、前記第１貫通配線と接続される金属製の第３貫通配線とを形成し、
前記第１絶縁基板と前記封止部材とを、常温接合法を用いて接合して、前記第１配線面と前記第１貫通配線とを接合すると共に、前記半導体素子の電極面と前記第１配線面及び前記第２配線面とを、常温接合法を用いて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする。
上記課題を解決する第２６の発明に係る半導体素子モジュールの製造方法は、
上記第１９〜第２５のいずれかの発明に記載の半導体素子モジュールの製造方法において、
前記第１配線面、前記第２配線面又は前記半導体素子の電極面の少なくとも一つの表面に、変形可能な微細な複数の柱状電極を形成すると共に、常温接合法を用いて、前記複数の柱状電極を介して、前記第１配線面又は前記第２配線面の少なくとも一方と、前記半導体素子の電極面とを接合することを特徴とする。
上記課題を解決する第２７の発明に係る半導体素子モジュールの製造方法は、
上記第２６の発明に記載の半導体素子モジュールの製造方法において、
前記柱状電極の前記第１配線面側、前記第２配線面側又は前記半導体素子の電極面側の少なくとも一つの接合部周縁の肩部分に丸みを形成することを特徴とする。
上記課題を解決する第２８の発明に係る半導体素子モジュールの製造方法は、
上記第１５〜第２７のいずれかの発明に記載の半導体素子モジュールの製造方法において、
更に、前記第１絶縁基板及び前記第２絶縁基板、又は、前記第１絶縁基板若しくは前記第２絶縁基板に厚さ方向に貫通する配線が配置されていない場合、前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方の外側の面に、常温接合法を用いて、該半導体素子モジュールを冷却する冷却手段を接合することを特徴とする。
本発明によれば、半導体素子の表面に電極面を形成すると共に、高熱伝導性のセラミック基板側にも対応する配線面を形成し、常温接合法を用いて、互いに接合するので、電気的接続が確実な高放熱性を有する構造の半導体素子モジュールとすることができる。又、常温接合法により接合を行うので、接合部材同士の接合強度がバルクと同等となって、高い剛性を得られると共に、製造工程において加熱の必要がないため、熱応力の発生もなく、熱サイクル耐性、耐振動性を向上させて、半導体素子モジュールの耐久性、信頼性も向上させることができる。更に、この構造では、配線工程が簡略化される共に半導体素子の実装工程も簡略化され、必要な部品点数も少なくて済むため、製造工程におけるプロセスコストを大幅に低減することもできる。
以下、図１〜図８を参照して、本発明に係る半導体素子モジュール及びその製造方法を説明する。
図１は、本発明に係る半導体素子モジュールの実施形態の一例を示す構造図である。
なお、本実施例の半導体素子モジュール１は、半導体素子として、ＩＧＢＴ２、ダイオード３を内部に有する構成であるが、少なくとも１つ以上の半導体素子を内部に有する構成であればよく、特に、発熱量の大きい半導体素子に好適なものである。
図１に示すように、本実施例の半導体素子モジュール１は、両表面に平坦な電極面が形成されたＩＧＢＴ２、ダイオード３と、ＩＧＢＴ２、ダイオード３の一方の電極面と接合される平坦な配線回路層４、５（第２配線面）が一方の表面に形成された高熱伝導性の平板状セラミック基板７（第２絶縁基板）と、ＩＧＢＴ２、ダイオード３の他方の電極面と接合される平坦な配線回路層６（第１配線面）が一方の表面に形成された高熱伝導性の平板状セラミック基板８（第１絶縁基板）と、セラミック基板７、８の外縁部に挟み込まれ、内部を封止するための封止部材１１とを有し、それらの部材間が常温接合法により直接接合されて形成されたものである。
なお、常温接合法（表面活性化常温接合法とも呼ばれる。）とは、真空中でイオンビーム等の照射により、材料表面の酸化物や不純物等の反応活性に乏しい不活性表面層が除去されると、清浄な反応活性に富む原子面が材料表面に露出し、この原子面同士の材料表面を圧接することで、室温においても強固に化学結合する現象を利用した接合方法である。この常温接合法によれば、接着剤を用いることなく、材料のバルクと同等の結合の強さを得ることができる。又、常温で行うため、接合した材料に熱応力を残さないという利点もある。なお、陽極接合、拡散接合等の直接接合技術は、絶縁材料との接合或いは金属同士の接合に難があり、確実な接合強度を得ることが困難である。
ここで、個々の構成部材について、以下に更に詳細に説明を行う。
ＩＧＢＴ２は、半導体基板上に少なくとも１つ以上のトランジスタ構造を予め形成したものであり、更に、トランジスタの電極となるコレクタ電極面２ｃを、ＩＧＢＴ２の一方の面の表面全面に形成し、トランジスタの電極となるエミッタ電極面２ｅ、ゲート電極面２ｇを、合わせた面積が望ましくは略全面となるように、他方の面の表面に形成したものである。同様に、ダイオード３も、半導体基板上に少なくとも１つ以上のダイオード構造を予め形成したものであり、更に、ダイオードの電極となる電極面３ｃを、ダイオード３の一方の面の表面全面に形成し、ダイオードの電極となる電極面３ｅを、他方の面の表面全面に形成したものである。
ＩＧＢＴ２の表面に配置されたコレクタ電極面２ｃ、エミッタ電極面２ｅ、ゲート電極面２ｇ及びダイオード３の表面に配置された電極面３ｃ、電極面３ｅは、セラミック基板７、８との常温接合法による接合のため、それらの表面が研磨、平坦化される。
セラミック基板７は、その内側表面において、ＩＧＢＴ２のエミッタ電極面２ｅ、ゲート電極面２ｇ及びダイオード３の電極面３ｅに対応した位置に、エミッタ電極面２ｅ、ゲート電極面２ｇ及び電極面３ｅに対応したパターンの配線回路層４、５が形成されている。配線回路層４、５は、セラミック基板７を厚さ方向に貫通して設けられた貫通配線９、１０（第２貫通電極）と接続されており、これらの貫通配線９、１０が外部配線への電極端子となる。又、セラミック基板８は、その内側表面において、ＩＧＢＴ２のコレクタ電極面２ｃ及びダイオード３の電極面３ｃに対応した位置に、コレクタ電極面２ｃ及び電極面３ｃに対応したパターンの配線回路層６が形成されている。この配線回路層６は、封止部材１１、セラミック基板７を厚さ方向に貫通して設けられた貫通配線１２（第２、第３貫通電極）と接続されて、この貫通配線１２が外部配線への電極端子となる。
セラミック基板７、８の内側表面に配置された配線回路層４、５、６も、ＩＧＢＴ２、ダイオード３との常温接合法による接合のため、それらの表面が研磨、平坦化される。又、配線回路層４、５、６は、１０〜１００μｍの厚さに形成されており、配線としての電気的機能だけでなく、放熱のための熱伝導部材としての機能も果たす。具体的には、ＩＧＢＴ２、ダイオード３での発熱は、熱伝導がよい金属製の配線回路層４、５、６を介して、高熱伝導性のセラミック基板７、８に伝導されて、外部に放熱されることになる。
従って、配線回路層４、５、６、貫通電極９、１０、１２としては、Ｐｏｌｙ−Ｓｉ等を用いることもできるが、上記理由から、金属、特に、電気抵抗が低く、熱伝導性のよい銅等が望ましい。又、セラミック基板７、８としては、熱伝導性の高く、かつ、半導体素子の基板となるシリコン（Ｓｉ）等の半導体材料と熱膨張係数が近い絶縁材料がよい。例えば、窒化アルミニウム（ＡｌＮ）等が好適である。例えば、ＡｌＮの熱膨張係数（約５×１０-6／Ｋ）は、Ｓｉの熱膨張係数（３．５×１０-6／Ｋ）に近いため、半導体素子モジュールの高温動作時においても、熱応力の問題を緩和することができる。
又、セラミック基板７、８、封止部材１１を貫通して、貫通電極９、１０、１２を設け、配線回路層４、５、６に接続したので、配線距離の短縮が可能となり、モジュールにおけるインダクタンスを減少させて、半導体素子の制御回路のコンデンサー数を減少させることが可能である。
そして、ＩＧＢＴ２のコレクタ電極面２ｃ、エミッタ電極面２ｅ、ゲート電極面２ｇ及びダイオード３の表面に配置された電極面３ｃ、電極面３ｅと、これらの電極面に対応した配線回路層４、５、６とを、常温接合法により、直接接合することにより、ＩＧＢＴ２、ダイオード３をセラミック基板７、８側に実装して、機械的、電気的、熱的に接続されることになる。
又、図１に示すように、外部電極端子となる貫通配線９、１０、１２全てをセラミック基板７側に設けることで、全ての外部電極端子を一方側の面に配置することになり、外部配線との接続が簡単になる。この場合、後述の実施例３に示すように、貫通配線９、１０、１２が無いセラミック基板８側を、冷却フィン等の冷却手段と接合することが可能となり、モジュール全体の冷却性を向上させる構造への適用が容易となる。なお、このようなことを考慮しなくてもよい場合には、セラミック基板８を貫通するように、貫通配線１２を設けて、配線回路層６と接続させてもよい。
又、封止部材１１は、セラミック基板７、８の外縁部に接合され、モジュール内部を封止する機能を果たすものであり、セラミック基板７、８と常温接合法により接合される。セラミック基板７、８により、ＩＧＢＴ２、ダイオード３を間に挟むようにして、接合した際、ＩＧＢＴ２、ダイオード３の間、ＩＧＢＴ２、ダイオード３と封止部材１１の間に生じた間隙（符号１３の部分）は、真空状態若しくはアルゴン（Ａｒ）等の不活性ガスを密封した状態とするか、又は、ＩＧＢＴ２、ダイオード３の保持のため、シリコングリス等の樹脂等の充填剤１３が封入される。冷却性（放熱性）も考慮すると、充填剤１３を封入することが望ましい。
このように、本実施例の半導体素子モジュール１は、ＩＧＢＴ２、ダイオード３の両面略全面に形成された電極面を、熱伝導性の高い配線回路層４、５、６を介して、常温接合法により、高熱伝導性のセラミック基板７、８側に接合して、ＩＧＢＴ２、ダイオード３をセラミック基板７、８により挟み込むように、平面的に実装したものである。
従って、接合面に余分な中間層を設ける必要が無く、又、接合が共有結合で強固となるため、熱抵抗の小さい接合界面とすることができ、部材間の熱伝導性が向上して、高い放熱性を得ることができる。又、ＩＧＢＴ２、ダイオード３の表面の大部分が熱伝導性の高い配線回路層４、５、６を介して、熱伝導性の高いセラミック基板７、８が密接されるため、ＩＧＢＴ２、ダイオード３の両表面の大部分を伝熱面として活用して、両面冷却のモジュール構造とすることができ、更に高放熱性を実現可能である。
又、はんだやワイヤを用いずに、常温接合法により、ＩＧＢＴ２、ダイオード３の電極面をセラミック基板７、８の配線回路層４、５、６に直接接合したため、その接合強度を材料のバルクなみに強固にでき、ＩＧＢＴ２、ダイオード３の実装部分（配線部分）の耐振動性を大幅に向上させることができ、又、高温まで配線を維持可能として、耐熱性を向上させることができる。又、工程を減少させ、プロセスコストの低減を実現できる。
その結果、半導体素子の動作温度の高温化、面内温度の均一化も実現可能であり、特に、高温の熱サイクルに対する配線部の耐久性、信頼性を向上させることができる。又、接合時に加熱の必要がないため、熱歪みがなく、熱応力が発生しないので、半導体素子モジュール自体の信頼性も向上させることもできる。
なお、セラミック基板７、８自体は、その厚さが薄く、又、ＩＧＢＴ２、ダイオード３をセラミック基板７、８間に平面的に実装するので、モジュール化した場合、その厚さを大幅に薄くして、モジュール自体をコンパクトにすることができる。例えば、セラミック基板の厚さを各々２ｍｍとし、半導体素子の厚さを１ｍｍとすると、モジュール全体の厚さは、約５ｍｍ（＝２×２ｍｍ＋１ｍｍ）となり、従来のモジュールの約１／１０の薄さに減少することができる。
なお、本実施例では、半導体素子が両面に電極面を有する構成であるが、片面に電極面を持つ素子を用いてもよい。この場合、セラミック基板の一方に半導体素子の電極面に対応する配線面及び外部への電極端子となる貫通配線を形成する。他方のセラミック基板には配線面を形成せず、セラミック基板と半導体素子を常温接合で接合してもよい。
又、本実施例では、電極面を研磨・平坦化して接合しているが、必ずしも平坦でなくてもよい。例えば、平坦化したセラミック基板に半導体素子を常温接合で接合する際に、接合面よりわずかに突出した電極部分を押しつぶして導通を確実とする方法を取ってもよい。
更に、本実施例では、半導体素子表面の全面又は略全面に電極面が形成される構成であるが、表面の全面を電極とする替わりに、表面の一部を電極としたり、或いは、表面の全面又は一部に多数の電極を形成したりする構成としてもよい（後述する図９（ｂ）、（ｃ）参照）。例えば、一方の面に、ゲート電極とエミッタ電極をそれぞれ複数形成し、他方の面に、コレクタ電極を複数形成する、若しくは、他方の面の全面若しくは略全面に、共通のコレクタ電極となる電極面を形成することが例示される。この場合でも、半導体素子は、電極以外の部分がセラミック基板と常温接合で直接接合されるため、強固な結合と高い放熱性を実現できる。又、この場合、セラミック基板には、半導体素子の電極パターンに対応した配線面を形成してよいし、電極に対応する位置に貫通電極のみ形成する構成としてもよい。又、半導体素子や絶縁基板に比して軟らかい材料で形成した電極面、配線面を圧接により押し潰して導通を形成する方法も取り得る。
加えて、本実施例では、外部電極端子となる貫通配線９、１０、１２を、セラミック基板７、８の厚さ方向に貫通して設けた構成であるが、このような貫通配線に替えて、配線回路層４、５、６と接続すると共に外部電極端子となる接続配線として、セラミック基板７、８の少なくとも一方の表面に側面方向に引き出して配線を形成し、セラミック基板７、８の間の外周部分となる封止部材１１から該配線を側面方向に貫通して形成するか、又は、セラミック基板７、８の少なくとも一方の表面に側面方向に引き出して溝を形成すると共に該溝に配線を形成し、セラミック基板７、８の少なくとも一方側から該配線を側面方向に貫通して形成してもよい。
図２は、本発明に係る半導体素子モジュールの実施形態の他の一例を示す構造図である。なお、実施例１（図１）に示す半導体素子モジュールと同等の構成には同じ符号を付し、重複する説明は省略する。
図２（ａ）に示すように、本実施例の半導体素子モジュール２１は、実施例１と略同等の構成を有するものであるが、ＩＧＢＴ２の表面に配置されたコレクタ電極面２ｃ、エミッタ電極面２ｅ、ゲート電極面２ｇ及びダイオード３の表面に配置された電極面３ｃ、電極面３ｅに対応して形成されたセラミック基板７、８の配線回路層２２、２３、２４が相違するものである。
配線回路層２２、２３（第２配線面）は、実施例１における配線回路層４、５と同様に、セラミック基板７の内側表面に、ＩＧＢＴ２のエミッタ電極面２ｅ、ゲート電極面２ｇ及びダイオード３の電極面３ｅに対応した位置に、エミッタ電極面２ｅ、ゲート電極面２ｇ及び電極面３ｅに対応したパターンとして形成され、更に、セラミック基板７を貫通して設けられた貫通配線９、１０と接続されている。又、配線回路層２４（第１配線面）も、実施例１における配線回路層６と同様に、セラミック基板８の内側表面に、ＩＧＢＴ２のコレクタ電極面２ｃ及びダイオード３の電極面３ｃに対応した位置に、コレクタ電極面２ｃ及び電極面３ｃに対応したパターンとして形成され、更に、封止部材１１、セラミック基板７を貫通して設けられた貫通配線１２と接続されている。
ところが、本実施例においては、ＩＧＢＴ２、ダイオード３とセラミック基板７、８との膨張率差に起因する接合界面での応力を緩和するため、図２（ｂ）に示すように、平坦な配線回路層に高アスペクト比の複数の溝部２２ａ（２３ａ、２４ａ）を垂直に形成することにより、配線回路層２２（２３、２４）の表面側に、直方体状、多角柱状又は円柱状の複数の微細な柱状電極２２ｂ（２３ｂ、２４ｂ）を形成して、四角形、多角形又は円形のドット状の柱状電極２２ｂ（２３ｂ、２４ｂ）の接合面を、ＩＧＢＴ２、ダイオード３の電極面と接合する構成である（ＩＧＢＴ２、ダイオード３の電極面の図示省略）。この柱状電極２２ｂ（２３ｂ、２４ｂ）は、その先端を平坦な所定の断面積とし、その長さを所定の長さとすることにより、その長手方向には電気的接続、熱的接続を確保すると共に、長手方向に垂直な方向（図２（ｂ）中の水平方向）には弾性変形可能な構造である。従って、ＩＧＢＴ２、ダイオード３の配線として機能すると共に放熱のための熱伝導部材としての機能も果たし、更に、熱膨張によりＩＧＢＴ２、ダイオード３の位置ずれが生じた場合には、凸部２２ｂ（２３ｂ、２４ｂ）が弾性変形して、電気的接続、熱的接続を損なうことなく、応力を緩和する構造である。
又、配線回路層２２（２３、２４）の構造としては、図３（ａ）に示す配線回路層３１のように、切頭型の四角錐状、切頭型の多角錐状又は切頭型の円錐状（台形回転体状）の構造としてもよい。すなわち、平坦な配線回路層に高アスペクト比の複数の溝部３１ａをテーパ状に形成することにより、配線回路層３１の表面に複数の切頭型の四角錐状、切頭型の多角錐状又は切頭型の円錐状の柱状電極３１ｂを形成して、四角形、多角形又は円形のドット状の柱状電極３１ｂの接合面を、ＩＧＢＴ２、ダイオード３の電極面と接合する構成である（ＩＧＢＴ２、ダイオード３の電極面の図示省略）。この柱状電極３１ｂも、その先端を平坦な所定の断面積とし、その長さを所定の長さとすることにより、その長手方向には電気的接続、熱的接続を確保すると共に、長手方向に垂直な方向（図３（ａ）中の水平方向）には弾性変形可能な構造である。従って、ＩＧＢＴ２、ダイオード３の配線として機能すると共に放熱のための熱伝導部材としての機能も果たし、更に、熱膨張によりＩＧＢＴ２、ダイオード３の位置ずれが生じた場合には、柱状電極３１ｂが弾性変形して、電気的接続、熱的接続を損なうことなく、応力を緩和する構造である。
ここで、上記構造の配線回路層３１における弾性変形時の状態を説明する。
ＩＧＢＴ２、ダイオード３は、使用の際に発熱し、その発熱により、基板自体が熱膨張し、位置ずれが生じる。特に出力の大きいＩＧＢＴ２、ダイオード３では、熱膨張による位置ずれが大きく、従来のモジュール構造においては、その位置ずれに対応することができず、電気的接続や熱的接続が損なわれて、その信頼性、寿命に大きな影響があった。例えば、半導体素子の大きさを１０ｍｍ角とし、発熱による温度上昇を５００℃とし、半導体素子の基板を構成するＳｉの熱膨張係数を約３．５×１０-6／Ｋ、電極面、配線回路層を構成するＣｕの熱膨張係数を約１７×１０-6／Ｋ、セラミック基板を構成するＡｌＮの熱膨張係数を約５×１０-6／Ｋとして、最大の位置ずれ量を求めてみると、Ｓｉ−ＡｌＮ界面では約７．５μｍであり、Ｓｉ−Ｃｕ界面では約６５μｍであり、Ｓｉ−Ｃｕ界面では大きな位置ずれが発生することが予想される。
一方、本実施例においては、ＩＧＢＴ２、ダイオード３の基板が熱膨張し、その熱膨張による位置ずれがあっても、上記構造の配線回路層２２、２３、２４、３１を用いることにより、柱状電極２２ｂ、２３ｂ、２４ｂ、３１ｂが弾性変形して、その位置ずれに対応することができるため、電気的接続や熱的接続を損なうことはなく、その信頼性、寿命を確保することができる。
なお、図３（ａ）に示す配線回路層３１に限らず、図３（ｂ）に示すように、溝部３２ａを介して各々独立した複数の錐状の柱状電極３２ｂからなる配線回路層３２を用いたり、図３（ｃ）に示すように、溝部３３ａを介して各々独立した複数の錐状の柱状電極３３ｂ、３３ｃからなり、隣り合う柱状電極３３ｂ、３３ｃの頂部側が互いに異なる方向となる配線回路層３３を用いたりしてもよい。又、図３（ｂ）に示す配線回路層３２の錐状の柱状電極３２ｂの頂部を逆にしてもよいし、更に、図２（ｂ）に示す配線回路層２２、２３、２４の柱状電極２２ｂ、２３ｂ、２４ｂも、溝部２２ａ、２３ａ、２４ａを介して各々独立した柱状電極の構造としてもよい。
又、図２（ｂ）、図３（ａ）〜（ｃ）に示すような柱状電極構造において、その接合部周縁の肩部分は、接合対象面に対して、略直角であるか所定の傾斜角を有している。例えば、図２（ｂ）においては、柱状電極２２ｂ（２３ｂ、２４ｂ）のＩＧＢＴ２、ダイオード３側の接合部周縁の肩部分は、接合対象となるＩＧＢＴ２、ダイオード３の電極面に対して、略直角となっている。このような構成であっても、応力の緩和は十分であるが、図２（ｃ）に例示するように、柱状電極２２ｂ（２３ｂ、２４ｂ）の接合部周縁の肩部分を、所定曲率の丸みを設けた形状（所謂、Ｒを設けた形状）とすることにより、更なる応力の緩和が可能である。この場合、柱状電極２２ｂ（２３ｂ、２４ｂ）において、そのＩＧＢＴ２、ダイオード３の電極面側の接合部周縁の肩部分にＲを設けてもよいし、又、そのセラミック基板７、８の配線面側の接合部周縁の肩部分にＲを設けるようにしてもよい。
柱状電極自体は、後述する実施例４で述べるように、レーザや電子線等によるエッチング或いはモールド押圧によるインプリンティング等の微細加工技術を用いるが、柱状電極の接合部周縁の肩部分にＲを形成する場合には、柱状電極の形成中若しくは柱状電極を一旦形成した後、レーザや電子線の熱により、柱状電極の接合部周縁の肩部分にＲを形成したり、柱状電極の形成の際、Ｒが形成された押型を用いたインプリンティングにより、柱状電極の接合部周縁の肩部分にＲを形成したりすればよい。
又、本実施例において、溝部２２ａ、２３ａ、２４ａ、３１ａは、実施例１における符号１３の部分と同様に、真空状態若しくは不活性ガスを密封した状態としてもよいし、熱伝導性の向上を考慮して、シリコングリス等の樹脂等の充填剤を封入してもよい。
図４は、本発明に係る半導体素子モジュールの実施形態の他の一例を示す構造図である。なお、実施例１、２（図１、２）に示す半導体素子モジュールと同等の構成には同じ符号を付し、重複する説明は省略する。
本実施例の半導体素子モジュールは、実施例１、２（図１、２）に示した半導体素子モジュール１、２１のセラミック基板８に、放熱性のよい金属製の放熱フィン４１（冷却手段）を、常温接合法により直接接合したものである。
具体的には、半導体素子モジュール１、２１のセラミック基板８及び放熱フィン４１の接合面を、イオンビーム照射等の物理スパッタで活性化させ、常温において、互いに圧接して、直接接合させている。なお、冷却手段としては、例えば、放熱フィンでもよいが、例えば、水等の冷却材を流動させる流路を設けた冷却モジュール等でもよいし、又、基板自身に流路等を形成することにより、基板自身に予め冷却モジュールを組み込んだ構造としてもよい。
実施例１、２で説明したように、本発明においては、内部に配置するＩＧＢＴ２、ダイオード３への配線が、一方のセラミック基板７側に設けた貫通配線９、１０、１２により構成できるため、他方側のセラミック基板８へは放熱フィン４１等の冷却手段を接合することが可能である。更に、常温接合法により、中間材を用いることなく、セラミック基板８と放熱フィン４１との間を直接接合するので、物理的接合強度が高くなると共に熱的接続も高くなり、セラミック基板８と放熱フィン４１との間での高い熱伝導性を得ることができる。
又、常温接合法による接合プロセスは、前述したように、常温で行うため、モジュールへの熱の影響を生ずることはなく、熱応力が発生することはない。又、異種材料同士を接合する場合でも、強固な接合が可能である。なお、接合する材料によっては、接合を補助する中間材が必要な場合があるが、この場合でも、物理的接合強度が高くなると共に熱的接続も高くなり、セラミック基板８と放熱フィン４１との間での高い熱伝導性を得ることができる。
なお、本実施例においては、厚さ方向に貫通する貫通配線が配置されていないセラミック基板８の外面に放熱フィン４１を設けた構成であるが、逆に、セラミクス基板８側のみに貫通配線を配置する場合には、厚さ方向に貫通する貫通配線が配置されていないセラミック基板７の外面に放熱フィン４１を設けてもよい。又、このような貫通配線に替えて、セラミック基板７、８の側面方向に引き出す接続配線を設けた場合には、セラミック基板７、８のいずれにも貫通配線が存在しないため、セラミック基板７、８の外面両方に放熱フィン４１を取り付けてもよい。
次に、実施例１、２（図１、２等）に示した半導体素子モジュール１、２１の製造方法を図５〜図８を用いて説明する。ここで、図５は、実施例１、２に示す半導体素子モジュール１、２１を構成する各部材を分解して示し、その製造方法の概略を説明する図であり、図６〜８は、その製造方法の詳細な製造手順を説明する図である。従って、図５を参照しながら、各製造手順を説明する。なお、実施例１、２に示す半導体素子モジュール１、２１と同等の構成には同じ符号を付している。
（１）各部材の作製
予め、ＩＧＢＴ２、ダイオード３、セラミック基板７、セラミック基板８、封止部材１１を各々作製しておく。
ＩＧＢＴ２、ダイオード３は、通常の半導体プロセスを用いて、半導体基板上に少なくとも１つ以上のトランジスタ構造、ダイオード構造が形成されると共に、半導体基板の両面の表面には、トランジスタ構造、ダイオード構造に接続される電極面（コレクタ電極面２ｃ、エミッタ電極面２ｅ、ゲート電極面２ｇ、電極面３ｃ、電極面３ｅ）が形成される。これらの電極面は、できるだけ大きな面積を有するように形成されており、例えば、コレクタ電極面２ｃ、電極面３ｃは、ＩＧＢＴ２、ダイオード３の一方側の面の全面に形成されており、又、電極面３ｅは、ダイオード３の他方側の面の全面に形成されている。なお、ＩＧＢＴ２の他方側の面に形成されるエミッタ電極面２ｅ、ゲート電極面２ｇも、互いの絶縁状態を確保しつつ、できるだけ大きな面積を有するように形成する。これらの電極面は、電気的接続を確保するだけでなく、熱的接続も確保するものであり、ＩＧＢＴ２、ダイオード３における発熱を伝熱する機能を兼ねる。
なお、表面の一部を電極としたり、或いは、表面の全面又は一部に多数の電極を形成したりする構成の場合（後述する図９（ｂ）、（ｃ）参照）には、セラミック基板には、半導体素子の電極パターンに対応した配線面を形成したり、電極に対応する位置に貫通電極のみ形成したりする。この場合でも、半導体素子は、電極以外の部分がセラミック基板と常温接合で直接接合されるため、強固な結合と高い放熱性を実現できる。
又、セラミック基板７、セラミック基板８は、通常のセラミックの製造プロセスを用いて、平板状に形成される。そして、セラミック基板７及びセラミック基板８の一方側の面（モジュール化後、内側になる面）の表面には、ＩＧＢＴ２、ダイオード３の電極面に対応する位置に、配線回路層４、５、６（又は配線回路層２２、２３、２４）が各々形成されると共に、配線回路層４、５、６（又は配線回路層２２、２３、２４）と接続される貫通配線９、１０、１２がセラミック基板７を貫通して形成される。つまり、配線回路層４、５、６（又は配線回路層２２、２３、２４）は、モジュール化した際、ＩＧＢＴ２、ダイオード３の電極面と貫通配線９、１０、１２とが各々導通されるように、パターン化されている。又、モジュール内部を封止するための封止部材１１も、通常のセラミックの製造プロセスを用いて、中空の平板状に形成される。封止部材１１にも、配線回路層６（２４）と接続される貫通配線１２が、封止部材１１自体を貫通して形成される。
配線回路層４、５は、例えば、図６（ａ）に示すように、成膜プロセスにより配線回路層４ａ、５ａをセラミック基板７の表面に直接形成する。成膜プロセスとしては、例えば、ＣＶＤ（Chemical Vapor Deposition）、めっき、スパッタ等の一般的な成膜プロセスを用いる。更に詳細には、セラミック基板７の表面の全面に成膜した後、エッチング等によりその一部を除去し、パターン化して、ＩＧＢＴ２、ダイオード３の電極面に対応する配線回路層４ａ、５ａを形成してもよいし、又は、ＩＧＢＴ２、ダイオード３の電極面に対応する配線回路層４ａ、５ａを、マスキングにより各々選択的に形成して、パターン化してもよい。
或いは、配線回路層４、５は、例えば、図６（ｂ）に示すように、ＩＧＢＴ２、ダイオード３の電極面に対応する配線回路層４ｂ、５ｂを、別途、金属箔によりパターン化して形成しておき、金属箔の配線回路層４ｂ、５ｂを、セラミック基板７の表面に常温接合法により接合してもよいし、又は、セラミック基板７の表面全面に、金属箔を常温接合法により接合した後、エッチング等によりその一部を除去し、パターン化して、ＩＧＢＴ２、ダイオード３の電極面に対応する配線回路層４ｂ、５ｂを形成してもよい。なお、金属箔をセラミック基板７に接合する際、この間の接合強度を向上させたい場合には、金属箔とセラミック基板７との間に中間層７ａを形成すればよい。中間層の材料としては、例えば、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）等の金属が例示される。
セラミック基板８の配線回路層６も、上記配線回路層４、５と同様に作製すればよいが、配線回路層６は、配線回路層４、５のように、ＩＧＢＴ２、ダイオード３の電極面に対応してパターン化する必要がないため、セラミック基板８の略全面に、成膜プロセスにより配線回路層６を形成してもよいし、配線回路層６となる金属箔を別途作製し、その金属箔をセラミック基板８の表面全面に、常温接合により接合して形成してもよい。
なお、実施例２に示した配線回路層２２、２３、２４、３１を形成する場合には、セラミック基板７、８上に形成した平坦な配線回路層に対して、厚さ方向に高アスペクト比の垂直溝を複数形成して、複数の微細な柱状電極構造に形成すればよい。例えば、上記配線回路層４ａ、５ａ、９ａに加工を施す場合には、図６（ｃ）に示すように、レーザや電子線５１等によるエッチング或いはモールド押圧によるインプリンティング等の微細加工技術を用いて、厚さ１０〜１００μｍの平坦な配線回路層に、高アスペクト比の微細な垂直溝を複数形成して、複数の微細な柱状電極構造に形成すればよい。
又、例えば、上記配線回路層４ｂ、５ｂ、９ｂのように金属箔を用いる場合には、予め、金属箔に高アスペクト比の微細な垂直溝を複数形成しておき、この金属箔をセラミック基板７、８側に常温接合法により接合することにより、複数の微細な柱状電極構造に形成すればよい。更には、押し出し加工や特定範囲に金属膜を選択的に成長させることにより、複数の微細な柱状電極構造とすることもできる。加えて、複数の微細な柱状電極構造自体を、常温接合法による積層により形成してもよい。
なお、上記柱状電極構造の配線回路層２２、２３、２４、３１は、使用状況（例えば、使用温度、電極材料等）に応じて、変形可能な形状、望ましくは、弾性変形可能な形状、サイズに適宜形成することが望ましい。又、上記柱状電極構造のアスペクト比は、５：１以上、望ましくは、１０：１以上とすることが望ましい。
上記柱状電極構造の配線回路層２２、２３、２４、３１を用いることにより、発熱時における応力を緩和すると共に、配線回路層２２、２３、２４、３１の確実な電気的接続、熱的接続を確保することが可能である。
作製されたＩＧＢＴ２、ダイオード３、セラミック基板７、セラミック基板８、封止部材１１は、常温接合法により接合する際、より確実に、より強い接合とするため、各々の接合面の研磨、平坦化が行われる。具体的には、ＩＧＢＴ２ではコレクタ電極面２ｃ、エミッタ電極面２ｅ、ゲート電極面２ｇを含む素子表面、ダイオード３では電極面３ｃ、電極面３ｅを含む素子表面、セラミック基板７では配線回路層４、５、セラミック基板８では配線回路層６等の表面の研磨、平坦化が、例えば、ＣＭＰ（Chemical Mechanical Polish）装置５２により行われる（図６（ｄ）参照）。これらの研磨、平坦化は、例えば、ＣＭＰ等の化学的機械的加工法やバックグラインダ等の機械的研削加工法を用いて行う。なお、常温接合法における接合強度は、接合面の表面粗さに影響されるため、好ましくは、ＣＭＰ等により、表面をできるだけ滑らかに平坦化することが望ましく、このことにより、接合境界にボイドが存在せず、より強い接合強度を得ることができる。
（２）各部材同士の接合
作製され、接合面が研磨、平坦化されたＩＧＢＴ２、ダイオード３、セラミック基板７、セラミック基板８、封止部材１１を各々接合する際には、以下の手順により行う。
（２I）ＩＧＢＴ２、ダイオード３とセラミック基板８との接合
作製され、接合面が研磨、平坦化されたＩＧＢＴ２、ダイオード３とセラミック基板８を接合する際には、常温接合を行う加工装置の真空チャンバ内に、これらの部材を設置し、図７（ａ）に示すように、最初に、アルゴンイオンビーム５３等の物理スパッタリング等により、これらの接合面を清浄にすると共に、活性化する活性化処理を行う。
具体的には、高真空中において、物理スパッタリング等により、接合面に形成されている不活性層（例えば、表面に付着している不純物、材料が変成した生成物、酸素などにより結合手が終端され反応活性に乏しい状態となっている材料最表面層等）を除去し、接合面表面を清浄にすると共に接合面表面にダングリングボンドが存在する状態、つまり、接合面表面に活性な表面が露出された活性化状態とする。物理スパッタリングの手段としては、不活性原子（例えば、アルゴン等）のイオンビーム、高速中性原子ビーム（Fast Atom Beam : FAB）、プラズマ等が用いられる。なお、予め、ＩＧＢＴ２、ダイオード３とセラミック基板８を対向する位置に配置し、同時に表面を物理スパッタリングして、活性化処理を行ってもよい。
そして、活性化した接合面同士を対向させ、相互の位置を調整した後、図５のステップＳ１、図７（ｂ）に示すように、互いに接触させ、荷重Ｆを印加して圧接する。表面活性化により接合面にはダングリングボンドが形成されており、圧接によりダングリングボンドが結合を形成する。これによりＩＧＢＴ２の電極面２ｃ及びダイオード３の電極面３ｃが、セラミック基板８の回路配線層６に常温接合により強固に接合されて、電気的導通及び熱的導通が形成される。このような常温接合法においては、接合面同士が互いのダングリングボンド同士で結合を行なうことになり、強い結合強度を得ることが可能となる。又、室温において接合させるため、熱による歪みもない。
（２II）セラミック基板８と封止部材１１との接合
次に、ＩＧＢＴ２、ダイオード３が接合されたセラミック基板８と封止部材１１を接合する際にも、上記（２I）と同様に、真空チャンバにおいて、これらの部材の接合面の活性化処理を行い、活性化した接合面同士を対向させ、相互の位置を調整した後、互いに接触させ、荷重を印加して圧接する（図５のステップＳ２、図８（ａ））。このことにより、セラミック基板８と封止部材１１が常温接合により強固に接合される。このとき、封止部材１１に設けられた貫通配線１２も、セラミック基板８の回路配線層６に強固に接合されて、電気的導通及び熱的導通が形成される。この封止部材１１は、後述するセラミック基板７を接合することにより、モジュール内部を封止することになり、ＩＧＢＴ２、ダイオード３の封止と保護の機能を担うことになる。なお、予め、セラミック基板８の外縁部に、封止部材１１と同じように、モジュール内部を封止する機能を持つ外周壁を形成しておき、この外周壁の内側にＩＧＢＴ２、ダイオード３を接合するようにしてもよい。
（２III）ＩＧＢＴ２、ダイオード３、封止部材１１とセラミック基板７との接合
最後に、セラミック基板８に接合されたＩＧＢＴ２、ダイオード３、封止部材１１と、セラミック基板７とを接合する際にも、上記（２I）と同様に、真空チャンバにおいて、これらの部材の接合面の活性化処理を行い、活性化した接合面同士を対向させ、相互の位置を調整した後、互いに接触させ、荷重を印加して圧接する（図５のステップＳ３、図８（ｂ））。このことにより、セラミック基板７と封止部材１１（又は外周壁）が常温接合により強固に接合されると共に、ＩＧＢＴ２のエミッタ電極面２ｅ、ゲート電極面２ｇ、ダイオード３の電極面３ｅが、これらの電極面に対応して、パターニングされたセラミック基板７の回路配線層４、５に強固に接合されて、電気的導通及び熱的導通が形成される。
モジュール内部を真空封止する場合には、封止部材１１の常温接合法による接合が真空雰囲気下で行われるため、封止部材１１（又は、外周壁）自体が気密の機能を担い、上記（２III）での接合後、モジュール内部は自然に真空封止されることになる。又、モジュール内部を樹脂で封止する場合には、予め、セラミック基板７、８に、所定の導入孔を設けておき、上記接合後、流動性の絶縁性樹脂を圧入若しくは真空吸引することにより、導入孔からモジュール内部の空間に樹脂を導入して、モジュール内部を樹脂で封止する。
以上の製造手順より、ＩＧＢＴ２、ダイオード３が、セラミック基板７、８内部に実装されて、本発明に係る半導体素子モジュール１、２１が作製されることになる。
なお、本実施例においては、上述したように、一例として、（２I）ＩＧＢＴ２、ダイオード３とセラミック基板８との接合（コレクタ電極等の接合、実装）→（２II）セラミック基板８と封止部材１１との接合（封止部分の形成）→（２III）ＩＧＢＴ２、ダイオード３、封止部材１１とセラミック基板７との接合（エミッタ電極、ゲート電極等の接合、実装）の順に行った製造手順を説明しているが、本発明においては、必ずしも、この順にする必要はなく、例えば、（２I）と（２III）を入れ替えた順にしてもよい。更に、モジュール化後、図４に示すように、セラミック基板８側に放熱フィン４１を、同じく、常温接合法により接合してもよい。
このように、本発明に係る半導体素子モジュールの製造方法は、セラミック基板７、８の平坦な回路配線層４、５、６（又は配線回路層２２、２３、２４）に、ＩＧＢＴ２、ダイオード３の平坦な電極面を平面的に接合するだけで、配線工程及び実装工程が完了するので、従来と比較して、モジュールの製造工程も大幅に簡略化でき、必要な構成部品点数も少なくて済み、プロセスコストの大幅な低減が可能となる。
なお、ＩＧＢＴ２、ダイオード３等の半導体素子（図９では、一例として、ＩＧＢＴ２を例にとって説明する。）の電極面の配置例としては、図９（ａ）〜図９（ｄ）に示すような構成が例示される。具体的には、ＩＧＢＴ２の一方側の面のみの全面に渡って、全ての電極面（エミッタ電極面２ｅ、ゲート電極面２ｇ、コレクタ電極２ｃ）ができるだけ大きな面積になるように配置したり（図９（ａ）参照）、同じく、ＩＧＢＴ２の一方側の面に、全ての電極面（エミッタ電極面２ｅ、ゲート電極面２ｇ、コレクタ電極２ｃ）を各々複数個配置したり（図９（ｂ）参照）、同じく、ＩＧＢＴ２の一方側の面に、全ての電極面（エミッタ電極面２ｅ、ゲート電極面２ｇ、コレクタ電極２ｃ）を、その面の一部の面積となるように配置したりしてもよい（図９（ｃ）参照）。又、ＩＧＢＴ２の両面に、上記配置例と同じパターンの電極面を形成したり、更に、一部の電極面（エミッタ電極面２ｅ、ゲート電極面２ｇ）をＩＧＢＴ２の一方側の面に各々複数個配置し、残りの電極面（コレクタ電極２ｃ）をＩＧＢＴ２の他方側の面に複数個形成したりしてもよい（図９（ｄ）参照）。このような場合、セラミクス基板側には、半導体素子の電極パターンに対応した配線面を形成したり、電極面に対応する位置に貫通電極のみ形成したりすればよい。
本発明は、出力が大きく、発熱量も大きいパワートランジスタ等の半導体素子を、１つのパッケージに複数集積した半導体素子モジュール及びその製造方法に好適なものである。このような半導体素子モジュールは、電気自動車等のモータモジュールにも適用可能である。
本発明に係る半導体素子モジュールの実施形態の一例（実施例１）を示す断面図である。 本発明に係る半導体素子モジュールの実施形態の他の一例（実施例２）を示す断面図である。 実施例２に示した半導体素子モジュールの変形例を示す断面図である。 本発明に係る半導体素子モジュールの実施形態の他の一例（実施例３）を示す構成図である。 実施例１、２に示した半導体素子モジュールの製造方法の概略を説明する図である。 実施例１、２に示した半導体素子モジュールの製造方法を詳細に説明する図である。 実施例１、２に示した半導体素子モジュールの製造方法を詳細に説明する図である。 実施例１、２に示した半導体素子モジュールの製造方法を詳細に説明する図である。 本発明に係る半導体素子モジュールに用いる半導体素子において、その電極面の配置例のいくつかを示す図である。
符号の説明
１、２１ 半導体素子モジュール
２ ＩＧＢＴ（半導体素子）
２ｃ、２ｅ、２ｇ 電極面
３ ダイオード（半導体素子）
３ｃ、３ｅ 電極面
４、５、６ 配線回路層
７、８ セラミック基板
９、１０、１２ 貫通配線
１１ 封止部材
１３ 樹脂
２２、２３、２４、３１ 配線回路層
４１ 放熱フィン

Claims (28)

  1. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
    前記半導体素子は、該半導体素子の一方側の表面の一部に形成された複数の電極面を有し、
    前記第１絶縁基板は、前記半導体素子の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面と接続されると共に外部と接続可能な接続配線を有し、
    前記接続配線は、前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して形成されたものであり、
    前記半導体素子の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする半導体素子モジュール。
  2. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
    前記半導体素子は、該半導体素子の一方側の表面の一部に形成された複数の電極面を有し、
    前記第１絶縁基板は、前記半導体素子の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面と接続されると共に外部と接続可能な接続配線を有し、
    前記接続配線は、
    前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成されて、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を側面方向に貫通するもの、
    又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成された溝に形成されて、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方を側面方向に貫通するものであり、
    前記半導体素子の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする半導体素子モジュール。
  3. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
    前記半導体素子は、該半導体素子の両表面の一部に形成された複数の電極面を有し、
    前記第１絶縁基板は、前記半導体素子の一方側の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
    前記第２絶縁基板は、前記半導体素子の他方側の前記電極面に対応して該第２絶縁基板の一方側の面に形成された第２配線面を有し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面又は前記第２配線面と接続されると共に外部と接続可能な接続配線を有し、
    前記接続配線は、前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して形成されたものであり、
    前記半導体素子の一方側の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを対面させて、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする半導体素子モジュール。
  4. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
    前記半導体素子は、該半導体素子の両表面の一部に形成された複数の電極面を有し、
    前記第１絶縁基板は、前記半導体素子の一方側の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
    前記第２絶縁基板は、前記半導体素子の他方側の前記電極面に対応して該第２絶縁基板の一方側の面に形成された第２配線面を有し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面又は前記第２配線面と接続されると共に外部と接続可能な接続配線を有し、
    前記接続配線は、
    前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成されて、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を側面方向に貫通するもの、
    又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成された溝に形成されて、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方を側面方向に貫通するものであり、
    前記半導体素子の一方側の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを対面させて、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする半導体素子モジュール。
  5. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
    前記半導体素子は、該半導体素子の一方側の表面の全面に渡って形成された複数の電極面を有し、
    前記第１絶縁基板は、前記半導体素子の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面と接続されると共に外部と接続可能な接続配線を有し、
    前記接続配線は、前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して形成されたものであり、
    前記半導体素子の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする半導体素子モジュール。
  6. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
    前記半導体素子は、該半導体素子の一方側の表面の全面に渡って形成された複数の電極面を有し、
    前記第１絶縁基板は、前記半導体素子の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面と接続されると共に外部と接続可能な接続配線を有し、
    前記接続配線は、
    前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成されて、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を側面方向に貫通するもの、
    又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成された溝に形成されて、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方を側面方向に貫通するものであり、
    前記半導体素子の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする半導体素子モジュール。
  7. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
    前記半導体素子は、該半導体素子の両表面の全面に渡って形成された複数の電極面を有し、
    前記第１絶縁基板は、前記半導体素子の一方側の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
    前記第２絶縁基板は、前記半導体素子の他方側の前記電極面に対応して該第２絶縁基板の一方側の面に形成された第２配線面を有し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面又は前記第２配線面と接続されると共に外部と接続可能な接続配線を有し、
    前記接続配線は、前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して形成されたものであり、
    前記半導体素子の一方側の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする半導体素子モジュール。
  8. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールにおいて、
    前記半導体素子は、該半導体素子の両表面の全面に渡って形成された複数の電極面を有し、
    前記第１絶縁基板は、前記半導体素子の一方側の前記電極面に対応して該第１絶縁基板の一方側の面に形成された第１配線面を有し、
    前記第２絶縁基板は、前記半導体素子の他方側の前記電極面に対応して該第２絶縁基板の一方側の面に形成された第２配線面を有し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方は、前記第１配線面又は前記第２配線面と接続されると共に外部と接続可能な接続配線を有し、
    前記接続配線は、
    前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成されて、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を側面方向に貫通するもの、
    又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出されて形成された溝に形成されて、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方を側面方向に貫通するものであり、
    前記半導体素子の一方側の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを、常温接合法にて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする半導体素子モジュール。
  9. 請求項１乃至請求項８のいずれかに記載の半導体素子モジュールにおいて、
    前記電極面、前記第１配線面又は前記第２配線面の少なくとも１つは、表面を平坦に形成されたものであることを特徴とする半導体素子モジュール。
  10. 請求項１乃至請求項９のいずれかに記載の半導体素子モジュールにおいて、
    前記電極面、前記第１配線面又は前記第２配線面の少なくとも１つは、金属からなることを特徴とする半導体素子モジュール。
  11. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板の外周部分を封止部材により封止する半導体素子モジュールにおいて、
    前記半導体素子は、該半導体素子の両表面の全面又は略全面に形成された金属製の平坦な電極面を有し、
    前記第１絶縁基板は、前記半導体素子の一方側の電極面に対応して該第１絶縁基板の一方側の面に形成された金属製の平坦な第１配線面を有し、
    前記封止部材は、前記第１配線面と接続されると共に該封止部材を貫通して設けられた金属製の第１貫通配線とを有し、
    前記第２絶縁基板は、前記半導体素子の他方側の電極面に対応して該第２絶縁基板の一方側の面に形成された金属製の平坦な第２配線面と、前記第２配線面と接続されると共に該第２絶縁基板を貫通して設けられた金属製の第２貫通配線と、前記第１貫通配線と接続されると共に該第２絶縁基板を貫通して設けられた金属製の第３貫通配線とを有し、
    前記第１絶縁基板と前記封止部材とを、常温接合法を用いて接合して、前記第１配線面と前記第１貫通配線とを接合すると共に、前記半導体素子の電極面と前記第１配線面及び前記第２配線面とを、常温接合法を用いて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装したことを特徴とする半導体素子モジュール。
  12. 請求項５乃至請求項１１のいずれかに記載の半導体素子モジュールにおいて、
    前記第１配線面、前記第２配線面又は前記半導体素子の電極面の少なくとも一つの表面に、変形可能な微細な複数の柱状電極を設け、常温接合法を用いて、前記複数の柱状電極を介して、前記第１配線面又は前記第２配線面の少なくとも一方と前記半導体素子の電極面とを接合したことを特徴とする半導体素子モジュール。
  13. 請求項１２のいずれかに記載の半導体素子モジュールにおいて、
    前記柱状電極の前記第１配線面側、前記第２配線面側又は前記半導体素子の電極面側の少なくとも一つの接合部周縁の肩部分に丸みを形成したことを特徴とする半導体素子モジュール。
  14. 請求項１乃至請求項１３のいずれかに記載の半導体素子モジュールにおいて、
    前記第１絶縁基板及び前記第２絶縁基板、又は、前記第１絶縁基板若しくは前記第２絶縁基板に厚さ方向に貫通する配線が配置されていない場合、前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方の外側の面に、常温接合法を用いて、該半導体素子モジュールを冷却する冷却手段を設けたことを特徴とする半導体素子モジュール。
  15. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
    前記半導体素子の一方側の表面の一部に、複数の電極面を形成し、
    前記第１絶縁基板の一方側の面に、前記半導体素子の前記電極面に対応する第１配線面を形成し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方に、前記第１配線面と接続されると共に前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して外部と接続可能な接続配線を形成し、
    前記半導体素子の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする半導体素子モジュールの製造方法。
  16. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
    前記半導体素子の一方側の表面の一部に、複数の電極面を形成し、
    前記第１絶縁基板の一方側の面に、前記半導体素子の前記電極面に対応する第１配線面を形成し、
    前記第１配線面と接続されると共に外部と接続可能な接続配線として、
    前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して配線を形成し、前記第１絶縁基板と前記第２絶縁基板との間の外周部分から該配線を側面方向に貫通して形成するか、
    又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して溝を形成すると共に該溝に配線を形成して、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方から該配線を側面方向に貫通して形成し、
    前記半導体素子の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする半導体素子モジュールの製造方法。
  17. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
    前記半導体素子の両表面の一部に、複数の電極面を形成し、
    前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
    前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の前記電極面に対応する第２配線面を形成し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方に、前記第１配線面又は前記第２配線面と接続されると共に前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して外部と接続可能な接続配線を形成し、
    前記半導体素子の一方側の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを対面させて、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする半導体素子モジュールの製造方法。
  18. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
    前記半導体素子の両表面の一部に、複数の電極面を形成し、
    前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
    前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の前記電極面に対応する第２配線面を形成し、
    前記第１配線面又は前記第２配線面の少なくとも一方と接続されると共に外部と接続可能な接続配線として、
    前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して配線を形成し、前記第１絶縁基板と前記第２絶縁基板との間の外周部分から該配線を側面方向に貫通して形成するか、
    又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して溝を形成すると共に該溝に配線を形成して、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方から該配線を側面方向に貫通して形成し、
    前記半導体素子の一方側の前記電極面と前記第１配線面とを対面させて、前記半導体素子の一方側の表面と前記第１絶縁基板とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを対面させて、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする半導体素子モジュールの製造方法。
  19. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
    前記半導体素子の一方側の表面の全面に渡って、複数の電極面を形成し、
    前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方に、前記第１配線面と接続されると共に前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して外部と接続可能な接続配線を形成し、
    前記半導体素子の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする半導体素子モジュールの製造方法。
  20. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
    前記半導体素子の一方側の表面の全面に渡って、複数の電極面を形成し、
    前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
    前記第１配線面と接続されると共に外部と接続可能な接続配線として、
    前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して配線を形成し、前記第１絶縁基板と前記第２絶縁基板との間の外周部分から該配線を側面方向に貫通して形成するか、
    又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して溝を形成すると共に該溝に配線を形成して、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方から該配線を側面方向に貫通して形成し、
    前記半導体素子の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の表面と前記第２絶縁基板とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする半導体素子モジュールの製造方法。
  21. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
    前記半導体素子の両表面の全面に渡って、複数の電極面を形成し、
    前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
    前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の前記電極面に対応する第２配線面を形成し、
    前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方に、前記第１配線面又は前記第２配線面と接続されると共に前記第１絶縁基板又は前記第２絶縁基板を厚さ方向に貫通して外部と接続可能な接続配線を形成し、
    前記半導体素子の一方側の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする半導体素子モジュールの製造方法。
  22. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板との間の外周部分を封止する半導体素子モジュールの製造方法において、
    前記半導体素子の両表面の全面に渡って、複数の電極面を形成し、
    前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の前記電極面に対応する第１配線面を形成し、
    前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の前記電極面に対応する第２配線面を形成し、
    前記第１配線面又は前記第２配線面の少なくとも一方と接続されると共に外部と接続可能な接続配線として、
    前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して配線を形成し、前記第１絶縁基板と前記第２絶縁基板との間の外周部分から該配線を側面方向に貫通して形成するか、
    又は、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方の表面に側面方向に引き出して溝を形成すると共に該溝に配線を形成して、前記第１絶縁基板若しくは前記第２絶縁基板の少なくとも一方から該配線を側面方向に貫通して形成し、
    前記半導体素子の一方側の前記電極面と前記第１配線面とを、常温接合法を用いて接合すると共に、前記半導体素子の他方側の前記電極面と前記第２配線面とを、常温接合法にて接合することにより、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする半導体素子モジュールの製造方法。
  23. 請求項１５乃至請求項２２のいずれかに記載の半導体素子モジュールの製造方法において、
    前記電極面、前記第１配線面又は前記第２配線面の少なくとも１つの表面を平坦に形成することを特徴とする半導体素子モジュールの製造方法。
  24. 請求項１５乃至請求項２３のいずれかに記載の半導体素子モジュールの製造方法において、
    前記電極面、前記第１配線面又は前記第２配線面の少なくとも１つを金属から構成することを特徴とする半導体素子モジュールの製造方法。
  25. 少なくとも１つ以上の半導体素子を高熱伝導性の第１絶縁基板と高熱伝導性の第２絶縁基板との間に挟み込み、前記第１絶縁基板と前記第２絶縁基板の外周部分を封止部材により封止する半導体素子モジュールの製造方法において、
    前記半導体素子の両表面の全面又は略全面に、金属製の平坦な電極面を形成し、
    前記第１絶縁基板の一方側の面に、前記半導体素子の一方側の電極面に対応する金属製の平坦な第１配線面を形成し、
    前記封止部材を貫通して、前記第１配線面と接続される金属製の第１貫通配線を形成し、
    前記第２絶縁基板の一方側の面に、前記半導体素子の他方側の電極面に対応する金属製の平坦な第２配線面を形成すると共に、前記第２絶縁基板を貫通して、前記第２配線面と接続される金属製の第２貫通配線と、前記第２絶縁基板を貫通して、前記第１貫通配線と接続される金属製の第３貫通配線とを形成し、
    前記第１絶縁基板と前記封止部材とを、常温接合法を用いて接合して、前記第１配線面と前記第１貫通配線とを接合すると共に、前記半導体素子の電極面と前記第１配線面及び前記第２配線面とを、常温接合法を用いて接合して、前記半導体素子を前記第１絶縁基板及び前記第２絶縁基板に実装することを特徴とする半導体素子モジュールの製造方法。
  26. 請求項１９乃至請求項２５のいずれかに記載の半導体素子モジュールの製造方法において、
    前記第１配線面、前記第２配線面又は前記半導体素子の電極面の少なくとも一つの表面に、変形可能な微細な複数の柱状電極を形成すると共に、常温接合法を用いて、前記複数の柱状電極を介して、前記第１配線面又は前記第２配線面の少なくとも一方と、前記半導体素子の電極面とを接合することを特徴とする半導体素子モジュールの製造方法。
  27. 請求項２６に記載の半導体素子モジュールの製造方法において、
    前記柱状電極の前記第１配線面側、前記第２配線面側又は前記半導体素子の電極面側の少なくとも一つの接合部周縁の肩部分に丸みを形成することを特徴とする半導体素子モジュールの製造方法。
  28. 請求項１５又は請求項２７に記載の半導体素子モジュールの製造方法において、
    更に、前記第１絶縁基板及び前記第２絶縁基板、又は、前記第１絶縁基板若しくは前記第２絶縁基板に厚さ方向に貫通する配線が配置されていない場合、前記第１絶縁基板又は前記第２絶縁基板の少なくとも一方の外側の面に、常温接合法を用いて、該半導体素子モジュールを冷却する冷却手段を接合することを特徴とする半導体素子モジュールの製造方法。
JP2006222541A 2006-08-17 2006-08-17 半導体素子モジュール及びその製造方法 Expired - Fee Related JP5010208B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006222541A JP5010208B2 (ja) 2006-08-17 2006-08-17 半導体素子モジュール及びその製造方法
TW97105379A TWI395307B (zh) 2006-08-17 2008-02-15 Semiconductor element module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006222541A JP5010208B2 (ja) 2006-08-17 2006-08-17 半導体素子モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008047736A JP2008047736A (ja) 2008-02-28
JP5010208B2 true JP5010208B2 (ja) 2012-08-29

Family

ID=39181167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222541A Expired - Fee Related JP5010208B2 (ja) 2006-08-17 2006-08-17 半導体素子モジュール及びその製造方法

Country Status (2)

Country Link
JP (1) JP5010208B2 (ja)
TW (1) TWI395307B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222724B2 (en) 2008-02-14 2012-07-17 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
JP2014032985A (ja) * 2012-08-01 2014-02-20 Rohm Co Ltd 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6783867B2 (en) * 1996-02-05 2004-08-31 Sumitomo Electric Industries, Ltd. Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
US6791194B1 (en) * 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
JP2001094004A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP2003101204A (ja) * 2001-09-25 2003-04-04 Nec Kansai Ltd 配線基板及び配線基板の製造方法並びに電子部品
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
WO2004055891A1 (ja) * 2002-12-17 2004-07-01 Fujitsu Limited 半導体装置および積層型半導体装置
JP4385878B2 (ja) * 2004-07-20 2009-12-16 パナソニック電工株式会社 実装方法
JP4649948B2 (ja) * 2004-10-22 2011-03-16 トヨタ自動車株式会社 半導体装置
JP2006202799A (ja) * 2005-01-18 2006-08-03 Matsushita Electric Ind Co Ltd 複合型電子部品
US20080217617A1 (en) * 2005-07-05 2008-09-11 Zeon Corporation Thin Film Transistor, Wiring Board and Methods of Manufacturing the Same

Also Published As

Publication number Publication date
JP2008047736A (ja) 2008-02-28
TWI395307B (zh) 2013-05-01
TW200935570A (en) 2009-08-16

Similar Documents

Publication Publication Date Title
WO2009101685A1 (ja) 半導体素子モジュール及びその製造方法
JP3847676B2 (ja) パワー半導体装置
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
CN108735692B (zh) 半导体装置
JP4885046B2 (ja) 電力用半導体モジュール
JP6093455B2 (ja) 半導体モジュール
WO2016031020A1 (ja) 半導体装置
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
WO2017183222A1 (ja) 半導体装置およびその製造方法
JP2012074730A (ja) 電力用半導体モジュール
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP7163583B2 (ja) 半導体装置
JP5010208B2 (ja) 半導体素子モジュール及びその製造方法
JP6218856B2 (ja) 電力変換装置
JP2007150342A (ja) 半導体装置およびその製造方法
JP5884625B2 (ja) 半導体デバイス
JP7147186B2 (ja) 半導体装置
JP4961398B2 (ja) 半導体装置
RU2458431C2 (ru) Модуль полупроводникового элемента и способ его изготовления
JP2002076259A (ja) パワーモジュール
JP2015002305A (ja) 半導体装置
WO2023119837A1 (ja) 半導体モジュール、半導体装置、及び車両
CN212209480U (zh) 一种功率器件
WO2022137704A1 (ja) パワーモジュールおよび電力変換装置
WO2013157172A1 (ja) 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R151 Written notification of patent or utility model registration

Ref document number: 5010208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees