JPWO2014077044A1 - フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法 - Google Patents

フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法 Download PDF

Info

Publication number
JPWO2014077044A1
JPWO2014077044A1 JP2014546902A JP2014546902A JPWO2014077044A1 JP WO2014077044 A1 JPWO2014077044 A1 JP WO2014077044A1 JP 2014546902 A JP2014546902 A JP 2014546902A JP 2014546902 A JP2014546902 A JP 2014546902A JP WO2014077044 A1 JPWO2014077044 A1 JP WO2014077044A1
Authority
JP
Japan
Prior art keywords
bump
substrate
electrode
electronic component
component element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014546902A
Other languages
English (en)
Inventor
迫田　直樹
直樹 迫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2014077044A1 publication Critical patent/JPWO2014077044A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81047—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

電子部品素子（１）の電極を、バンプ（２）を介して基板（４）の電極（５）に接合させる際、バンプ（２）のバルク材料の降伏応力以上の第１圧力のみを印加した後、第１圧力の印加を低下もしくは停止し、バンプ（２）に所定の超音波振動を印加して、バンプ（２）のバルク材料の降伏応力以上の第２圧力になるまで圧力を段階的に印加する。

Description

本発明は、電子部品素子の電極を、突起電極を介して基板の接続端子に接合させるフリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法に関する。
従来では、半導体素子および固体撮像素子等の電子部品素子を回路基板およびパッケージキャリア等の基板に実装する手法として、ワイヤボンディング方法が用いられていた。ワイヤボンディング方法は、電子部品素子の電極と基板の電極とに、極細ワイヤの両端をそれぞれ接合して電気的接続を得る方法である。
しかし、近年では、より生産効率の高いフリップチップ接合方法が用いられるに至っている。フリップチップ接合方法は、電子部品素子の電極と基板の電極（接合端子）とを、導電性を有する接続部材であるバンプ（突起電極）によって接合する方法である。フリップチップ接合方法では、バンプを介して複数の接合箇所を一括して接合することができるので、基本的に接合箇所を１箇所ずつ順番に極細ワイヤで接合するワイヤボンディング方法に比べて生産効率が高いという利点を有している。また、フリップチップ接合方法では、基板の接合端子である電極の配置が電子部品素子の周辺に限定されないので、接合端子の数を大幅に増大することができると共に、電子部品素子の実装面積を小さくすることができ、また回路の配線長も短くすることができる。したがって、フリップチップ接合方法は、電子部品素子の高密度実装や高速実装等に適している。
フリップチップ接合方法の具体的手法としては、導電性ペースト等の中間材を介してバンプと基板の電極とを接合する手法、または熱圧着あるいは超音波を併用した熱圧着によってバンプと基板の電極とを直接接合する手法等がある。後者の手法では、中間材を省くことができるので工程数が少なく、さらには接合時間を短縮することができるという利点がある。そのため、最近ではフリップチップ接合方法として、超音波を併用した熱圧着（超音波フリップチップ接合方法）が多用されるようになっている。
超音波フリップチップ接合方法では、一般にバンプに定荷重を負荷した状態で超音波振動を印加してバンプと基板の電極との接合を行う。
この超音波フリップチップ接合方法では、接合強度が充分ではなく、電気的接続の信頼性に乏しいという問題がある。そこで、上記の問題を解決するために、バンプに負荷する荷重と、印加する超音波の出力とをそれぞれ段階的に大きくして、バンプと基板の電極とを接合する方法が一般に知られている。この接合方法では、荷重の負荷と超音波の印加とが同時に開始されるので、まだバンプの先端が充分に潰れていない状態で超音波が印加されることになる。すなわち、バンプと基板の電極との接合がほとんど行われていない状態で超音波が印加されるので、超音波振動子からの超音波振動に伴い電子部品素子と基板とが滑ってしまう。これにより、電子部品素子が移動して、電子部品素子と基板との相対位置にずれが生じる。このような状態で、さらに負荷荷重を増加させると共に超音波出力を増大させると、バンプと基板の電極との当接部が位置ずれしたまま接合されるという問題がある。
そこで、バンプと基板の電極との当接状態を均一にして、接合強度に優れた接合を行うための工夫が特許文献１および２に開示されている。図６に、特許文献１に開示されている接合方法における負荷荷重量および超音波出力状態の推移を示す。図６中の（ａ）は、負荷する荷重量の推移を示しており、（ｂ）は、印加する超音波の出力状態の推移を示している。図６に示すように、特許文献１に開示されている接合方法では、電子部品素子の突出電極に対して荷重を増加印加しながら、突出電極をパッド電極に当接する第１の工程と、突出電極に対して荷重を増加印加しながら、超音波振動を印加して突出電極をパッド電極に融着する第２の工程と、突出電極に対して一定荷重を印加しながら、超音波振動を印加して突出電極をパッド電極に融着する第３の工程とを含んでいる。これにより、基板の高低差や各バンプ間に高さのばらつきがある場合でも、バンプと基板の電極との当接状態を均一にして接合強度に優れた接合を行うことが可能となることが記載されている。
さらに特許文献２には、超音波を印加しながらボンディングツールを所定の速度で降下させ、バンプの潰れ速度を制御する第１の工程と、第１の工程後、超音波を印加しながらボンディングツールに対して所定の押圧荷重を印加し、バンプを被接合面に接合する第２の工程とを含む接合方法が開示されている。これにより、バンプを徐々に潰すことができ、接合面に超音波振動を十分に作用させることができる結果、接合強度を向上することが可能であることが記載されている。
日本国公開特許公報「特開２００２−４３３５４号公報（２００２年２月８日公開）」 日本国公開特許公報「特許第４５４８０５９号公報（２０１０年９月２２日発行）」
特許文献１に開示されている接合方法では、バンプに対して荷重を印加しながら超音波振動を印加するので、超音波振動を印加した瞬間にバンプの剛性が変化して低下する。そのため、超音波振動を印加直後の非常に短い時間（数ｍsec）の間にバンプが急激に潰れる傾向がある。その時に潰れた部分には十分な超音波振動を十分に作用させることができないため、基板に十分に接合しない。つまり、最初に潰れる部分であるバンプ中央部が十分に接合しないため、接合強度が弱いという問題がある。
また、特許文献２に開示されている接合方法においては、バンプ中央部が接合される可能性があることから特許文献１に開示されている接合方法よりも接合強度を向上させることが期待できる。しかし、各バンプ間の高さにばらつきがあったり、基板に反りがあったりする場合には、基板の各電極（接合端子）に対する各バンプの押圧状態が不均一になる。そのため、結果的にバンプおよび基板の電極ごとに接合状態が異なり、安定した接合状態ならびに信頼性を確保するのが困難である。
さらに、各種の電子部品素子の小型化に伴い、電極ピッチの微細化が進む傾向にある。これに対応するためには、バンプ径の小径化にともない、バンプの高さが低くなる。しかしバンプの高さが低いと、電子部品素子に使用される基板の反りの影響を顕著に受けてしまい、電子部品素子と基板との間隙が部分的に狭くなってしまう。そのため、フリップチップ接合後の封止工程において、電子部品素子と基板との間隙における封止樹脂の流動性が悪くなり、気泡が残留するといった欠点がある。
そこで、本発明は、上記の課題に鑑みてなされたものであり、その目的は、電子部品素子の電極を、突起電極を介して基板の接続端子に接合させる時の当接状態を均一にすると共に、良好な接合強度を得ることができるフリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法を提供することにある。
本発明の一態様に係るフリップチップ接合方法は、上記の課題を解決するために、電子部品素子の電極を、突起電極を介して基板の接続端子に接合させるフリップチップ接合方法であって、上記電子部品素子と上記基板との位置合わせを行う位置合わせ工程と、上記位置合わせ工程の後、上記電子部品素子の電極および上記基板の接続端子の少なくともいずれか一方を加熱しながら、上記電子部品素子の電極を、上記突起電極を介して上記基板の接続端子に接触させる接触工程と、上記接触工程の後、上記突起電極に、超音波振動を印加せずに、上記突起電極を構成するバルク材料の降伏応力以上の第１圧力を印加することによって、上記突起電極の一部を変形させる第１印加工程と、上記第１圧力の印加を低下もしくは停止する低下・停止工程と、上記低下・停止工程の後、上記突起電極に、所定の超音波振動を印加しながら、上記突起電極を構成するバルク材料の降伏応力以上の第２圧力になるまで圧力を段階的に印加する第２印加工程とを含んでいることを特徴としている。
本発明の一態様に係る固体撮像装置の製造方法は、上記の課題を解決するために、上述したフリップチップ接合方法を含むことを特徴としている。
本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。
本発明の一態様に係るフリップチップ接合方法によれば、第１印加工程で突起電極を変形することにより、突起電極の高さを揃え、突起電極を各々の基板の反りに適合した高さにすることができる。すなわち、各突起電極間の高さばらつき、各々の基板の反り、基板間で反りがバラついていても、第１印加工程で直接基板に突起電極を接触させるため、各突起電極間の高さのばらつきと、基板の反りとを共に相殺して突起電極の高さを揃え、各突起電極間の高さのばらつきを抑制することができる。特に本発明の一態様では、突起電極に対して超音波振動を印加していないので、超音波振動に起因した突起電極の剛性の低下による過度の変形を回避することができる。
そして、本発明の一態様に係るフリップチップ接合方法によれば、超音波振動を突起電極に対して印加し始めた時点では、既に突起電極の先端部の一部が変形しているため、超音波振動を印加した瞬間に突起電極が急激に潰れる虞がない。結果、突起電極に対して超音波振動を印加しても、突起電極と基板の接続端子との間には十分な接触面積が確保されているため、突起電極と基板の接続端子との間で接合に寄与する新生面を効率的に生じさせることが可能になり、良好な接合面が形成される。それ故、基板の各接続端子に対する各突起電極の押圧状態が均一になるので、すべての突起電極に対して超音波振動を十分に作用させることができ、突起電極と基板の接続端子との間に強い接合を実現することができる。以上より、従来のフリップチップ接合方法よりも生産性が高く、各突起電極間の高さのばらつきや基板の反りによらず、電子部品素子の電極が微小であっても突起電極と基板の接続端子との間に良好な接合面を形成することができ、高い接続信頼性、および高品質を確保することができる。
図中の（ａ）は、本発明の一実施形態に係る位置合わせ工程時のバンプの状態を示す図であり、図中の（ｂ）は、本発明の一実施形態に係る接触工程時のバンプの状態を示す図であり、図中の（ｃ）は、本発明の一実施形態に係る第１印加工程時のバンプの状態を示す図である。 本発明の一実施形態に係るフリップチップ接合装置の概略図である。 図中の（ａ）は、本発明の一実施形態に係るフリップチップ接合前のバンプの状態を示す図であり、図中の（ｂ）は、本発明の一実施形態に係る第１印加工程後のバンプの状態を示す図であり、図中の（ｃ）は、本発明の一実施形態に係る第２印加工程後のバンプの状態を示す図である。 本発明の一実施形態に係るフリップチップ接合方法における印加圧力および印加超音波振動の推移を示しており、図中の（ａ）は、印加する圧力の推移を示しており、図中の（ｂ）は、印加する超音波振動振幅の推移を示している。 図中の（ａ）は、本発明の一実施形態に係るフリップチップ接合前の２段バンプの状態を示す図であり、図中の（ｂ）は、本発明の一実施形態に係る第１印加工程後の２段バンプの状態を示す図あり、図中の（ｃ）は、本発明の一実施形態に係る第２印加工程後のバンプの状態を示す図である。 従来の接合方法における負荷荷重量および超音波出力状態の推移を示す図であり、図中の（ａ）は、負荷する荷重量の推移を示しており、図中の（ｂ）は、印加する超音波の出力状態の推移を示している。
図面に基づいて、本発明の実施の形態について詳細に説明する。なお、以下の説明においては、同一の機能および作用を示す部材については、同一の符号を付し、説明を省略する。
（フリップチップ接合の概略）
本実施形態では、半導体素子および固体撮像素子等の電子部品素子の電極と、回路基板およびパッケージキャリア等の基板の電極（接合端子）とをバンプ（突起電極）を介して、超音波を併用したフリップチップ接合を行うことによって、電子部品素子の電極と基板の接合端子とを接合する方法（超音波フリップチップ接合方法）が提供される。まず、本実施形態に係るフリップチップ接合の概略について、図２を参照して説明する。図２は、本実施形態に係るフリップチップ接合装置１０の概略図である。
図２に示すように、本実施形態に係るフリップチップ接合装置１０は、電子部品素子１を吸着保持しながら上下左右に移動するツール３、基板４を載置するステージ９、ツール３を駆動するツール駆動部１１、ステージ９を駆動するステージ駆動部１２、所定の超音波振動を発生する超音波振動子１３、およびツール駆動部１１、ステージ駆動部１２、ならびに超音波振動子１３を制御する制御系１６を有している。ツール３は、上下左右に移動して電子部品素子１をステージ９に対して押圧することにより、当該電子部品素子１に圧力を印加可能になっている。この際、ステージ９も上下左右に移動可能になっていてもよい。ツール駆動部１１は、制御系１６からの制御を受けて、ツール３を上下左右に移動させている。同様に、ステージ駆動部１２は、制御系１６からの制御を受けて、ステージ９を上下左右に移動させている。また、超音波振動子１３によって電子部品素子１に印加する超音波振動は、制御系１６によって制御されている。
ツール３は、図示しない加熱手段を有しており、ツール３で吸着保持した電子部品素子１を所定温度に加熱可能となっている。同様に、ステージ９も図示しない加熱手段を有しており、ステージ９上に載置した基板４を所定温度に加熱可能になっている。なお、加熱手段は必ずしもツール３とステージ９との両方に設けていなくてもよく、少なくともいずれか一方に設けられていればよい。
本実施形態に係るフリップチップ接合装置１０では、ツール３によって吸着保持された電子部品素子１と、ステージ９に載置された基板４との位置合わせを行い、電子部品素子１に設けられた電極と基板４に設けられた電極とをバンプを介して接合するものである。基板４は中央に開口部を有するものであり、当該基板４の電極は開口部よりも内側に設けられている。フリップチップ接合装置１０では、制御系１６がツール駆動部１１を制御してツール３を上下左右に移動させることにより、電子部品素子１の位置を基板４の開口部の位置に合わせ、制御系１６がツール駆動部１１を制御してツール３をさらにステージ９側に下降させることにより、電子部品素子１をステージ９に対して押圧する。これにより、基板４の開口部よりも内側に設けられた電極と、電子部品素子１の電極とを接合する。なお、電子部品素子１の電極と基板４の電極とはバンプを介して接合されており、当該バンプは、電子部品素子１の電極、あるいは基板４の電極に予め形成されている。以下では、バンプが電子部品素子１の電極に予め形成されている場合を想定して説明する。
詳細は後述するが、フリップチップ接合装置１０では、まず制御系１６がツール駆動部１１を制御して、バンプが形成された電極を有する電子部品素子１を吸着保持したツール３をステージ９側に下降させることにより、電子部品素子１をステージ９に対して押圧してバンプに一定の圧力を印加してバンプの平坦化を行う。ここで、バンプの平坦化とは、電子部品素子１の電極と基板４の電極との間に設けられる複数のバンプに対して圧力を印加することによって、微小な塑性変形を与える操作をいう。これにより、微視的には異なる複数のバンプの寸法を揃えることができる。その後、再び制御系１６がツール駆動部１１を制御して、ツール３を一旦、上方に上昇させる。その後、ツール３をステージ９側に下降させることにより、平坦化されたバンプを基板４の電極に再度接触させ、電子部品素子１をステージ９に対して押圧してバンプに圧力を段階的に印加しながら、制御系１６が超音波振動子１３によって所定の超音波振動をバンプに印加することにより、バンプと基板の電極とを接合する。
（各部材の詳細）
電子部品素子に形成される電極は、電子部品素子の実装面上に、例えばアルミニウム（Ａｌ）−ケイ素（Ｓｉ）からなる導電層をスパッタリング等によって形成されたものである。電子部品素子に形成される電極の寸法を例示すると、大きさが７０μｍ角であり、厚みが１μｍである。なお、電子部品素子の大きさは、基板の開口部よりも少し大きい大きさとなっている。
バンプは、電子部品素子に形成される電極上に、例えば金（Ａｕ）線によりボール形状に形成されたボールバンプである。バンプの寸法を例示すると、直径が６０μｍであり、高さが約４０μｍ〜４５μｍである。バンプは、電子部品素子の電極上に形成される際の誤差により、その高さは均一ではなく、個々のバンプ間で高さにばらつきが生じている。
基板は、中央が開口している基板である。この開口部は、電子部品素子が固体撮像素子である場合には、画素エリアよりも大きく開口している。基板は、セラミック基板であってもよいし、ガラス布エポキシ樹脂、アラミド繊維不織布エポキシ樹脂、および液晶ポリマー樹脂等の絶縁材料から構成される有機基板であってもよい。基板上に形成される電極（接合端子）は、セラミック基板の場合は基板上に形成されたタングステン（Ｗ）等の配線上に、例えばニッケル（Ｎｉ）およびＡｕを順次めっきすることによって形成される。なお、電極の最表層にめっきされるＡｕは、例えば無電解めっき法によって０．５μｍ厚にめっきされる。
（フリップチップ接合方法の詳細）
本実施形態に係るフリップチップ接合方法は、以下の工程からなる。
（ａ）電子部品素子と基板との位置合わせを行う位置合わせ工程
（ｂ）位置合わせ工程の後、電子部品素子および基板の少なくともいずれか一方側から加熱しながら、電子部品素子の電極を、バンプ（突起電極）を介して基板の電極（接続端子）に接触させる接触工程
（ｃ）接触工程の後、バンプに、超音波振動を印加せずに、バンプを構成するバルク材料の降伏応力以上の第１圧力を印加することによって、バンプの一部を変形させる第１印加工程
（ｄ）第１圧力の印加を低下もしくは停止する低下・停止工程
（ｅ）低下・停止工程の後、バンプに、所定の超音波振動を印加しながら、バンプを構成するバルク材料の降伏応力以上の第２圧力になるまで圧力を段階的に印加する第２印加工程
以上の各工程について、図１、図３、および図４を参照して詳細に説明する。図１中の（ａ）は、位置合わせ工程時のバンプの状態を示す図であり、（ｂ）は、接触工程時のバンプの状態を示す図であり、（ｃ）は、第１印加工程時のバンプの状態を示す図である。図３中の（ａ）は、フリップチップ接合前のバンプの状態を示す図であり、（ｂ）は、第１印加工程後のバンプの状態を示す図であり、（ｃ）は、第２印加工程後のバンプの状態を示す図である。図４は、本実施形態に係るフリップチップ接合方法における印加圧力および印加超音波振動の推移を示しており、（ａ）は、印加する圧力の推移を示しており、（ｂ）は、印加する超音波振動振幅の推移を示している。
まず、図１中の（ａ）に示すように、バンプ２が電極上に形成された電子部品素子１と、基板４とが準備される。具体的には、フリップチップ接合装置１０のツール３が電子部品素子１を吸着保持し、ステージ上には基板４が載置される。この時のバンプ２の拡大図が図３中の（ａ）に示されている。図３中の（ａ）に示すように、バンプ２は電子部品素子１の電極に形成されたままの状態であり、高さＨを有する突起を有している。ここで、バンプ２には、ボールバンプを形成する際に使用するキャピラリによって、第１段部２ａ〜第３段部２ｃができている。第１段部２ａは、バンプ２の台座部に相当する段部であり、第２段部２ｂは、キャピラリにより形成される形状を有する段部であり、第３段部２ｃは、金線バンプをちぎった先端部であり、使用するキャピラリにより形成された形状を有する段部である。
次に、電子部品素子がツール３によって吸着保持された状態で、制御系１６がツール駆動部１１を制御してツール３を上下左右に移動させることによって、電子部品素子１とステージ上に載置された基板４との位置合わせを行う（位置合わせ工程）。詳細には、電子部品素子１の位置を基板４の開口部の位置に合わせ、電子部品素子１に設けられたバンプ２と、基板４に設けられた電極５とを対向させる。
この状態で制御系１６がツール駆動部１１を制御して、ツール３をステージ９側に下降させることによって、図１中の（ｂ）に示すように、電子部品素子１の電極を、バンプ２を介して基板４の電極５に接触させる（接触工程）。この際、ツール３およびステージ９の少なくともいずれか一方に設けられた加熱手段によって、電子部品素子１の電極および基板４の電極５の少なくともいずれか一方を所定の温度に加熱する。
そして、制御系１６がツール駆動部１１を制御してツール３をさらにステージ９側に下降させることによって、図１中の（ｃ）に示すように、電子部品素子１をステージ９に対して押圧することにより、当該電子部品素子１のバンプ２に対して、バンプ２を構成するバルク材料の降伏応力以上の第１圧力を印加する（第１印加工程）。降伏応力とは、降伏点（物体に加える外力を次第に大きくしていくと、物体の変形が急速に増加し、応力の変化をほとんど伴わずに永久歪を生じるようになる点）における応力である。この時、制御系１６はツール駆動部１１を制御して、ツール３によって第１圧力Ｆ１をバンプ２に対して時間Ｔ１だけ印加するが（図４中の（ａ））、制御系１６は、超音波振動をバンプ２に対して印加しないように超音波振動子を制御している（図４中の（ｂ））。この工程により、電子部品素子１の各電極上に形成されたすべてのバンプ２の一部を変形させる。この時のバンプ２の拡大図が図３中の（ｂ）に示されている。図３中の（ｂ）に示すように、バンプ２の先端部（第３段部２ｃ）の一部が潰されている。バンプ２を電子部品素子１の電極上に形成する際の誤差により、個々のバンプ２間で高さにばらつきが生じていたり、基板４に反りが生じていたりする。本実施形態では、第１印加工程でバンプ２を変形することにより、バンプ２の高さを揃え、バンプ２を基板４の反りに適合した高さにすることができる。すなわち、各バンプ２間の高さにばらつきが生じていたり、基板４に反りが生じたりしていても、電子部品素子１における各バンプ２間の高さのばらつきと、基板４の反りとを共に相殺してバンプ２の高さを揃え、各バンプ２間の高さのばらつきを抑制することができる。特に本実施形態では、バンプ２に対して超音波振動を印加していないので、超音波振動に起因してバンプ２の剛性が低下することによる過度の変形を回避することができる。さらに、電子部品素子１内の全てのバンプ２と、基板４の電極５との接合面において、両者の接触面積が確保できる結果、全接合面において効率的な超音波振動を印加することができる。
この際、ツール３によってバンプ２に印加する第１圧力Ｆ１は、バンプ２の先端から略３分の１の長さの部分を変形させる圧力、すなわちバンプ２の高さが２／３Ｈになるまでバンプ２の先端部を変形させる圧力であることが望ましい。より具体的には、基板４の反りが１番大きい部分に対向するバンプ２の高さを１／３以上変形させることが好ましい。これにより、バンプ２の高さを十分に確保しながら、平坦化されたバンプ２と基板４の電極５との十分な接触面積を確保しつつ、バンプ２を平坦化することができる。具体的には、第１圧力を印加することにより、バンプ２と基板４の電極５との間でバンプ２の高さ方向および幅方向の変形中心が固定される。この固定が十分でないと、超音波振動方向に対しての歪みが生じてバンプ２が傾き、個々のバンプ２間で形状が不均一となり、電子部品素子１の電極と基板４の電極５との接合が不安定となる。そこで、第１印加工程でバンプ２を変形することにより、電子部品素子１の電極と基板４の電極５との間の強固な接合面を形成することができる。
また、バンプ２の高さが十分に確保されているため、基板４の反りの影響を受けて、電子部品素子１と基板４との間隙が部分的に狭くなるのを防ぐことができる。すなわち、フリップチップ接合後の封止工程において、電子部品素子１と基板４との間隙における封止樹脂の流動性が悪くなり、気泡が残留するといった問題を防ぐことができる。例えば、バンプ２がＡｕである場合には、１つのバンプ２に対して０．２５Ｎ〜０．３Ｎ印加することが好ましい。
第１印加工程の後には、制御系１６がツール駆動部１１を制御してツール３をステージ９とは反対側に上昇させることによって、ステージ９に対する電子部品素子１の押圧を低下もしくは停止することにより、当該電子部品素子１のバンプ２に対する第１圧力Ｆ１の印加を低下もしくは停止する（低下・停止工程）。この低下・停止工程を時間Ｔ２だけ続ける（図４中の（ａ））。第１圧力Ｆ１の印加を一旦、解放することにより、後述する第２印加工程において、バンプ２に形成した平坦化面に、バルク材料の新生面を超音波振動振幅で効率的に生じさせることができ、バンプ２の全面が擬着される。ここで第１圧力Ｆ１の印加を低下もしくは停止しないと、平坦化させたバンプ２の中央部は接合されにくくなり、バンプ２の周囲のみが接合されることになってしまう。したがって、以上の第１印加工程ならびに低下・停止工程は、基板４の電極５の形状に倣ったバンプ２と、当該基板４の電極５との間に良好な接合面を形成し、バンプ２と基板４の電極５との間の接合強度を強くするために必要である。
次に、制御系１６が、電子部品素子１のバンプ２に対して所定の超音波振動を超音波振動子に印加させながら、ツール駆動部１１を制御してツール３を再びステージ９側に下降させることによって、電子部品素子１をステージ９に対して押圧することにより、当該電子部品素子１のバンプ２に対して、バンプ２を構成するバルク材料の降伏応力以上の第２圧力になるまで圧力を段階的に印加する（第２印加工程）。第２圧力Ｆ２は、第１圧力Ｆ１と同等以上の圧力である（例えば、０．２５Ｎ〜０．４Ｎ）。この時、制御系１６は、超音波振動子によって所定の超音波振動振幅Ｗの超音波振動をバンプ２に対して時間Ｔ３だけ印加するが（図４中の（ｂ））、制御系１６はツール駆動部１１を制御して、時間Ｔ３の間に、バンプ２に対して印加する圧力が段階的に第２圧力Ｆ２になるようにツール３を制御している（図４中の（ａ））。この工程により、図３中の（ｃ）に示すように、電子部品素子１のバンプ２をさらに変形させ、バンプ２の高さＨ３は、２／３Ｈよりも小さくなる。また、それと同時に、バンプ２の新生面を継続的に形成し、接合面の接触面積を増加させ、電子部品素子１のバンプ２と基板４の電極端子面との接合面が形成される。なお、超音波振動振幅Ｗの値に特に限定はなく、電子部品素子１の電極、バンプ２、および基板４の電極５を構成する材料に応じて、適当な値を設定すればよい。
この際、超音波振動振幅Ｗをバンプ２に対して印加し始めた時点では、既にバンプ２の先端部（第３段部２ｃ）の一部が変形しているため、超音波振動振幅Ｗを印加した瞬間にバンプ２が急激に潰れる虞がない。結果、バンプ２に対して超音波振動振幅Ｗを印加しても、バンプ２と基板４の電極５との間には良好な接合面が形成される。それ故、基板４の各電極５に対する各バンプ２の押圧状態が均一になるので、すべてのバンプ２に対して超音波振動を十分に作用させることができ、バンプ２と基板４の電極５との間に強い接合を実現することができる。
最後に、制御系１６は、時間Ｔ４の間、電子部品素子１のバンプ２に対して印加する圧力を第２圧力Ｆ２に維持すると共に（図４中の（ａ））、バンプ２に対して印加する超音波振動を超音波振動振幅Ｗに維持する（図４中の（ｂ））。その後、制御系１６はツール駆動部１１を制御して、ツール３をステージ９とは反対側に上昇させることによって、ステージ９に対する電子部品素子１の押圧を停止することにより、当該電子部品素子１のバンプ２に対する第２圧力Ｆ２の印加を停止する。同様に、制御系１６は、超音波振動子による超音波振動振幅Ｗの印加を停止する。以上により、電子部品素子１の電極と、基板４の電極５とをバンプ２を介して接合する一連の工程が終了する。
（変形例）
電子部品に使用される基板４は開口部を有しているため、基板４において電子部品素子１を搭載する面は完全な平面ではなく、うねりが生じて部分的に数十μｍの高低差が存在する場合が多い。そのため、接合時に電子部品素子１を基板４に搭載した状態では、バンプ２と基板４の電極５との当接面は、必ずしもすべてのバンプ２が均一に当接した状態とはならず、部分的にバンプ２が電極５と接触していない、いわゆる片当りの状態となる場合がある。この状態のままバンプ２に対して超音波振動を印加すると、基板４の電極５と接触状態の良い一部のバンプ２に超音波振動が集中し、さらに部分的にバンプ２と電極５との間に隙間があるために電子部品素子１と基板４との当接面にガタが生じる。その結果、正常な接合が行われず、電子部品素子１と基板４との間に傾きが発生する可能性が高くなる。傾きを有する電子部品は最終的に不良品となる。
そこで、超音波フリップチップ接合方法によってバンプ２と基板４の電極５とを良好に接合するためには、バンプ２と基板４の電極５とが接合に必要とされる適正な条件で接触していることが求められる。具体的には、多数のバンプ２を有する電子部品素子１の場合には、すべてのバンプ２を均一に基板４の電極５に当接させることが必要となる。そこで、接合強度に優れた接合を安定して行うためには、バンプ２を、第１バンプと第２バンプとからなる２段バンプにすることが望ましい。バンプ２を２段バンプにすることにより、バンプ２のトータルの高さが高くなるので、基板４の反りを吸収し、電子部品素子１と基板４との過度な近接を避けることができる。図５に、２段バンプの拡大図を示す。図５中の（ａ）は、フリップチップ接合前の２段バンプの状態を示す図であり、（ｂ）は、第１印加工程後の２段バンプの状態を示す図であり、（ｃ）は、第２印加工程後の２段バンプの状態を示す図である。
図５中の（ａ）に示すように、２段バンプ８は、第１バンプ６および当該第１バンプ６の上に積層された第２バンプ７からなる。２段バンプ８の製造方法を以下に簡単に説明する。まず、公知の金属ボールを押圧しつつ超音波振動を印加することで金属ワイヤを切断する。これにより第１バンプ６が形成される。その後、同様にして別の金属ボールを第１バンプ６の上に接合させ、キャピラリの先端を横方向に移動させてから金属ボールに超音波振動を印加することで金属ワイヤを切断する。これにより、第２バンプ７が形成され、２段バンプ８が完成する。ここで、第１バンプ６および第２バンプ７は、それぞれボールバンプを形成する際に使用するキャピラリによって、第１段部８ａおよび第２段部８ｂ、ならびに第１段部７ａ〜第３段部７ｃができている。第１段部８ａは、第１バンプ６の台座部に相当する段部であり、第２段部８ｂは、第１バンプ６と第２バンプ７との接続に寄与する部分であり、使用するキャピラリにより形成された形状を有する段部である。当該第２段部８ｂは、第１バンプ６と第２バンプ７との接続によって変形している。一方、第１段部７ａは、第２バンプ７の台座部に相当する段部であり、第２段部７ｂは、キャピラリにより形成される形状を有する段部であり、第３段部７ｃは、金線バンプをちぎった先端部であり、使用するキャピラリにより形成された形状を有する段部である。
２段バンプ８では、第１バンプ６の高さＨ１は、第２バンプ７の高さＨ２よりも高さが低く、なおかつ、第１バンプ６のバンプ径Ｒ１は、第２バンプ７のバンプ径Ｒ２よりも小さいことが好ましい。より具体的には、基板４の反りが１番大きい部分に対向するバンプ２の高さを１／３以上変形させ、バンプ径を第１バンプ６のバンプ径に対して１／６以上１／３以下変形させることが好ましい。これにより、第２バンプ７の変形が接合の主因子となり、過度に変形させない第１バンプ６が２段バンプ８のトータルの高さを確保するストッパとしての役割を果たすことができる。特に、第１バンプ６は電子部品素子１の電極のダメージの観点から、過度な変形をさせることができないため、第２バンプ７が変形の主因となる。これを実現するために、第１バンプ６の高さを、第２バンプ７の高さよりも低くすることによって、第１バンプ６の変形の猶予をなくす、すなわち変形させないことが好ましい。第１バンプ６の寸法を例示すると、直径が６０μｍであり、高さが約３０〜４０μｍである。この第１バンプ６上に形成する第２バンプ７は、例えば直径が６５μｍ〜７０μｍであり、高さが４０〜５０μｍである。
なお、第２バンプ７が変形および接合の主因となるため、それに対向する基板４の電極５は電子部品素子１の電極よりも大きいことが望ましい。また、電子部品素子１の基板としてセラミック基板を用いる場合には、電極が蒲鉾状になり、電極の平坦度を確保するのが困難であるため、基板４の電極５が電子部品素子１の電極よりも大きいことが望ましい。
本変形例では、バンプとして２段バンプ８を用いている点以外は、上述した実施形態と同様である。そのため、第１印加工程時に、図５中の（ｂ）に示すように、２段バンプ８の第２バンプ７の先端部（第３段部７ｃ）の一部を変形させる。この際、ツール３によって２段バンプ８に印加する第１圧力は、２段バンプ８の第２バンプ７の先端から３分の１の長さの部分を変形させる圧力、すなわち第２バンプ７の高さが２／３Ｈ２になるまで第２バンプ７の先端部（第３段部７ｃ）を変形させる圧力であることが望ましい。例えば、２段バンプ８がＡｕである場合には、１つの２段バンプ８に対して０．２５Ｎ〜０．３Ｎ印加することが好ましい。
バンプを２段バンプ８にすることにより、バンプの高さが高くなる。そのため、第１印加工程時に第２バンプ７が変形する際には、２段バンプ８の高さを揃え、２段バンプ８を基板４の反りやうねりに適合した高さにすることができる。すなわち、各２段バンプ８間の高さにばらつきが生じていたり、基板４に反りやうねりが生じたりしていても、電子部品素子１における各２段バンプ８間の高さのばらつきと、基板４の反りやうねりとを共に相殺して２段バンプ８の高さを揃え、各２段バンプ８間の高さのばらつきを抑制することができる。そして、図５中の（ｃ）に示すように、第２印加工程により第２バンプ７が第１バンプ６に食い込み、２段バンプ８の第２バンプ７の高さＨ４は、２／３Ｈ２よりも小さくなる。これにより、第１バンプ６と第２バンプ７とを凝着させると共に、基板４の電極５との間で良好な接合面が形成される。特に、本変形例では、第１バンプ６と第２バンプ７とを同種の材料から形成しているので、両者の接合性が良好である。
さらに、バンプを２段バンプ８にすることにより、上述した実施形態と比較して、電子部品素子１と基板４との間隙がより確保されやすくなる。これにより、２段バンプ８の高さを十分に確保しながら、２段バンプ８を平坦化することができる。また、２段バンプ８の高さが十分に確保されているため、基板４の反りの影響を受けて、電子部品素子１と基板４との間隙が部分的に狭くなるのを防ぐことができる。すなわち、フリップチップ接合後の封止工程において、電子部品素子１と基板４との間隙が広くなるため、封止樹脂の流動性が向上し、気泡が残留するといった問題を防ぐことができる。
また、従来の超音波フリップチップ接合方法では、バンプを２段バンプにすることにより、バンプの高さが高くなるため、超音波振動を印加することでバンプが傾斜する可能性が高かった。これは、バンプの根元径が一定であるのに対して、バンプの高さが高くなるため、横振動である超音波振動を加えるとバンプの揺れが激しくなり、その結果、高さが低い１段バンプに比べて座屈、すなわちバンプ自体が傾斜しやすくなるためである。しかし、本変形例では、超音波振動を印加する前に第２バンプ７を変形させているため、すべての２段バンプ８において、基板４の電極５との接触面積を確保することができる。
（作用効果）
本発明の一態様に係るフリップチップ接合方法によれば、第１印加工程において、バンプを平坦化することにより、すべてのバンプの寸法が揃う。特に本発明の一態様では、バンプに対して超音波振動を印加していないので、超音波振動に起因したバンプの剛性の低下による過度の変形を回避することができる。
そして、本発明の一態様に係るフリップチップ接合方法によれば、超音波振動をバンプに対して印加し始めた時点では、既にバンプの先端部の一部が変形しているため、超音波振動を印加した瞬間にバンプが急激に潰れる虞がない。結果、バンプに対して超音波振動を印加しても、バンプと基板の電極との間には十分な接触面積が確保されているため、バンプと基板の電極との間で接合に寄与する新生面を効率的に生じさせることが可能になり、良好な接合面が形成される。それ故、基板の各電極に対する各バンプの押圧状態が均一になるので、すべてのバンプに対して超音波振動を十分に作用させることができ、バンプと基板の電極との間に強い接合を実現することができる。以上より、従来のフリップチップ接合方法よりも生産性が高く、各バンプ間の高さのばらつきや基板の反りによらず、電子部品素子の電極が微小であってもバンプと基板の電極との間に良好な接合面を形成することができ、高い接続信頼性、および高品質を確保することができる。
特に、バンプとして２段バンプを用いた場合、本発明の一態様では２段バンプの押し潰し（第１印加工程）を基板の電極の表面状態に適合するように２段バンプの高さを揃えている。そのため、基板の反りやうねりに適合した状態で２段バンプと基板の電極とを接合することができる。このように、本発明の一態様により、反りやうねりに強いフリップチップ接合方法が提供される。
本発明は、上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
（まとめ）
本発明の一態様に係るフリップチップ接合方法は、電子部品素子の電極を、突起電極を介して基板の接続端子に接合させるフリップチップ接合方法であって、上記電子部品素子と上記基板との位置合わせを行う位置合わせ工程と、上記位置合わせ工程の後、上記電子部品素子の電極および上記基板の接続端子の少なくともいずれか一方を加熱しながら、上記電子部品素子の電極を、上記突起電極を介して上記基板の接続端子に接触させる接触工程と、上記接触工程の後、上記突起電極に、超音波振動を印加せずに、上記突起電極を構成するバルク材料の降伏応力以上の第１圧力を印加することによって、上記突起電極の一部を変形させる第１印加工程と、上記第１圧力の印加を低下もしくは停止する低下・停止工程と、上記低下・停止工程の後、上記突起電極に、所定の超音波振動を印加しながら、上記突起電極を構成するバルク材料の降伏応力以上の第２圧力になるまで圧力を段階的に印加する第２印加工程とを含んでいる。
上記の方法によれば、第１印加工程で突起電極を変形することにより、突起電極の高さを揃え、突起電極を各々の基板の反りに適合した高さにすることができる。すなわち、各突起電極間の高さばらつき、各々の基板の反り、基板間で反りがバラついていても、第１印加工程で直接基板に突起電極を接触させるため、各突起電極間の高さのばらつきと、基板の反りとを共に相殺して突起電極の高さを揃え、各突起電極間の高さのばらつきを抑制することができる。特に本発明の一態様では、突起電極に対して超音波振動を印加していないので、超音波振動に起因した突起電極の剛性の低下による過度の変形を回避することができる。
そして、本発明の一態様に係るフリップチップ接合方法によれば、超音波振動を突起電極に対して印加し始めた時点では、既に突起電極の先端部の一部が変形しているため、超音波振動を印加した瞬間に突起電極が急激に潰れる虞がない。結果、突起電極に対して超音波振動を印加しても、突起電極と基板の接続端子との間には十分な接触面積が確保されているため、突起電極と基板の接続端子との間で接合に寄与する新生面を効率的に生じさせることが可能になり、良好な接合面が形成される。それ故、基板の各接続端子に対する各突起電極の押圧状態が均一になるので、すべての突起電極に対して超音波振動を十分に作用させることができ、突起電極と基板の接続端子との間に強い接合を実現することができる。以上より、従来のフリップチップ接合方法よりも生産性が高く、各突起電極間の高さのばらつきや基板の反りによらず、電子部品素子の電極が微小であっても突起電極と基板の接続端子との間に良好な接合面を形成することができ、高い接続信頼性、および高品質を確保することができる。
また、本発明の一態様に係るフリップチップ接合方法においては、上記第１印加工程においては、上記第１圧力を印加することによって、上記突起電極の先端から略３分の１の長さの部分を変形させてもよい。
上記の方法によれば、突起電極の高さを十分に確保しながら、突起電極を平坦化することができる。突起電極の高さが十分に確保されているため、基板の反りの影響を受けて、電子部品素子と基板との間隙が部分的に狭くなるのを防ぐことができる。すなわち、フリップチップ接合後の封止工程において、電子部品素子と基板との間隙における封止樹脂の流動性が悪くなり、気泡が残留するといった問題を防ぐことができる。
また上記の方法により、超音波振動方向に対しての歪みが生じて突起電極が傾き、個々の突起電極間で形状が不均一となるのを防ぐことができるため、電子部品素子の電極と基板の接続端子との間の強固な接合面を形成することができる。
また、本発明の一態様に係るフリップチップ接合方法においては、上記突起電極は、第１バンプおよび当該第１バンプの上に積層された第２バンプからなる導電性の２段バンプであり、上記第１印加工程においては、上記第１圧力を印加することによって、上記第２バンプの一部を変形させてもよい。
上記の方法によれば、突起電極を２段バンプにすることにより、突起電極の高さが高くなる。そのため、第１印加工程時に第２バンプが変形する際には、２段バンプの高さを揃え、２段バンプを基板の反りに適合した高さにすることができる。すなわち、各２段バンプ間の高さにばらつきが生じていたり、基板に反りやうねりが生じたりしていても、電子部品素子における各２段バンプ間の高さのばらつきと、基板の反りやうねりとを共に相殺して２段バンプの高さを揃え、各２段バンプ間の高さのばらつきを抑制することができる。そして、第２印加工程により第２バンプが第１バンプに食い込むため、第１バンプと第２バンプとを凝着させると共に、基板の接続端子との間で良好な接合面が形成される。
また、本発明の一態様に係るフリップチップ接合方法においては、上記基板の接続端子は、上記電子部品素子の電極よりも大きく、上記第１バンプは、上記第２バンプよりも高さが低く、なおかつ、上記第２バンプよりもバンプ径が小さくてもよい。
上記の方法によれば、第２のバンプの変形が接合の主因子となり、過度に変形させない第１のバンプが、バンプの総合的な高さを確保するストッパとしての役割を果たすことができる。特に、第１バンプは電子部品素子の電極のダメージの観点から、過度な変形をさせることができないため、第２バンプが変形の主因となる。これを実現するために、第１バンプの高さを、第２バンプの高さよりも低くして、第１バンプの変形の猶予をなくす、すなわち変形させないことが好ましい。また、第２バンプが変形および接合の主因となるため、それに対向する基板の接続端子は電子部品素子の電極よりも大きいことが望ましい。
本発明の一態様に係る固体撮像装置の製造方法は、上述したいずれかのフリップチップ接合方法を含むことで実現することができる。
上記の方法によれば、固体撮像素子の電極を、突起電極を介して回路基板の接続端子に接合させる時の当接状態を均一にすると共に、良好な接合強度を得ることができる。
本発明に係るフリップチップ接合方法は、車載用、情報通信端末用、および医療用等に広く使用されている撮像装置におけるＣＣＤ（charge-coupled device）等の固体撮像素子（光電変換素子）の接合時に好適に用いることができる。
発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
１ 電子部品素子
２ バンプ
３ ツール
４ 基板
５ 電極
６ 第１バンプ
７ 第２バンプ
８ ２段バンプ
９ ステージ
１０ フリップチップ接合装置
１１ ツール駆動部
１２ ステージ駆動部
１３ 超音波振動子
１６ 制御系
本発明の一態様に係るフリップチップ接合方法は、上記の課題を解決するために、電子部品素子の電極を、突起電極を介して基板の接続端子に接合させるフリップチップ接合方法であって、上記電子部品素子と上記基板との位置合わせを行う位置合わせ工程と、上記位置合わせ工程の後、上記電子部品素子の電極および上記基板の接続端子の少なくともいずれか一方を加熱しながら、上記電子部品素子の電極を、上記突起電極を介して上記基板の接続端子に接触させる接触工程と、上記接触工程の後、上記突起電極に、超音波振動を印加せずに、上記突起電極を構成するバルク材料の降伏応力以上の第１圧力を印加することによって、上記突起電極の一部を変形させる第１印加工程と、上記第１圧力の印加を低下もしくは停止する低下・停止工程と、上記低下・停止工程の後、上記突起電極に、所定の超音波振動を印加しながら、上記突起電極を構成するバルク材料の降伏応力以上の第２圧力になるまで圧力を段階的に印加する第２印加工程とを含み、上記突起電極は、第１バンプおよび当該第１バンプの上に積層された第２バンプからなる導電性の２段バンプであり、上記第１印加工程においては、上記第１圧力を印加することによって、上記第２バンプの一部を変形させることを特徴としている。

Claims (5)

  1. 電子部品素子の電極を、突起電極を介して基板の接続端子に接合させるフリップチップ接合方法であって、
    上記電子部品素子と上記基板との位置合わせを行う位置合わせ工程と、
    上記位置合わせ工程の後、上記電子部品素子の電極および上記基板の接続端子の少なくともいずれか一方を加熱しながら、上記電子部品素子の電極を、上記突起電極を介して上記基板の接続端子に接触させる接触工程と、
    上記接触工程の後、上記突起電極に、超音波振動を印加せずに、上記突起電極を構成するバルク材料の降伏応力以上の第１圧力を印加することによって、上記突起電極の一部を変形させる第１印加工程と、
    上記第１圧力の印加を低下もしくは停止する低下・停止工程と、
    上記低下・停止工程の後、上記突起電極に、所定の超音波振動を印加しながら、上記突起電極を構成するバルク材料の降伏応力以上の第２圧力になるまで圧力を段階的に印加する第２印加工程とを含むことを特徴とするフリップチップ接合方法。
  2. 上記第１印加工程においては、上記第１圧力を印加することによって、上記突起電極の先端から略３分の１の長さの部分を変形させることを特徴とする請求項１に記載のフリップチップ接合方法。
  3. 上記突起電極は、第１バンプおよび当該第１バンプの上に積層された第２バンプからなる導電性の２段バンプであり、
    上記第１印加工程においては、上記第１圧力を印加することによって、上記第２バンプの一部を変形させることを特徴とする請求項１に記載のフリップチップ接合方法。
  4. 上記基板の接続端子は、上記電子部品素子の電極よりも大きく、
    上記第１バンプは、上記第２バンプよりも高さが低く、なおかつ、上記第２バンプよりもバンプ径が小さいことを特徴とする請求項３に記載のフリップチップ接合方法。
  5. 請求項１〜４のいずれか１項に記載のフリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法。
JP2014546902A 2012-11-16 2013-10-02 フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法 Pending JPWO2014077044A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012252542 2012-11-16
JP2012252542 2012-11-16
PCT/JP2013/076777 WO2014077044A1 (ja) 2012-11-16 2013-10-02 フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2014077044A1 true JPWO2014077044A1 (ja) 2017-01-05

Family

ID=50730965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014546902A Pending JPWO2014077044A1 (ja) 2012-11-16 2013-10-02 フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法

Country Status (5)

Country Link
US (1) US9685478B2 (ja)
JP (1) JPWO2014077044A1 (ja)
CN (1) CN104798187B (ja)
TW (1) TWI539586B (ja)
WO (1) WO2014077044A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
CN106206339B (zh) * 2016-07-12 2018-12-21 中南大学 一种微铜柱间铜铜直接热超声倒装键合方法及其装置
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
TWI801873B (zh) * 2020-06-15 2023-05-11 日商新川股份有限公司 半導體裝置的製造裝置及製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309954B1 (en) * 1997-09-16 2001-10-30 Micron Technology, Inc. Methods of forming flip chip bumps and related flip chip bump constructions
JP2008288327A (ja) * 2007-05-16 2008-11-27 Panasonic Corp 半導体装置及びその製造方法
JP2010034527A (ja) * 2008-06-27 2010-02-12 Panasonic Corp 実装構造体および実装方法
JP2011077093A (ja) * 2009-09-29 2011-04-14 Texas Instr Japan Ltd 超音波フリップチップ実装方法および超音波実装装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043354A (ja) 2000-07-28 2002-02-08 Kyocera Corp フリップチップ実装方法
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
JP3717899B2 (ja) 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4548059B2 (ja) 2004-09-16 2010-09-22 株式会社村田製作所 超音波接合方法および超音波接合装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309954B1 (en) * 1997-09-16 2001-10-30 Micron Technology, Inc. Methods of forming flip chip bumps and related flip chip bump constructions
JP2008288327A (ja) * 2007-05-16 2008-11-27 Panasonic Corp 半導体装置及びその製造方法
JP2010034527A (ja) * 2008-06-27 2010-02-12 Panasonic Corp 実装構造体および実装方法
JP2011077093A (ja) * 2009-09-29 2011-04-14 Texas Instr Japan Ltd 超音波フリップチップ実装方法および超音波実装装置

Also Published As

Publication number Publication date
US9685478B2 (en) 2017-06-20
CN104798187B (zh) 2017-07-25
WO2014077044A1 (ja) 2014-05-22
CN104798187A (zh) 2015-07-22
TW201421658A (zh) 2014-06-01
TWI539586B (zh) 2016-06-21
US20150303236A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
US6460591B1 (en) Ultrasonic bonding method and ultrasonic bonding apparatus
WO2014077044A1 (ja) フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法
JP5714195B2 (ja) 半導体装置の製造方法
JP2006324553A (ja) 半導体装置及びその製造方法
US20090001608A1 (en) Semiconductor device and wire bonding method
JP2735022B2 (ja) バンプ製造方法
JP5476891B2 (ja) 超音波フリップチップ実装方法および超音波実装装置
JP2008288327A (ja) 半導体装置及びその製造方法
JP2008066363A (ja) 非接触ｉｃ媒体およびその製造方法
JP2007141963A (ja) 基板の実装方法、及びその実装方法で実装された半導体装置
JP4041045B2 (ja) 超音波フリップチップ接合方法
JP2007266062A (ja) 半導体装置の製造方法
JP4765673B2 (ja) 電子デバイスの製造方法および電子デバイス
JP2015056426A (ja) ボンディング用ツール、ボンディング装置、および半導体装置
JP2010073747A (ja) ワイヤボンディング方法及び半導体装置
JP2002016168A (ja) 実装用基板およびそれを用いた半導体モジュール
JP2020178000A (ja) 光モジュールおよびその製造方法
JP2008085094A (ja) 半導体装置の製造方法
JP4616924B2 (ja) 半導体装置
JP4154410B2 (ja) 半導体装置の製造方法
JP4551013B2 (ja) 半導体装置の製造方法
JP2001313307A (ja) 多段構造のバンプを有するフリップチップ及びこれを用いたフリップチップアセンブリ
JP2005286049A (ja) 超音波フリップチップ接合方法および接合装置
JP2008300638A (ja) ベアチップのフリップチップ実装方法
KR20120093589A (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171003