JP2010073747A - ワイヤボンディング方法及び半導体装置 - Google Patents

ワイヤボンディング方法及び半導体装置 Download PDF

Info

Publication number
JP2010073747A
JP2010073747A JP2008236911A JP2008236911A JP2010073747A JP 2010073747 A JP2010073747 A JP 2010073747A JP 2008236911 A JP2008236911 A JP 2008236911A JP 2008236911 A JP2008236911 A JP 2008236911A JP 2010073747 A JP2010073747 A JP 2010073747A
Authority
JP
Japan
Prior art keywords
bonding
wire
capillary
conductive layer
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008236911A
Other languages
English (en)
Inventor
Seiji Ishihara
誠治 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008236911A priority Critical patent/JP2010073747A/ja
Publication of JP2010073747A publication Critical patent/JP2010073747A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】接合強度が高く、導電層との間隔がファインピッチの場合であっても、隣接するワイヤ同士の接触を防止し、小型・薄型化を実現する半導体装置及びそのワイヤボンディング方法を提供する。
【解決手段】本発明のワイヤボンディング方法は、ボンディング用ワイヤ１の先端に形成した第１ボールを第１導電層上に接合する第１工程と、この後、キャピラリー６によりボンディング用ワイヤ１ａを引き出し、キャピラリー６の先端部６ａ，６ｂが電極パッド２ａの表面に接触しないように維持し、ボンディング用ワイヤ１ａをステッチボンディング法で電極パッド２ａ上に接合する第２工程と、ボンディング用ワイヤ１ａを電極パッド２ａ上の接合部２ｂの根元部分で切断する第３工程と、ボンディング用ワイヤ１ａの先端に形成したボール５’を、ボールボンディング法で前記第３工程の切断により形成されたワイヤ切断部の上部に接合する第４工程とを備える。
【選択図】図１

Description

本発明は、小型・高密度・多ピン化に伴うファインピッチの半導体素子に対応可能なワイヤボンディング方法とその方法を使用して製造した半導体装置に関するものである。
最近の半導体パッケージ開発のトレンドである小型・大容量化、多機能化を実現するため、パッケージ内部の半導体素子とパッケージの外部端子のワイヤ結線方法にも様々な要求がある。
図８は、ターミナル４と半導体チップ２上の電極パッド２ａとをワイヤボンディングによって接続する方法を採用している。この場合、半導体チップ２の電極パッド２ａ側をボールボンド７、ターミナル４側をステッチボンド８で接続する方法を採用している。ワイヤボンディング方法は、最初に第１のボンドで電極パッド２ａ上にボールボンド７を行い、ボンディング用ワイヤ１を引き回し、次に第２のボンドでターミナル４上にステッチボンド８を行う順序である（以下、正ボンディングと称する）。
一方、図９は、ターミナル４側をボールボンド７、半導体チップ２上の電極パッド２ａ側も別のボールボンド５を介してステッチボンド８で接続する方法を採用している。ワイヤボンディング方法は、予め電極パッド２ａ上にボールボンド５があって、最初に第１のボンドでターミナル４上にボールボンド７を行い、ボンディング用ワイヤ１を引き回し、次に第２のボンドで電極パッド２ａのボールボンド５上部にステッチボンド８を行う順序である（以下、逆ボンディングと称する）。
逆ボンディングでは、正ボンディングに比べ、半導体チップ面からのボンディング用ワイヤのループ高さ（Ｈ１）を低くでき、かつ電極パッドとターミナルとの水平方向の間隔（Ｄ）を短くすることができるメリットを持つものの、半導体チップ２の電極パッド２ａ上に予めボールボンディングによるボールボンド５を形成しておく必要がある。
なぜならば、図１１（ａ）に示すように、予めボールボンディングによるボール部を形成しないで、パッド２ａ上に直接ステッチボンディングすると、ステッチボンディング中のキャピラリー押圧荷重によって、ボンディング用ワイヤ１を被接合部に接合する際に用いるキャピラリー６の本体の先端部６ａ、同６ｂが半導体チップのパッシベーション膜３の表面、または電極パッド２ａと接触してしまい、半導体チップ２にダメージを与えるので、実施が困難であるという問題点があった。
これを回避するため、逆ボンディングの場合、まず、図１０（ａ）に示すように、半導体チップ２の電極パッド２ａ上に予めボールボンディング法によりボールボンド５を形成し、次にボンディング用ワイヤ１を引きちぎる。そして、図１０（ｂ）に示すように、ターミナル４とボールボンド７を介して接合された前記ボンディング用ワイヤ１を、前記キャピラリー６のホール径の中心と前記ボールボンド５の中心とが一致するように、前記ボールボンド５の上方まで引き回す。次に、図１０（ｃ）に示すように、ステッチボンディング法により前記ボンディング用ワイヤ１を前記ボールボンド５に接合させる。その後、図１０（ｄ）に示すように、前記ボールボンド５にステッチボンド８を形成した後、前記ボンディング用ワイヤ１を引きちぎる。
このような、逆ボンディング方法によると、前記半導体チップの電極パッド２ａには予め前記ボールボンド５が形成されており、その高さ分が嵩上げされているため、ステッチボンディング中において前記キャピラリー６による押圧荷重が加えられても、前記キャピラリー６の先端部は半導体チップ２のパッシベーション膜３の表面、または電極パッド２ａ面に接触しないで、クリアランスを確保してボンディングすることが容易となる。
また、前記ボールボンド５は、緩衝材としても作用し、電極パッド部に直接ステッチボンドをする場合の電極パッドとステッチボンドとの接合強度に比べ、ボールボンド５を介してステッチボンド８を形成接合する方が接合強度を向上できる機能も奏し、信頼性も高まる。
そして、図１２は、仮接合及び本接合を経由して、ボンディング用ワイヤをボンディングパッド２ａに接合する方法を採用している。具体的には、図１２の（ａ）に示すようにボンディング用ワイヤ１をボンディングパッド２ａに仮接合した状態で、（ｂ）に示すように、基本軌跡に従ってキャピラリー６を動作制御し、ボンディングパッド２ａ上でボンディング用ワイヤ１を屈曲させて第２のボンド５（図１２（ｃ））を形成してから、ボンディング用ワイヤ１の屈曲部をボンディングパッド２ａに本接合する。ここで、前記基本軌跡とは、具体的に、仮接合の後に、前記キャピラリー６を上方に移動させ、その後前記キャピラリー６を側方に移動させ、更に前記キャピラリー６を一旦下降させた後に上方に移動させ、その後に再び前記キャピラリー６下降させる動作を指す。そして、（ｃ）に示すように、クランパ６ｃなどでボンディング用ワイヤ１をクランプしてカットすることにより、半導体チップ２へのボンディング用ワイヤ１の接合を完成する。このような方法によると、第２のボンド５が、仮接合と本接合の２段階の接合により行われるので、第２のボンド５の接合の安定性が向上する。
特開平０４−１０７８３５（１９９２年４月９日公開） 特開平０４−２９４５５２（１９９２年１０月１９日公開） 特開平１０−３３５３６８（１９９８年１２月１８日公開） 特許第３７６２４７５（１９９６年１２月２４日公開） 特開２００２−２８０４１４（２００２年９月２７日公開）
しかしながら、図１０（ａ）に示すように、前記ボールボンド５には、前記ボンディング用ワイヤ１がキャピラリー６のホール径（ＨＤ）およびチャンファー径（ＣＤ）に入り込まれることによるボール突起、前記ボンディング用ワイヤ１を引きちぎることによるワイヤ突起５ａが形成され、前記ワイヤ突起５ａの切断面に凹凸が形成される。そのため、図１０（ｄ）に示すように、前記ボンディング用ワイヤ１を前記ボールボンド５の上面にステッチボンド８で接合する際、前記キャピラリー６から繰り出された前記ボンディング用ワイヤ１の中心位置が、前記ボールボンド５上面の接合位置の前記ボール突起や前記ワイヤ突起５ａによってずれてしまう。
半導体チップ２上の隣接する電極パッド２ａの配置間隔がそれほど狭くない半導体チップに対しては問題にはならないが、近年の小型・高密度化に伴って電極パッドの間隔のファインピッチ化に対応した半導体チップ２においては、図１１（ｂ）に示すように、ターミナル４と電極パッド２ａとを接続するボンディング用ワイヤ１の中心が、ターミナル４上のボールボンド７中心と電極パッド２ａ中心とを結ぶ直線に対し、左右のどちらかに曲がってしまうと、隣接するワイヤ同士が接触するという問題がある。したがって、ターミナル４と電極パッド２ａとの距離（ワイヤ長）が長くなればなるほど、ボンディング用ワイヤの曲がり量が大きくなり、隣接するワイヤ同士が接触する危険性もさらに高くなるという問題も発生する。
なお、図１２に示す方法を採用すると、ボンディング用ワイヤ１を繰り返して湾曲または屈曲しなければならないので、工程上時間がかかり、さらに、仮接合されたステッチボンドの上面は、ボンディング用ワイヤ１を屈曲または湾曲して潰している構造であって、ボールボンドの構造と比べ、接合強度が弱い問題がある。
また、図１２に示す方法において、仮接合後ボンディングワイヤ１を屈曲または湾曲させて、再びキャピラリー６を下降させて本接合に至る接合は、キャピラリー６で押しつぶされて平面的な面積が広くなってしまい、その特性上ファインパッドピッチのような電極パッド幅が狭いものに対しては対応できない問題もある。
本発明は、上記問題を解決するためになされたもので、接合強度が高く、半導体チップ上の電極パッドの間隔がファインピッチの場合であっても、隣接するワイヤ同士の接触を防止し、小型・薄型化を実現する半導体装置とそのワイヤボンディング方法を提供することを目的とする。
上記課題を解決するために、本発明に係るワイヤボンディング方法は、第１導電層と第２導電層とをボンディング用ワイヤにて接続する半導体装置のワイヤボンディング方法であって、前記ボンディング用ワイヤの先端に形成した第１ボールを、第１導電層上に接合する第１工程と、前記第１工程後、キャピラリーにより前記ボンディング用ワイヤを引き出し、前記キャピラリーの先端部が前記第２導電層の表面に接触しないように維持し、前記ボンディング用ワイヤをステッチボンディング法により前記第２導電層上に接合する第２工程と、前記ボンディング用ワイヤを前記第２導電層上の接続部の根元部分で切断する第３工程と、前記ボンディング用ワイヤの先端に形成した第２ボールを、前記第３工程の切断により形成されたワイヤ切断部の上部に接合する第４工程とを備えることを特徴とする。
これによれば、前記ボンディング用ワイヤを前記第２導電層上の接続部の根元部分で切断した後に前記ボンディング用ワイヤにボールを形成して接合するので、第２導電層とボンディング用ワイヤとの接合強度を向上させ、接続信頼性を確保することができる。また、ステッチボンドを半導体チップ上の電極パッド上の平坦な面に仮接合してなされるため、前記ボンディング用ワイヤのボンド位置ずれは生じることはなく、電極パッドの間隔がファインピッチになっても、ワイヤ長が長くなっても、ワイヤは曲がることがないので、隣接するワイヤ同士で接触することなく、接続することができる。
また、上記方法において、ステッチボンディング法による仮接合は、キャピラリーが通常のステッチボンドの数割の印加エネルギーに抑制されており、前記ステッチボンディング法による接合部分（ステッチボンド）の平面的な面積も狭い。さらに、仮接合されたステッチボンドへの第２ボールの接合（ボールボンド）は、円形形状でその接合面積も小さいため、その特性上ファインパッドピッチのボンディングに対応できる。
また、キャピラリーの先端部が導電層の表面に接触しないので、導電層の表面にダメージを与えない。
そして、前記第３工程において、前記キャピラリーを上昇させ、クランパで前記ボンディング用ワイヤを挟み固定してから、前記キャピラリーを上方に引き上げることにより、前記ボンディング用ワイヤを切断する。これによれば、前記ボンディング用ワイヤを容易に切断することができる。
また、前記第３工程において、前記キャピラリーを水平方向に５〜１０μｍ程度動かし、その後、上方に引き上げることにより、前記ボンディング用ワイヤを切断することが好ましい。これによれば、ステッチボンドの仮接合では、接合面に対して水平方向に物理的な力が加わるため、導電層とボンディング用ワイヤとの擦れ作用を高め、ステッチボンドで仮接合の維持をより確実にすることができる。
上記課題を解決するために、本発明に係る半導体装置は、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層を接続するためのボンディング用ワイヤとを備え、前記第１導電層と前記ボンディング用ワイヤとを接続する第１接合部をボールボンディング法により形成し、前記第２導電層と前記ボンディング用ワイヤとを接続する第２接合部をステッチボンディング法により形成してからその根元部分で切断し、前記第２接合部の上に前記ボンディング用ワイヤをボールボンディング法により接合してなることを特徴とする。
これによれば、前記第１導電層と前記ボンディング用ワイヤとをボールボンディング法により接合し、前記第２導電層と前記ボンディング用ワイヤとをステッチボンディング法により接合した後、接合された部分の根元を切断し、根元で切断された接合部にボールボンディング法により前記ボンディング用ワイヤを接合したので、ボンド位置ずれが生じらなく、前記第２導電層とボンディング用ワイヤとの接合強度を向上させ、接続信頼性を確保することができる。
本発明に係るワイヤボンディング方法および半導体装置は、以上のように、ボンディング用ワイヤを導電層上の接続部の根元部分で切断した後に前記ボンディング用ワイヤにボールを形成してさらに接合するので、第２導電層とボンディング用ワイヤとの接合強度を向上させ、接続信頼性を確保することができる。また、導電層上のステッチボンドが平坦な面に仮接合してなされるため、電極パッドの間隔がファインピッチになっても、ワイヤ長が長くなっても、ワイヤは曲がることがないので、隣接するワイヤ同士で接触することなく、接続することができる。ステッチボンドの仮接合は、ボンディングキャピラリーの先端が半導体チップ表面または電極パッド面に接触しないようにすることで、ボンディングキャピラリーの押圧力が直接印加されるのを防ぐことができる。
以下、図１〜７に基づいて、本発明の好適な実施形態について、詳細に説明する。
（実施例１）
図２は、本発明の第１の実施形態における半導体装置の部分断面図である。図２に示すように、ターミナル４と半導体チップ２上の電極パッド２ａとは、ボールボンド７、ボンディング用ワイヤ１およびボールボンド５を介して接続される。半導体チップ２の最 上層表面は、絶縁のためパッシベーション膜３を形成し、パッシベーション膜３を部分開口して電極パッド２ａを形成している。
図１は、本発明に係る半導体装置の製造工程を説明するための断面図である。すなわち、図１（ａ）〜（ｆ）は、ワイヤボンディング方法を説明するための断面図であり、ターミナル４からボールボンド７を介して、引き回したボンディング用ワイヤ１をキャピラリー６で電極パッド２ａ上に接合する様子を工程順に表わした拡大図である。なお、ターミナル４へのボールボンド７は、周知の手法で実施しているものとする。キャピラリー６は、ワイヤボンディング工程に用いるツールであり、円筒形の中心に設けた貫通孔にボンディング用ワイヤ１を通し、キャピラリー６を任意方向に動作制御し、被接続部にボンディング用ワイヤ１を接続するものである。
図１（ａ）は、電極パッド２ａ上にステッチボンドで接合部２ｂを仮接合している工程の断面図である。キャピラリー６の先端部６ｂを電極パッド２ａ上のボンディング位置まで移動させて、電極パッド２ａ上にキャピラリー６の先端部６ｂでボンディング用ワイヤ１（以下、分かりやすくするために、キャピラリー６の中心に設けた貫通孔を通す部分のボンディング用ワイヤをワイヤ１ａと、ターミナル４と接続する部分のボンディング用ワイヤをワイヤ１と称する）を押圧して、ワイヤ１ａと電極パッド２ａとを接合させる。このとき、例えば半導体チップ２を１２０〜２７０℃程度に加熱し、キャピラリー６に超音波振動を印加する手法、つまり、熱と荷重に加えて超音波を併用することによりボンディングする一般的な超音波併用熱圧着ワイヤボンディング手法を用いる。この場合、キャピラリー６は、通常のステッチボンドの数割の印加エネルギーに抑制することによって、キャピラリー６の先端部６ｂと半導体チップ２に形成したパッシベーション膜３とが接触しないように動作制御する。これで、ステッチボンディング法によるワイヤ１ａと電極パッド２ａとの仮接合を完成する。
上記のように、ワイヤ１ａを、電極パッド２ａ上にステッチボンディング法により仮接合し、図１（ｂ）の矢印の方向にキャピラリー６を上昇させると、キャピラリー６の先端部６ｂと仮接合された接合部２ｂとが離れる状態となる。このとき、ワイヤ１ａのキャピラリー６の先端で押圧された部位は、平面的に押し潰された状態になる。上記のように、通常のステッチボンドの数割の印加エネルギーに抑制しているので、押し潰される面積は、通常のステッチボンドの平面的な面積に比べて少ないものとなる。
次に、図１（ｃ）に示すように、キャピラリー６の上部にあるクランパ（図示せず）で、ワイヤ１ａを挟み固定し、キャピラリー６を矢印の方向にさらに引き上げることにより、ワイヤ１を、ステッチボンドで仮接合を維持したままで、ステッチボンド部の根元部分で切断される。
次に、図１（ｄ）に示すように、スパーク電極（図示せず）とキャピラリー６の貫通孔から繰り出されたワイヤ１ａとでスパーク放電を起こすと、キャピラリー６の下方部でボール５'を形成する。
次に、図１（ｅ）に示すように、キャピラリー６を矢印のように下方に移動させ、前記ボール５'を、電極パッド２ａ上に形成したステッチボンド上部にボールボンディング法により本接合する。このとき、本接合は、一般的な超音波併用熱圧着ワイヤボンディング手法により、電極パッド２ａ上にステッチボンドを介してボールボンド５を形成し、電極パッド２ａとワイヤ１の接合をする。これにより、ボンディング用ワイヤ１と電極パッド２ａとの接合を確実にする。
次に、図１（ｆ）に示すように、キャピラリー６の上部にあるクランパ（図示せず）で、ワイヤ１ａを挟み引くようにすると、ワイヤ１ａは、ボールボンド５の根元部分で切断される。これにより、ワイヤ１に対するボンディング工程が終了し、図２に示す構造が得られる。
以上のようなワイヤボンディング方法によれば、キャピラリー６の先端部６ａが半導体チップ２上に形成したパッシベーション膜３に接触しないので、電極パッド２ａ上に仮接合のステッチボンドが可能となり、キャピラリー６の上下動作による衝撃が、直接半導体チップ２にダメージを与えなることはない。また、仮接合のステッチボンド上部に、再度ボールボンド５を本接合でボンディングを行うことによって、ワイヤ１と電極パッド２ａとの接合安定性も向上することができる。また、平坦な電極パッド２ａの面にステッチボンドを行うので、ワイヤ１ａのボンド位置中心がずれることがない。従って、ワイヤ１は曲がったりせず、ターミナル４と電極パッド２ａとのワイヤ直進性が高まり、電極パッド２ａの間隔がファインピッチになっても、隣接するワイヤ同士で接触することはない。
また、従来の正ボンディングに対する逆ボンディングのメリットは、そのまま踏襲されているため、半導体チップ上のボンディング用ワイヤ高さを低くすることができ、電極パッドとターミナル間のボンディング用ワイヤ長も短くすることができる。
（実施例２）
図３は、本発明の第２の実施形態における半導体装置の部分断面図であり、第２の実施形態のステッチボンドで仮接合後からボンディング用ワイヤを切断する工程の他の実施形態を説明するための図である。つまり、第１の実施形態の製造工程の図１（ａ）〜（ｃ）の変形例を表わすものである。上記の第１の実施形態は、キャピラリー６の上部にあるクランパ（図示せず）で、ワイヤ１ａを挟み固定し、キャピラリー６を上方に引き上げてボンディング用ワイヤの切断を行うことである。第２の実施形態では、キャピラリー６を仮接合点から、ターミナル４（図２を参照）から電極パッド２ａに向けた水平方向に５〜１０μｍ程度動かした後、キャピラリー６を上方に引き上げてボンディング用ワイヤ１ａの切断を行う。つまり、キャピラリー６の中心がＬ１からＬ２まで水平方向にずれることになる。この結果、ステッチボンドの仮接合された接合部２ｂでは、接合面に対して水平方向に物理的な力が加わるため、電極パッド２ａとワイヤ１（１ａ）との擦れ作用が高まり、ワイヤ１（１ａ）はステッチボンドで仮接合の維持をより確実にすることができ、ステッチボンド部の根元部分でワイヤ延性により切断しやすくする効果がある。また、ワイヤループ形成の延伸効果の作用もあるため、ワイヤ１のループ形成の直進性を向上し、ループの安定化を図ることができる。図３（ｃ）以降の工程については、第１の実施形態を説明するための図１（ｄ）〜（ｆ）に示す製造工程と同様である。
（実施例３）
図４は、本発明の第３の実施形態における半導体装置の部分断面図である。図４に示すように、電極パッド２ａを形成した半導体チップ２と、電極パッド２ａ’を形成した半導体チップ２’とを、ワイヤ１で接続する場合においても、本発明の適用が可能である。この場合、実施例１に示すターミナル４に対応するものが、本実施例においては半導体チップ２’上に形成した電極パッド２ａ’とするものである。
半導体チップ２上の電極パッド２ａへのボンディング用ワイヤ接合方法は、実施例１又は実施例２と同様である。
本実施例の場合も、実施例１又は実施例２の場合と同様に、キャピラリー６の先端が半導体チップ２上に形成したパッシベーション膜３に接触しないので、電極パッド２ａ上に仮接合のステッチボンドが可能となり、キャピラリー６の上下動作による衝撃が、直接半導体チップ２にダメージを与えることはない。また、仮接合のステッチボンド上部に、再度ボールボンド５を本接合でボンディングを行うことによって、ワイヤ１と電極パッド２ａとの接合安定性も向上することができる。また、平坦な電極パッド２ａの面にステッチボンドを行うので、ワイヤ１のボンド位置中心がずれることはない。従って、ワイヤ１は曲がったりしないので、電極パッド２ａと電極パッド２ａ’とのワイヤ直進性が高まり、電極パッド２ａの間隔がファインピッチになっても、隣接するワイヤ同士で接触することはない。
（実施例４）
次に、図５〜７を用いて本発明の第４の実施形態について説明する。図５は、小型・薄型の半導体装置を示し、図６は、複数の半導体チップを積層した小型・大容量の半導体装置を示し、図７は、複数の半導体チップを平面的に並べた薄型・大容量の半導体装置の一例を示している。
近年、小型・高密度・多ピン化に伴い、半導体チップ上の電極パッドの配置は、ファインパッドピッチ化が進んでいる。
図５に示された小型・薄型の半導体装置は、基材と配線パターンと絶縁層で構成された配線基板１０８と、配線基板１０８上に搭載した半導体チップ１０２と、封止樹脂１０６と、外部電極１０７とを備える。封止樹脂１０６は、ボンディング用ワイヤ１０１と、半導体チップ１０２と、ターミナル１０４とを覆い保護している。
図６に示された半導体装置は、配線基板１０８上に第１の半導体チップ１０２と第２の半導体チップ１０２’とを周知の手法により積層して搭載し、小型・大容量を実現するものである。第１の半導体チップ１０２の逆ボンディングのボンディング用ワイヤ１０１は、第２の半導体チップ１０２’の正ボンディングのボンディング用ワイヤ１０１’を跨るように接続しているため、必然的に高段差でかつロングループのボンディング用ワイヤによる接続が要求される。
図７に示された半導体装置は、配線基板１０８上に第１の半導体チップ１０２と第２の半導体チップ１０２’とを周知の手法により平面的に搭載し、薄型・大容量を実現するものである。第１の半導体チップ１０２上の電極パッド１０２ａと、第２の半導体チップ１０２’上の電極パッド１０２’ａとの間のボンディング用ワイヤ接続を、逆ボンディングによって形成している。この結果、一旦、ターミナルを介してそれぞれの第１と第２の半導体チップ上の電極パッドに接続するものに比べて、第１と第２の半導体チップの電極パッドを直接ボンディング用ワイヤで接続することができるので、半導体チップの間隔を狭くすることができ、半導体装置の小型化を実現することができる。
上記のような種々の半導体装置に本発明のワイヤボンディング方法を適用することができる。その結果、キャピラリーの先端が半導体チップ上に形成したパッシベーション膜に接触しないで、電極パッド上に仮接合のステッチボンドが可能となり、キャピラリーの上下動作による衝撃が、直接半導体チップにダメージを与えることはない。
また、仮接合のステッチボンド上部に、ボールボンドを、再度本接合でボンディングすることによって、ボンディング用ワイヤと電極パッドとの接合安定性も向上することができる。また、平坦な電極パッドの面にステッチボンドを行うので、ボンディング用ワイヤの中心位置がずれることはない。従って、ボンディング用ワイヤは曲がったりせず、ワイヤループ直進性が高まり、電極パッドの間隔がファインピッチになっても、ボンディング用ワイヤが高段差でかつロングループ化になっても、隣接するワイヤ同士で接触することはない。
以上のように本発明の実施形態について説明したが、本発明は上記実施形態に限定されなく、本発明の範囲は特許請求の範囲によって示され、特許請求の範囲での各種半導体装置の構造に適した実施形態についても本発明の技術的範囲に含まれる。
本発明に係るワイヤボンディング方法は、ボンディング用ワイヤを曲げることがないので、隣接するワイヤ同士で接触することなく、ステッチボンドの仮接合は、ボンディングキャピラリーの先端が、例えば半導体チップ表面または電極パッド面に接触しないので、ボンディングキャピラリーの押圧力が直接印加されるのを防ぐことができる。また、ステッチボンド仮接合後、ステッチボンド上部に再度ボールボンディングにより接合するので、導電層とボンディング用ワイヤとの接合強度も向上し、接続信頼性も確保することができて、半導体装置のワイヤボンディングに適用できる。
（ａ）〜（ｆ）は、本発明の第１の実施形態に係る半導体装置の製造工程を説明するための断面図である。 本発明の第１の実施形態に係る半導体装置の部分断面図である。 （ａ）〜（ｃ）は、本発明の第２の実施形態における半導体装置の部分断面図である。 本発明の第３の実施形態における半導体装置の部分断面図である。 本発明係るワイヤボンディング方法を用いた小型・薄型の半導体装置を示す図である。 本発明係るワイヤボンディング方法を用いた複数の半導体チップを積層した小型・大容量の半導体装置を示す図である。 本発明係るワイヤボンディング方法を用い複数の半導体チップを平面的に並べた薄型・大容量の半導体装置を示す図である。 従来技術のワイヤボンディング方法による正ボンディング状態を示す図である。 従来技術のワイヤボンディング方法による逆ボンディング状態を示す図である。 （ａ）〜（ｄ）は、従来技術のワイヤボンディング方法の製造工程を説明するための断面図である。 （ａ）、（ｂ）は、従来技術のワイヤボンディング方法に存在する問題点を示すための上面図、断面図である。 （ａ）〜（ｃ）は、従来技術の他のワイヤボンディング方法の製造工程を説明するための断面図である。
符号の説明
１、１ａ、１０１、１０１’ ボンディング用ワイヤ
２、２’、１０２、１０２’ 半導体チップ
２ａ、２ａ’、１０２ａ、１０２’ａ 電極パッド（第２導電層）
２ｂ 接合部
３、３’、１０３、１０３’ パッシベーション膜
４、１０４ ターミナル（第１導電層）
５、７ ボールボンド
５’ ボール
６ キャピラリー
６ａ、６ｂ 先端部
６ｃ クランパ
８ ステッチボンド
１０５ 半導体チップ搭載部
１０６ 封止樹脂
１０７ 外部電極
１０８ 配線基板

Claims (5)

  1. 第１導電層と第２導電層とをボンディング用ワイヤにて接続する半導体装置のワイヤボンディング方法であって、
    前記ボンディング用ワイヤの先端に形成した第１ボールを前記第１導電層の上に接合する第１工程と、
    前記第１工程が完了後、キャピラリーにより前記ボンディング用ワイヤを引き出し、前記キャピラリーの先端部が前記第２導電層の表面に接触しないように維持し、前記ボンディング用ワイヤをステッチボンディング法により前記第２導電層の上に接合する第２工程と、
    前記ボンディング用ワイヤを前記第２導電層の上の接続部の根元部分で切断する第３工程と、
    前記ボンディング用ワイヤの切断された側の先端に形成した第２ボールを、前記第３工程の切断により形成されたワイヤ切断部の上部に接合する第４工程と、を備えることを特徴とするワイヤボンディング方法。
  2. 前記第３工程において、前記キャピラリーを上昇させ、クランパで前記ボンディング用ワイヤを挟み固定し、再度、前記キャピラリーを上方に引き上げることにより、前記ボンディング用ワイヤを切断することを特徴とする請求項１記載のワイヤボンディング方法。
  3. 前記第３工程において、前記キャピラリーを水平方向に５〜１０μｍ程度動かし、その後、上方に引き上げることにより、前記ボンディング用ワイヤを切断することを特徴とする請求項１記載のワイヤボンディング方法。
  4. 前記第２工程において、超音波併用熱圧着のワイヤボンディング手法を用いて接合を行なうことを特徴とする請求項１〜３いずれか一項に記載のワイヤボンディング方法。
  5. 第１導電層と、第２導電層と、前記第１導電層と前記第２導電層を接続するためのボンディング用ワイヤとを備える半導体装置であって、
    前記第１導電層と前記ボンディング用ワイヤとを接続する第１接合部をボールボンディング法により形成し、
    前記第２導電層と前記ボンディング用ワイヤとを接続する第２接合部をステッチボンディング法により形成してからその根元部分で切断し、
    前記第２接合部の上に前記ボンディング用ワイヤをボールボンディング法により接合してなることを特徴とする半導体装置。
JP2008236911A 2008-09-16 2008-09-16 ワイヤボンディング方法及び半導体装置 Pending JP2010073747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008236911A JP2010073747A (ja) 2008-09-16 2008-09-16 ワイヤボンディング方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008236911A JP2010073747A (ja) 2008-09-16 2008-09-16 ワイヤボンディング方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2010073747A true JP2010073747A (ja) 2010-04-02

Family

ID=42205295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008236911A Pending JP2010073747A (ja) 2008-09-16 2008-09-16 ワイヤボンディング方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2010073747A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120778A (ja) * 2012-12-14 2014-06-30 Lg Innotek Co Ltd 発光素子パッケージ
US20220199571A1 (en) * 2020-12-23 2022-06-23 Skyworks Solutions, Inc. Apparatus and methods for tool mark free stitch bonding

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120778A (ja) * 2012-12-14 2014-06-30 Lg Innotek Co Ltd 発光素子パッケージ
US20220199571A1 (en) * 2020-12-23 2022-06-23 Skyworks Solutions, Inc. Apparatus and methods for tool mark free stitch bonding
GB2604433A (en) * 2020-12-23 2022-09-07 Skyworks Solutions Inc Apparatus and methods for tool mark free stitch bonding
GB2604433B (en) * 2020-12-23 2023-05-03 Skyworks Solutions Inc Apparatus and methods for tool mark free stitch bonding
GB2615441A (en) * 2020-12-23 2023-08-09 Skyworks Solutions Inc Apparatus and methods for tool mark free stitch bonding

Similar Documents

Publication Publication Date Title
JP3935370B2 (ja) バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4823089B2 (ja) 積層型半導体装置の製造方法
JP2008034567A (ja) 半導体装置及びその製造方法
JP3584930B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006324553A (ja) 半導体装置及びその製造方法
JP2006278407A (ja) 半導体装置の製造方法
KR20150046161A (ko) 반도체 장치의 제조 방법
KR100604840B1 (ko) 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
JP5295146B2 (ja) 電力用半導体装置およびその製造方法
JP2005159267A (ja) 半導体装置及びワイヤボンディング方法
JP4612550B2 (ja) パワーデバイス用ボンディングリボンおよびこれを用いたボンディング方法
CN100464418C (zh) 半导体装置及其制造方法
JP4642047B2 (ja) 半導体装置
JPWO2014077044A1 (ja) フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法
JP5164490B2 (ja) 半導体装置及びその製造方法
JP2009038375A (ja) 半導体パッケージ装置及びその製造方法
US20100048017A1 (en) Bonded structure and bonding method
JP2010073747A (ja) ワイヤボンディング方法及び半導体装置
JP2007150144A (ja) 半導体装置およびその製造方法
JP4216295B2 (ja) バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
JP3965354B2 (ja) 素子パッケージ及びその製造方法
JP4369401B2 (ja) ワイヤボンディング方法
US8110907B2 (en) Semiconductor device including first substrate having plurality of wires and a plurality of first electrodes and a second substrate including a semiconductor chip being mounted thereon, and second electrodes connected with first electrodes of first substrate
JP2007266062A (ja) 半導体装置の製造方法
JP5048990B2 (ja) 半導体装置及びその製造方法