JP2009038375A - 半導体パッケージ装置及びその製造方法 - Google Patents

半導体パッケージ装置及びその製造方法 Download PDF

Info

Publication number
JP2009038375A
JP2009038375A JP2008196736A JP2008196736A JP2009038375A JP 2009038375 A JP2009038375 A JP 2009038375A JP 2008196736 A JP2008196736 A JP 2008196736A JP 2008196736 A JP2008196736 A JP 2008196736A JP 2009038375 A JP2009038375 A JP 2009038375A
Authority
JP
Japan
Prior art keywords
lead
semiconductor package
substrate
package device
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008196736A
Other languages
English (en)
Inventor
Dong-Kil Shin
東吉 申
Sangook Park
相▲ウク▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009038375A publication Critical patent/JP2009038375A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体パッケージ装置及びその製造方法を提供する。
【解決手段】活性面と非活性面とを有し、包装部によって保護される半導体チップと、半導体チップを搭載する基板と、その先端部が半導体チップの活性面と電気的に連結され、その後端部が基板まで延びるリードと、リードと基板とが電気的に相互連結されるように、リード後端部の終端面と基板との間に接合される接合材と、を備えてなり、リード後端部の終端面を含む一部を、基板面に対して起立させることを特徴とする半導体パッケージ装置である。これにより、接合部の電気的連結に対する信頼性を向上させ、表面実装時にソルダの湿潤性を改善し、同一規格の半導体パッケージ装置の多層化を容易にし、装置の占めるフットプリントを減らして高密度実装を可能にし、接合材（ソルダ）形状の制御を通じてリードの接合力や接合材の所要量を最適化しうる。
【選択図】図１

Description

本発明は、半導体パッケージ装置及びその製造方法に係り、さらに詳細には、接合に対する信頼性を向上させる半導体パッケージ装置及びその製造方法に関する。
一般的に、微細回路が設計された半導体チップを実電子機器に実装して使用できるようにするため、プラスチック樹脂やセラミックなどの封止材を用いて封止するパッケージング工程は、半導体及び電子機器の最終製品化のための非常に重要な工程である。
このようなパッケージング工程を通じて製作される半導体パッケージ装置は、外部環境から内部の半導体チップを保護し、内部の半導体チップと機器部品との電気的な連結を可能にし、半導体チップの動作時に発生する熱を円滑に放出して、半導体チップの熱的、電気的性能に対する信頼性を確保せねばならない。
前記問題点を解決するための本発明の目的は、半導体チップの動作によるサーマルサイクリング環境下で接合部の電気的連結に対する信頼性を向上させ、表面実装時にソルダの湿潤性を改善し、同一規格の半導体パッケージ装置の多層化を容易にし、装置の占めるフットプリントを減らして高密度実装を可能にする半導体パッケージ装置及びその製造方法を提供することである。
前記目的を達成するための本発明の半導体パッケージ装置は、活性面と非活性面とを有し、包装部によって保護される半導体チップと、前記半導体チップを搭載する基板と、その先端部が前記半導体チップの活性面と電気的に連結され、その後端部が前記基板まで延びるリードと、前記リードと前記基板とが電気的に相互連結されるように、前記リード後端部の終端面と基板との間に接合される接合材と、を備えてなり、前記リード後端部の終端面を含む一部が前記基板面に対して起立していることを特徴とする。
また、本発明によれば、前記リードは、その先端部の一部が外部に露出されるほど折り返されて前記基板に実装される露出型リードフレームパッケージ型であることが可能である。
また、本発明によれば、前記半導体チップの載置されたダイパッドの一面が前記包装部の上方に露出され、前記半導体チップは、その活性面が前記基板と対向するように前記ダイパッドに設置されることが可能である。
また、本発明によれば、前記半導体チップは、複数のチップが多層に積層される積層構造であることが可能である。
また、本発明によれば、前記半導体チップは、ワイヤによって前記リードと電気的に連結されることが可能である。
また、本発明によれば、前記包装部は、前記半導体チップの一側とワイヤとを取り囲む形状に形成される樹脂材質の封止材であることが望ましい。
また、本発明によれば、前記リードの後端部は、本発明の複数の半導体パッケージ装置を重畳させて相互積層させるとき、上層半導体パッケージ装置のリード後端部が下層半導体パッケージ装置のリード後端部と相互干渉されず、接合されるように積層傾斜角が形成されることが可能である。
また、本発明によれば、前記リードの後端部は、本発明の複数の半導体パッケージ装置を重畳させて相互積層させるとき、上層半導体パッケージ装置のリード後端部が下層半導体パッケージ装置のリード後端部と相互干渉されず、接合されるように折曲られた積層段差が形成されることが可能である。
また、本発明によれば、本発明の複数の半導体パッケージ装置をＮ層に重畳させて相互積層させるとき、上層半導体パッケージ装置のリード接合部と下層半導体パッケージ装置のリード接合部とが電気的に相互連結されるように、前記上層半導体パッケージ装置のリード接合部と下層半導体パッケージ装置のリード接合部との間に接合される層間接合材をさらに含んでなることが可能である。
また、本発明によれば、前記接合材は、下面が前記基板の回路層に接触されるように平らであり、上面が前記リードの接合部を覆い包むように上方に突出した、全体的にその断面が上にやや長い半楕円形であることが可能である。
また、本発明によれば、前記接合材の断面左右形状は、前記リードの後端部の一面がソルダレジストの除去によって露出された回路層の位置によって、接合材の一部が前記リードの一面に他の背面より多く接合されることが可能である。
また、本発明によれば、前記リードの接合部は、接合性を向上させるように表面処理部が形成されることが可能である。
また、本発明によれば、前記表面処理部は、ゴールドコーティングされてなることが可能である。
また、本発明によれば、前記表面処理部は、凹凸加工処理されてなることが可能である。
また、本発明によれば、前記接合材の断面高さは、前記接合部の表面処理部の長さによって決定されることが可能である。
また、本発明によれば、前記リードの後端部は、前記リードの柔軟性を増大させて前記接合材に伝えられる衝撃やストレスを緩和できるように、その厚さまたは幅を縮小させた柔軟部が形成されることが可能である。
また、本発明によれば、前記リードの後端部は、所定角度で折曲られる少なくとも一つの折曲部が形成されることが可能である。
また、本発明によれば、前記リードの後端部は、その厚さまたは幅を補強する補強部が形成されることが可能である。
また、本発明によれば、前記基板に形成された回路層は、前記リードの接合部と噛み合うように対応する対応部が形成されることが可能である。
一方、前記目的を達成するための本発明の半導体パッケージ装置の製造方法は、活性面と非活性面とを有し、包装部によって保護される半導体チップを備える工程と、前記半導体チップを基板に搭載する工程と、前記基板上に接合材を備える工程と、その先端部が前記半導体チップの活性面と電気的に相互連結され、その後端部が前記基板まで延びるリードを備える工程と、前記リードと前記基板とが電気的に相互連結されるように、前記リードと基板との間に接合材を接合し、前記接合材と電気的に連結される前記リードの終端面を含む一部を、前記基板面に対して起立させる工程と、前記リードを基準にソルダレジストの除去によって露出された前記基板の回路層の相対的位置を調整して前記接合材の断面左右形状を決定する工程と、を含んでなることを特徴とする。
一方、前記目的を達成するための本発明の半導体パッケージ装置の製造方法は、活性面と非活性面とを有し、包装部によって保護される半導体チップを備える工程と、前記半導体チップを基板に搭載する工程と、前記基板上に接合材を備える工程と、その先端部が前記半導体チップの活性面と電気的に相互連結され、その後端部が前記基板まで延びるリードを備える工程と、前記リードと前記基板とが電気的に相互連結されるように、前記リードと基板との間に接合材を接合し、前記接合材と電気的に連結される前記リードの終端面を含む一部を、前記基板面に対して起立させる工程と、前記リードの接合部は、接合性を向上させるように表面処理され、前記接合部の表面処理された長さを調整して前記接合材の断面高さを決定する工程と、を含んでなることを特徴とする。
本発明の半導体パッケージ装置及びその製造方法によれば、サーマルサイクリング環境下における接合部の電気的連結に対する信頼性を向上させ、表面実装時にソルダの湿潤性を改善し、同一規格の半導体パッケージ装置の多層化を容易にし、装置の占めるフットプリントを減らして高密度実装を可能にし、接合材（ソルダ）形状の制御を通じてリードの接合力や接合材の所要量を最適化しうる。
以下、本発明の望ましい多様な実施形態による半導体パッケージ装置及びその製造方法を図面を参照して詳細に説明する。
まず、図１に示したように、本発明の望ましい一実施形態による半導体パッケージ装置１０は、包装部１によって保護される半導体チップ２と、前記半導体チップ２を搭載する基板３と、リード７及び接合材８を備えてなる構成である。
ここで、前記リード７は、図２に示したように、その先端部４が前記半導体チップ２と電気的に相互連結され、その後端部５が前記基板まで延び、前記後端部５の終端面を含む一部、すなわち、前記接合材８によって接合される後端部５の接合部６が前記基板３の面に対して起立している１字状に形成される。
また、図１に示したように、前記リード７は、その先端部４が外部に露出されるほど折り返されて前記基板３に実装される露出型リードフレームパッケージ型であることが望ましい。
このような前記露出型リードフレームパッケージ型に製作される本発明の半導体パッケージ装置１０は、図１に示したように、前記半導体チップ２が載置されたダイパッド９の一面が前記包装部１の上方に露出される。
ここで、前記半導体チップは、活性面と非活性面とを有するものであって、その活性面が前記基板３と対向するように前記ダイパッド９に設置される。
また、前記接合材８は、前記基板３と前記リード７の接合部６とが電気的に相互連結されるように、前記基板３と前記リード７の接合部６との間に接合されるものであって、電気的な連結及び堅固な固定が可能なハンダや金、銅、銀、アルミニウムなどその他の多様な材質の溶接材が適用される。
また、前記半導体チップ２は、複数のチップが多層に積層される積層構造であることが可能であり、ワイヤ９１など多様な信号伝達装置を通じて前記リード７と電気的に連結されることが可能である。
また、前記包装部１には、前記半導体チップ２の一側とワイヤ９１とを覆い包む形状に形成される樹脂材質の封止材やセラミックが適用されることが可能である。
したがって、本発明の望ましい一実施形態による半導体パッケージ装置１０は、図２に示したように、前記リード７が先端部４、後端部５及び接合部６からなり、特に、前記接合材８と接触される前記後端部５の接合部６は、前記基板３の面に対して起立しているものであって、図３に示したように、前記半導体チップの動作によるサーマルサイクリング環境下において、もし、熱変形力Ｆが発生して前記基板３に反撥力Ｇが発生し、前記リード７にストレスが発生すれば、前記後端部５の接合部６が１字状に形成された本発明の前記リード７にリード変形力Ｋが発生する。
すなわち、このような前記リード変形力Ｋによって１字状に起立している本発明のリード７は、形態上前記熱変形力Ｆによる梃子作用によって弾性変形が容易に発生してストレスや衝撃を吸収し、このようなストレスや衝撃を遮断して、比較的脆弱な前記接合材８や基板３が破損・破断されることを事前に防止しうる。
特に、このようなリード７によって、前記接合部６の電気的連結に対する信頼性を向上させ、表面実装時にソルダの湿潤性を改善しうる。
一方、図４に示したように、前記接合材８は、下面が前記基板３の回路層１１に接触されるように平らであり、上面が前記リード７の接合部６を覆い包むように上方に突出した全体的にその断面が上にやや長い半楕円形であることが望ましい。
ここで、このような前記接合材８は、全体的にその断面が上にやや長い半楕円形以外にも、図示していないが、円形、三角形、四角形、多角形、不規則型など非常に多様な形状に接合されることが可能である。
特に、このような前記接合材８の断面左右形状は、図５及び図６に例示したように、前記リード７を基準としたソルダレジスト１２の除去によって露出された回路層１１の相対的位置によって決定される。
すなわち、図５に示したように、例えば、前記リード７を基準として内側部分に接合材８を補強しようとすれば、露出された回路層１１の位置を前記リード７を基準として内側に調整して装置の占めるフットプリントを最小化し、図６に示したように、例えば、前記リード７を基準として外側部分に接合材８を補強しようとすれば、露出された回路層１１の位置を前記リード７を基準として外側に調整してさらに堅固な固定を可能にしうる。
したがって、図５及び図６に示したように、前記接合材８の一部が前記リード７の一面に他の背面より多く接合された構成が可能である。
一方、図７に示したように、本発明の半導体パッケージ装置１０，２０は、複数のパッケージ装置１０，２０を相互重畳させて相互積層させうるものであって、このとき、前記リード７の後端部５は、上層半導体パッケージ装置２０のリード７の後端部５が下層半導体パッケージ装置１０のリード７の後端部５と相互干渉されず、接合されるように積層傾斜角Ａが形成されることが望ましい。
ここで、このような本発明の半導体パッケージ装置１０，２０を２層以上に重畳させて積層させるとき、上層半導体パッケージ装置２０のリード７の接合部６と下層半導体パッケージ装置１０のリード７の接合部６とが電気的に相互連結されるように、前記上層半導体パッケージ装置２０のリード接合部６と下層半導体パッケージ装置１０のリード７接合部６との間に層間接合材２１が接合される。
このような前記層間接合材２１は、前記上層リード７と下層リード７との電気的な連結はもとより、前記上層半導体パッケージ装置２０を下層半導体パッケージ装置１０に堅く固定させる役割を持つ。
ここで、このような前記層間接合材２１には、電気的な連結及び堅い固定の可能なハンダや金、銀、銅、アルミニウム、その他の多様な材質の溶接材が適用される。
また、図１４に示したように、前記リード７の後端部５は、本発明の複数の半導体パッケージ装置１０，２０を重畳させて相互積層させるとき、上層半導体パッケージ装置２０のリード７後端部５が下層半導体パッケージ装置１０のリード７後端部５と相互干渉されず、接合されるように折曲られた積層段差Ｄが形成されることも望ましい。
この場合にも、前記上層リード７と下層リード７との電気的な連結はもとより、前記上層半導体パッケージ装置２０を下層半導体パッケージ装置１０に堅く固定させるように、上層半導体パッケージ装置２０のリード接合部６と下層半導体パッケージ装置１０のリード７接合部６との間に層間接合材２１が接合される。
したがって、同一規格の半導体パッケージ装置１０，２０の多層化（図面では、２層）を容易にし、高密度実装を可能にする。
一方、図８及び図９に示したように、前記リード７の接合部６は、接合性を向上させるように表面処理部１３が形成されるものであって、前記表面処理部１３は、導電性及びソルダの湿潤性が良好なゴールドコーティングされてなることが望ましい。
特に、図８及び図９に示したように、前記接合材８の断面高さＨ１，Ｈ２は、前記接合部６の表面処理部１３の長さＬ１，Ｌ２により決定されうる。
すなわち、例えば、図８に示したように、前記表面処理部１３の長さＬ１を長く形成して前記接合部８の断面高さＨ１を高く形成することによって、さらに堅い接合を可能にすることはもとより、図９に示したように、前記表面処理部１３の長さＬ２を短く形成して前記接合部８の断面高さＨ２を低く形成することによって、接合部８の所要量を節減しうる。
一方、図１０に示したように、前記表面処理部１３は、前記接合材８の接合時に、相互間の結合力を向上させるように孔や溝、突起などの各種の凹凸１４が加工処理されてなされることもある。
したがって、このような凹凸１４の間に浸透した接合材８は、結合力が大きく増大して、前記リード７及び回路層１１をさらに堅く固定させうる。
また、図１１に示したように、前記リード７の後端部５は、前記リード７の柔軟性を増大させて前記接合材８に伝達される衝撃やストレスを緩和できるように、その厚さｔ１または幅を縮小させる柔軟部１５が形成される。
また、図１１に示したように、前記リード７の後端部５は、前記接合部６の剛性を増大させて前記接合材８との結合力を増大させるように、その厚さｔ２または幅を補強する補強部１７が形成されることもある。
したがって、図１１に例示された本発明の半導体パッケージ装置は、前記柔軟部１５によって柔軟性が増大して、熱変形による繰り返し衝撃やストレスを大きく緩和させると同時に、前記補強部１７によって結合力が増大して部品の破損や破断を防止しうる。
これ以外にも、図１２に示したように、前記リード７の柔軟性を増大させるために前述した図１１の柔軟部１５の代わりに、前記接合材８に伝達される衝撃やストレスを緩和できるように、屈折角度Ｂで少なくとも折曲られる折曲部１６が形成されることもある。
一方、図１３に示したように、前記基板３に形成された回路層１１は、前記リード７の接合部６と噛み合うように対応する対応部１８が形成されることもある。
すなわち、前記リード７の接合部６は、前記回路層１１の対応部１８に噛み合い、このように噛み合った状態で前記接合材８が接合されるため、さらに堅い固定が可能で部品の破損や破断を防止しうる。
一方、本発明の望ましい一実施形態による半導体パッケージ装置の製造方法であって、図５及び図６に示したように、前述した半導体パッケージ装置を構成できるように、包装部１によって保護される半導体チップ２を備え、前記半導体チップ２を基板に搭載し、前記基板３上に接合材８を備え、前記リード７の一部を前記接合材８に挿入して起立しているように形成し、前記リード７を基準にソルダレジスト１２の除去によって露出された前記基板３の回路層１１の相対的位置を調整して、前記接合材８の断面左右形状を決定するか、または図８及び図９に示したよう、前記リード７の接合部６は、接合性を向上させるように表面処理され、前記接合部６の表面処理された長さＬ１，Ｌ２を調整して、前記接合材８の断面高さＨ１，Ｈ２を決定しうる。
したがって、このような本発明の多様な方法を適切に使用して所望の形態に接合材８を接合させうるため、ソルダ形状の円滑な制御が可能であり、このようなソルダ形状の制御を通じて、リード７の接合力や接合材８の所要量を最適化しうるという利点を持つ。
本発明は、前記実施形態に限定されず、本発明の思想を損なわない範囲内で当業者による変形が可能である。
したがって、本発明で権利を請求する範囲は、詳細な説明の範囲内に決定されるものではなく、特許請求の範囲及びその技術的思想によって限定される。
本発明は、電子機器関連の技術分野に適用可能である。
本発明の望ましい一実施形態による半導体パッケージ装置を示す断面図である。 図１の部分拡大断面図である。 図２のストレス作用状態を示す断面図である。 本発明の望ましい他の実施形態による半導体パッケージ装置を示す部分拡大断面図である。 図４の他の一例を示す部分拡大断面図である。 図４のさらに他の一例を示す部分拡大断面図である。 本発明の望ましいさらに他の実施形態による半導体パッケージ装置の積層状態を示す断面図である。 本発明の望ましいさらに他の実施形態による半導体パッケージ装置を示す部分拡大断面図である。 図８の他の一例を示す部分拡大断面図である。 本発明の望ましいさらに他の実施形態による半導体パッケージ装置を示す部分拡大断面図である。 本発明の望ましいさらに他の実施形態による半導体パッケージ装置を示す部分拡大断面図である。 本発明の望ましいさらに他の実施形態による半導体パッケージ装置を示す部分拡大断面図である。 本発明の望ましいさらに他の実施形態による半導体パッケージ装置を示す部分拡大断面図である。 本発明の望ましいさらに他の実施形態による半導体パッケージ装置の積層状態を示す部分拡大断面図である。
符号の説明
１ 包装部
２ 半導体チップ
３ 基板
４ 先端部
５ 後端部
６ 接合部
７ リード
８ 接合材
９ ダイパッド
１０，２０ 半導体パッケージ装置
１１ 回路層
１２ ソルダレジスト
１３ 表面処理部
１４ 凹凸
１５ 柔軟部
１６ 折曲部
１７ 補強部
１８ 対応部
Ａ 積層傾斜角
Ｂ 屈折角度
Ｄ 積層段差
Ｈ１，Ｈ２ 高さ
Ｌ１，Ｌ２ 長さ
ｔ１，ｔ２ 厚さ
Ｆ 熱変形力
Ｇ 反撥力
Ｋ リード変形力

Claims (21)

  1. 活性面と非活性面とを有し、包装部によって保護される半導体チップと、
    前記半導体チップを搭載する基板と、
    その先端部が前記半導体チップの活性面と電気的に連結され、その後端部が前記基板まで延びるリードと、
    前記リードと前記基板とが電気的に相互連結されるように、前記リードの後端部の終端面と基板との間に接合される接合材と、を備えてなり、
    前記リードの後端部の終端面を含む一部が前記基板面に対して起立していることを特徴とする半導体パッケージ装置。
  2. 前記リードは、その先端部の一部が外部に露出されるほど折り返されて前記基板に実装される露出型リードフレームパッケージ型であることを特徴とする請求項１に記載の半導体パッケージ装置。
  3. 前記半導体チップが載置されたダイパッドの一面が前記包装部の上方に露出され、前記半導体チップは、その活性面が前記基板と対向するように前記ダイパッドに設置されることを特徴とする請求項１に記載の半導体パッケージ装置。
  4. 前記半導体チップは、複数のチップが多層に積層される積層構造であることを特徴とする請求項１に記載の半導体パッケージ装置。
  5. 前記半導体チップは、ワイヤによって前記リードと電気的に連結されることを特徴とする請求項１に記載の半導体パッケージ装置。
  6. 前記包装部は、前記半導体チップの一側とワイヤとを取り囲む形状に形成される樹脂材質の封止材であることを特徴とする請求項１に記載の半導体パッケージ装置。
  7. 前記リードの後端部は、本発明の複数の半導体パッケージ装置を重畳させて相互積層させるとき、上層半導体パッケージ装置のリード後端部が、下層半導体パッケージ装置のリード後端部と相互干渉されず、接合されるように積層傾斜角が形成されることを特徴とする請求項１に記載の半導体パッケージ装置。
  8. 前記リードの後端部は、本発明の複数の半導体パッケージ装置を重畳させて相互積層させるとき、上層半導体パッケージ装置のリード後端部が下層半導体パッケージ装置のリード後端部と相互干渉されず、接合されるように折曲られた積層端子が形成されることを特徴とする請求項１に記載の半導体パッケージ装置。
  9. 本発明の複数の半導体パッケージ装置をＮ層に重畳させて相互積層させるとき、上層半導体パッケージ装置のリード接合部と下層半導体パッケージ装置のリード接合部とが電気的に相互連結されるように、前記上層半導体パッケージ装置のリード接合部と下層半導体パッケージ装置のリード接合部との間に接合される層間接合材をさらに含んでなることを特徴とする請求項１に記載の半導体パッケージ装置。
  10. 前記接合材は、下面が前記基板の回路層に接触されるように平らであり、上面が前記リードの接合部を覆い包むように上方に突出した、全体的にその断面が上にやや長い半楕円形であることを特徴とする請求項１に記載の半導体パッケージ装置。
  11. 前記接合材の断面左右形状は、前記リードの後端部の一面がソルダレジストの除去によって露出された回路層の位置によって、接合材の一部が前記リードの一面に他の背面より多く接合されたことを特徴とする請求項１または１０に記載の半導体パッケージ装置。
  12. 前記リードの接合部は、接合性を向上させるように表面処理部が形成されることを特徴とする請求項１に記載の半導体パッケージ装置。
  13. 前記表面処理部は、ゴールドコーティングされてなることを特徴とする請求項１２に記載の半導体パッケージ装置。
  14. 前記表面処理部は、凹凸加工処理されてなることを特徴とする請求項１２に記載の半導体パッケージ装置。
  15. 前記接合材の断面高さは、前記接合部の表面処理部の長さによって決定されることを特徴とする請求項１または１２に記載の半導体パッケージ装置。
  16. 前記リードの後端部は、前記リードの柔軟性を増大させて前記接合材に伝えられる衝撃やストレスを緩和できるように、その厚さまたは幅を縮小させる柔軟部が形成されることを特徴とする請求項１に記載の半導体パッケージ装置。
  17. 前記リードの後端部は、所定角度で折曲られる少なくとも一つの折曲部が形成されることを特徴とする請求項１に記載の半導体パッケージ装置。
  18. 前記リードの後端部は、その厚さまたは幅を補強する補強部が形成されることを特徴とする請求項１に記載の半導体パッケージ装置。
  19. 前記基板に形成された回路層は、前記リードの接合部と噛み合うように対応する対応部が形成されることを特徴とする請求項１に記載の半導体パッケージ装置。
  20. 活性面と非活性面とを有し、包装部によって保護される半導体チップを備える工程と、
    前記半導体チップを基板に搭載する工程と、
    前記基板上に接合材を備える工程と、
    その先端部が前記半導体チップの活性面と電気的に相互連結され、その後端部が前記基 板まで延びるリードを備える工程と、
    前記リードと前記基板とが電気的に相互連結されるように、前記リードと基板との間に接合材を接合し、前記接合材と電気的に連結される前記リードの終端面を含む一部を、前記基板面に対して起立させる工程と、
    前記リードを基準にソルダレジストの除去によって露出された前記基板の回路層の相対的位置を調整して前記接合材の断面左右形状を決定する工程と、を含んでなることを特徴とする半導体パッケージ装置の製造方法。
  21. 活性面と非活性面とを有し、包装部によって保護される半導体チップを備える工程と、
    前記半導体チップを基板に搭載する工程と、
    前記基板上に接合材を備える工程と、
    その先端部が前記半導体チップの活性面と電気的に相互連結され、その後端部が前記基板まで延びるリードを備える工程と、
    前記リードと前記基板とが電気的に相互連結されるように、前記リードと基板との間に接合材を接合し、前記接合材と電気的に連結される前記リードの終端面を含む一部を、前記基板面に対して起立させる工程と、
    前記リードの接合部は、接合性を向上させるように表面処理され、前記接合部の表面処理された長さを調整して前記接合材の断面高さを決定する工程と、を含んでなることを特徴とする半導体パッケージ装置の製造方法。
JP2008196736A 2007-08-02 2008-07-30 半導体パッケージ装置及びその製造方法 Pending JP2009038375A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070077808A KR20090013564A (ko) 2007-08-02 2007-08-02 반도체 패키지 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2009038375A true JP2009038375A (ja) 2009-02-19

Family

ID=40337329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008196736A Pending JP2009038375A (ja) 2007-08-02 2008-07-30 半導体パッケージ装置及びその製造方法

Country Status (4)

Country Link
US (1) US20090032916A1 (ja)
JP (1) JP2009038375A (ja)
KR (1) KR20090013564A (ja)
TW (1) TW200913223A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192292A (ja) * 2013-03-27 2014-10-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2017504222A (ja) * 2014-12-23 2017-02-02 インテル・コーポレーション パッケージオンパッケージ製品のための複数のリード線を用いた統合パッケージデザイン

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207015B2 (en) * 2010-04-30 2012-06-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR101222809B1 (ko) * 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN108701688B (zh) * 2015-12-04 2021-11-09 罗姆股份有限公司 功率模块装置、冷却构造体、以及电动汽车或混合动力汽车
CN109699191A (zh) * 2017-07-14 2019-04-30 新电元工业株式会社 电子模块

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408244B2 (en) * 2005-03-16 2008-08-05 Advanced Semiconductor Engineering, Inc. Semiconductor package and stack arrangement thereof
US7692311B2 (en) * 2007-11-21 2010-04-06 Powertech Technology Inc. POP (package-on-package) device encapsulating soldered joints between external leads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192292A (ja) * 2013-03-27 2014-10-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2017504222A (ja) * 2014-12-23 2017-02-02 インテル・コーポレーション パッケージオンパッケージ製品のための複数のリード線を用いた統合パッケージデザイン
US9960104B2 (en) 2014-12-23 2018-05-01 Intel Corporation Integrated package design with wire leads for package-on-package product

Also Published As

Publication number Publication date
KR20090013564A (ko) 2009-02-05
TW200913223A (en) 2009-03-16
US20090032916A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
US20080124547A1 (en) Partially insulation coated metal wire for wire bonding and wire bonding method for semiconductor package using the same
US7291906B2 (en) Stack package and fabricating method thereof
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2009038375A (ja) 半導体パッケージ装置及びその製造方法
KR101835483B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
CN107039369A (zh) 封装、包括该封装的封装堆叠结构及其制造方法
JP5115269B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2011159933A (ja) 電力用半導体装置およびその製造方法
US20080203552A1 (en) Stacked Package and Method of Fabricating the Same
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP5458476B2 (ja) モールドパッケージおよびその製造方法
US8110907B2 (en) Semiconductor device including first substrate having plurality of wires and a plurality of first electrodes and a second substrate including a semiconductor chip being mounted thereon, and second electrodes connected with first electrodes of first substrate
JP4972968B2 (ja) 半導体装置及びその製造方法
JP4942452B2 (ja) 回路装置
US20060006508A1 (en) Semiconductor device in which semiconductor chip is mounted on lead frame
JP2009070898A (ja) 部品実装用基板、電子装置及び部品実装方法
JP2007088220A (ja) 半導体装置の製造方法
JP2010073747A (ja) ワイヤボンディング方法及び半導体装置
JP2000277559A (ja) 半導体パッケージ及びその製造方法
KR200148118Y1 (ko) 적층형 반도체 패키지
JP4066911B2 (ja) 半導体装置の製造方法および半導体素子実装構造の形成方法
JP2008112829A (ja) 半導体装置とその製造方法
JP5359176B2 (ja) モールドパッケージおよびその製造方法