JP2011159933A - 電力用半導体装置およびその製造方法 - Google Patents

電力用半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011159933A
JP2011159933A JP2010022749A JP2010022749A JP2011159933A JP 2011159933 A JP2011159933 A JP 2011159933A JP 2010022749 A JP2010022749 A JP 2010022749A JP 2010022749 A JP2010022749 A JP 2010022749A JP 2011159933 A JP2011159933 A JP 2011159933A
Authority
JP
Japan
Prior art keywords
metal ribbon
power semiconductor
bonding
semiconductor element
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010022749A
Other languages
English (en)
Other versions
JP5295146B2 (ja
Inventor
Shuzo Araya
修三 荒谷
Kenichi Hayashi
建一 林
Ko Sano
耕 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010022749A priority Critical patent/JP5295146B2/ja
Publication of JP2011159933A publication Critical patent/JP2011159933A/ja
Application granted granted Critical
Publication of JP5295146B2 publication Critical patent/JP5295146B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49097—Loop shape arrangement parallel in plane vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49426—Wedge bonds on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49427—Wedge bonds outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】高温での使用が可能で、信頼性の高い、金属リボンを積み重ねて接合した電力用半導体装置およびその製造方法を提供する。
【解決手段】回路基板の上に電力用半導体素子６が設けられ、それぞれが矩形断面を有する第１金属リボンおよび第２金属リボンが、電力用半導体素子の上に積み重ねて接合された電力用半導体装置において、第１金属リボンは、電力用半導体素子に、第１接合領域４１３と、第１接合領域よりテール部の端部側に第１接合領域から離れて設けられた第２接合領域４１４とで接合され、第２金属リボンは、第２接合領域の上方で、第１金属リボンと接合される。
【選択図】図２Ｃ

Description

本発明は、矩形断面形状の複数の金属リボンを用いて配線接続された電力用半導体装置およびその製造方法に関する。
電力用半導体装置では、電力用半導体素子、回路基板上の配線パターン、電極端子等の間が、断面が円形の金属ワイヤではなく、断面が矩形断面（角断面）形状の金属リボンを用いて配線接続される（例えば、「特許文献１」参照）。金属リボンは、例えば常温で超音波接合によって接続される。
電力用半導体装置に使用される円形断面の金属ワイヤは、例えば断面の直径が４００〜５００μｍであり、一方、矩形断面形状の金属リボンは、例えば断面の幅が２０００μｍ、厚さが２００μｍである。このように、金属リボンは金属ワイヤに比べて、１本あたりの断面積が大きいため、配線の本数を削減でき、生産性が向上する。また、電力用半導体素子等との接合面積が大きいため、接合部の信頼性が向上する。また、１本あたりの電流密度も高くできる。更に、金属リボンは矩形断面であるため、円形断面の金属ワイヤでは困難な、複数の金属リボンを積み重ねて接合することも可能となり、電流密度を更に高めることができる。
特開２００４−３３６０４３号公報
しかしながら、例えば金属リボンがアルミニウム（Ａｌ、線膨張率：約２３ｐｐｍ）、電力用半導体素子がシリコン（Ｓｉ、線膨張率：約３ｐｐｍ）やシリコンカーバイド（ＳｉＣ、線膨張率：約５ｐｐｍ）からなる場合、両者の線膨張率の差が大きいため、電力用半導体装置の動作時に金属リボンと電力用半導体素子との接合界面で熱応力による亀裂が発生するという問題があった。
また、下段の金属リボンの接合部の上に、上段の金属リボンを積み重ねて超音波接合する場合、上段の金属リボンの超音波接合中に、下段の金属リボンのネック部の厚さが薄くなり、ネック部の信頼性が低下するという問題もあった。
また、金属リボンの接合部の上に２段目の金属リボンを積み重ねて接合し、２段目の金属リボンを電力用半導体素子上でカッティングする場合、カッターブレードの下に支持物がなく、カッターブレードにより電力用半導体素子の表面に損傷を与えるという問題もあった。
また、下段の金属リボンのファーストボンド部のテール部上に上段の金属リボンのファーストボンドを行い、下段の金属リボンのセカンドボンド部のテール部上に上段の金属リボンのセカンドボンドを行なう場合、ボンドヘッド先端のリボンガイドが、下段の金属リボンのファーストボンド部のネック部近傍の金属リボンのループと干渉し、ネック部が変形してネック部の寿命が低下するという問題もあった。
更に、電力用半導体装置の大電流化が進み電力用半導体素子の接合部分の温度が上昇することが予想されるため、電力用半導体素子の温度上昇に対応した配線技術が必要となる。
そこで、本発明は、高温での使用が可能で、信頼性の高い、金属リボンを積み重ねて接合した電力用半導体装置およびその製造方法を提供することを目的とする。
本発明は、回路基板の上に電力用半導体素子が設けられ、それぞれが矩形断面を有する第１金属リボンおよび第２金属リボンが、電力用半導体素子の上に積み重ねて接合された電力用半導体装置であって、第１金属リボンは、電力用半導体素子に、第１接合領域と、第１接合領域よりテール部の端部側に第１接合領域から離れて設けられた第２接合領域とで接合され、第２金属リボンは、第２接合領域の上方で、第１金属リボンと接合されたことを特徴とする電力用半導体装置である。
また、本発明は、回路基板上に設けられた電力用半導体素子の上に、それぞれが矩形断面を有する第１金属リボンおよび第２金属リボンを積み重ねて接合する電力用半導体装置の製造方法であって、電力用半導体素子の上に第１金属リボンを超音波接合して第１接合領域を形成する第１接合工程と、電力用半導体素子の上に延在する第１金属リボンのテール部の上に、第２金属リボンを超音波接合して、第１金属リボンに第２金属リボンを接合するとともに、第１金属リボンを、第１接合領域と離れた第２接合領域で電力用半導体素子に接合する第２接合工程と、を含むことを特徴とする電力用半導体装置の製造方法でもある。
本発明では、複数の金属リボンを積み重ねた配線を用いることで、高温動作においても接合部の破損等の発生しない、信頼性の高い電力用半導体装置を提供できる。
また、本発明では、電力用半導体素子や金属リボンに損傷を与えることなく、複数の金属リボンを積み重ねた配線を備えた電力用半導体装置を提供できる。
本発明の実施の形態１にかかる電力用半導体装置の側面図である。 比較例にかかる金属リボンが接合された電力用半導体素子の拡大図である。 比較例にかかる金属リボンが接合された電力用半導体素子の拡大図である。 本発明の実施の形態１にかかる金属リボンが接合された電力用半導体素子の拡大図である。 本発明の実施の形態１にかかる他の金属リボンが接合された電力用半導体素子の拡大図である。 本発明の実施の形態２にかかる金属リボンのボンディング工程の説明図である。 本発明の実施の形態２にかかる金属リボンのボンディング工程の説明図である。 本発明の実施の形態２にかかる金属リボンのボンディング工程の説明図である。
以下に、図面を参照しながら、本発明の好適な実施の形態について説明する。なお、以下の説明では、「上」、「下」、「左」、「右」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転、あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。
実施の形態１．
図１は、全体が１００で表される、本発明の実施の形態１にかかる電力用半導体装置（パワーモジュール）の側面図である。なお、図１では、回路基板１１に搭載される電力用半導体素子６以外の部品や、電力用半導体素子６を制御する制御基板等は、図面の簡略化のために記載していない。
パワーモジュール１００は、例えば銅からなるベース板１を含み、ベース板１の上には、回路基板１１とケース８が設けられている。回路基板１１は、ベース板１の上に半田１０２を介して固定されている。回路基板１１は、セラミック基板４と、その表面に設けられた配線パターン５と、その裏面に設けられた銅箔３とを含む。回路基板１１の配線パターン５の上には、電力用半導体素子６やその他の部品（図示せず）が半田２を介して搭載されている。電力用半導体素子６は、例えばＩＧＢＴやＭＯＳＦＥＴからなる。
ケース８とベース板１との間は、例えば熱硬化性接着剤とネジによって固定されている。ケース８には、電極端子９等が、インサート成型やアウトサートによる挿入により設けられている。ケース８の側面とベース板１、回路基板１１によって囲まれた空間には、絶縁性を有するように、例えばシリコンゲール３０が充填されている。
電力用半導体素子６と配線パターン５との間、電力用半導体素子６と電極端子９との間等は、１段目の金属リボン１１６、２１６、２段目の金属リボン１１７、２１７を用いて、超音波接合によって接続されている。金属リボン１１６、２１６、１１７、２１７は、アルミニウムなどの材料からなり、長手方向に垂直な断面は矩形断面形状となっている。
１段目の金属リボン１１６、２１６、２段目の金属リボン１１７、２１７と、配線パターン５、電極端子の接合エリア１０とは、それぞれ２箇所の接合領域（例えば第１接合領域１３および第２接合領域１４）で接合されている。
このように、断面が円形の金属ワイヤよりもそれぞれの断面積が大きい１段目の金属リボン１１６、２１６、２段目の金属リボン１１７、２１７を用いることにより、接合点数（接合に用いるワイヤの本数）を削減できることから生産性が向上する。また、接合面積が大きいことから接合部の信頼性が向上する。また、１本あたりの電流密度が高くなる。更に、１段目の金属リボン１１６、２１６、２段目の金属リボン１１７、２１７は矩形断面のため、円形断面の金属ワイヤでは困難な積み重ね接合が可能であり、さらに電流密度を高めることができる。
図２Ａ〜図２Ｃに、金属リボンが接合された電力用半導体素子の拡大図を示す。図２Ａ、図２Ｂは比較例であり、図２Ｃは、図１の電力用半導体装置１００に使用されている本実施の形態１にかかる電力用半導体素子である。図２Ａ〜図２Ｃ中、図１と同一符号は同一または相当箇所を示す。金属リボンの断面形状は、矩形となっている。
図２Ａに示す比較例は、２つの金属リボンを重ねずに電力用半導体素子に接合した場合である。図２Ａでは、セラミック基板４の上に設けられた配線パターン５の上に、半田２を介して電力用半導体素子６が固定されている。電力用半導体素子６の上に、２つの金属リボン７、１０７が、積み重ねずに、それぞれ接合領域１２、１１２で接合されている。金属リボン７、１０７の接合は、金属リボン７、１０７を電力用半導体素子６の表面に超音波振動させながら押し当てて行われる（超音波接合）。
図２Ａに示す比較例の場合、電力用半導体素子６の表面の接合エリア内に、金属リボン７、１０７との接合部１１９、１１８が別々に設けられるため、接合エリアを広くする必要がある。
図２Ｂに示す比較例は、２つの金属リボンを重ねて電力用半導体素子６に接合した場合である。図２Ｂでは、電力用半導体素子６の上に、２つの金属リボン３１６、３１７が、積み重ねて接合されている。即ち、電力用半導体素子６の上に１段目の金属リボン３１６が接合領域２１２で接合され、その上に２段目の金属リボン３１７が接続されている。２つの接合部２１８、２１９を、セラミック基板４の表面に対して法線方向から見た場合、重なるように設けられる。
図２Ｂに示す比較例では、２つの接合部２１８、２１９を重なるように設けるため、電力用半導体素子６表面の接合エリアを、図２Ａの場合に比較して狭くできる。しかしながら、接合部２１８、２１９が重なるため、金属リボン３１７を金属リボン３１６上に超音波接合する工程で、１段目の金属リボン３１６のネック部（接合部２１２の上部の金属リボン３１６）の厚さが薄くなり、ネック部の寿命や信頼性が低下するという問題がある。
これに対して、図２Ｃに示すように、本実施の形態１にかかる電力用半導体装置では、１段目の金属リボン１６のテール部（金属リボン１６の一部であって、電力用半導体素子６の表面に沿って配置された部分）２０が、１つ以上の接合部を形成できる長さを有している。そして、１段目の金属リボン１６の第１接合部１８よりもテール部２０の端部側（図２Ｃでは左側）に、第１接合部１８と重ならないように、２段目の金属リボン１７の第２接合部１９が設けられている。
１段目の金属リボン１６は、超音波接合により、電力用半導体素子６の上に第１接合領域４１３で接合される。更に、２段目の金属リボン１７は、第１接合部１８と重ならない第２接合部１９で、１段目の金属リボン１６の上面に超音波接合される。この接合工程で、金属リボン１６と金属リボン１７が接合されるとともに、金属リボン１６の未接合部と電力用半導体素子６とが第２接合領域４１４で接合される。
かかる接合方法では、第１接合部１８と第２接合部１９が重ならないため、即ち、第１接合領域４１３と第２接合領域４１４が重ならないため、第２接合部１９の金属リボン１６と金属リボン１７の接合時に、第１接合部１８の金属リボン１６には圧力がかからず、ネック部の厚さは変化しない。
また、第２接合部１９の、金属リボン１６と金属リボン１７との超音波接合時に、第２接合部１９直下の１段目の金属リボン１６のテール部２０の未接合部も、電力用半導体素子６上に同時に接合されて接合領域４１４を形成する。この結果、１段目の金属リボン１６に、分離された２箇所の接合領域４１３、４１４が形成されることになる。特に、図２Ｂの比較例のように１段目の金属リボン１６のネック部の厚さを薄くすることなく、金属リボン１６と金属リボン１７の接合、および第２接合領域４１４の形成が可能となる。この結果、２つの接合領域４１３、４１４が形成されて、金属リボン１６と電力用半導体素子６との接合強度、接合寿命が向上するとともに、接合時に金属リボン１６のネック部の厚さが変化せず、より信頼性の高い電力用半導体装置の作製が可能となる。
更に、図２Ｃに示すように、第１接合領域４１３と第２接合領域４１４を連続して設けず、２つの領域の間に未接合領域を設けることにより、１つの接合領域の面積が拡大することによる、金属リボン１６と電力用半導体素子６の接合界面における熱応力の増大を防止できる。
特に、電力用半導体素子６の材料がシリコンカーバイド（ＳｉＣ）の場合、電力用半導体素子の接合エリアが狭くなり、接合部の点在を少なくする必要がある。また、電流容量が大きく、従来のＳｉの場合より高温で使用されることから、電流密度の増大、接合寿命、ネック部寿命の向上が必要となる。
本実施の形態１で用いる接合（積み重ね接合）は、２つの接合領域４１３、４１４を形成するものであるが、第１層の金属リボン１６と電力用半導体素子６との接合領域が２箇所になるだけで、図２Ａの比較例のように、２つの金属リボン７、１０７の、それぞれ接合領域１２、１１２を設ける場合よりも、接合に必要なスペース（接合エリア）を狭くすることができる。
更に、金属リボン１７は、１段目の金属リボン１６を介して電力用半導体素子６に電気的、熱的に接続されるため、図２Ａの比較例に示すような、チップメタライズのみで２本の金属リボン７、１０７が接続されている場合に比較して、温度や電流の均一化を図ることができ、更に長寿命化が可能となる。
図３は、本実施の形態１にかかる他の実施例であり、金属リボンが接合された電力用半導体素子の拡大図を示す。図３に示された電力用半導体素子６等は、電力用半導体装置の一部であり、金属リボンが３層に重ねて設けられた以外は図１の電力用半導体装置と同じ構造である。図３中、図１と同一符号は、同一または相当箇所を示す。
電力用半導体素子６と配線パターン５は、３つの金属リボン２０７、３０７、４０７を用いて接続され、金属リボン２０７、３０７、４０７は、３段に積み重ねられて接合されている。また、１段目の金属リボン４０７と、電力用半導体素子６とは、分離された３つの接合領域５１３、５１４、５１５で接続されている。
かかる電力用半導体素子６を含む電力用半導体装置でも、接合寿命、接合強度を向上させることができるとともに、接合エリアの狭い電力用半導体素子等の配線接合に用いることができる。
なお、本実施の形態１では、２層配線（図２Ｃ）、３層配線（図３）について述べたが、４層以上の多層配線としても構わない。
実施の形態２．
図４Ａ〜図４Ｃは、本発明の実施の形態２にかかる電力用半導体装置において、電力用半導体素子６と配線パターン５との間を２本の金属リボンを積み重ねて接続する場合のボンディング工程の概略図である。図１と同一符号は、同一または相当箇所を示す。金属リボン５１６、５１７、６１７は、例えばアルミニウムからなり、断面は矩形断面形状となっている。
金属リボンのボンディング工程では、まず、図４Ａ（ａ）に示すように、電力用半導体素子６の表面がカッターブレード２５に接触して破損しないように注意しながら、リボンボンダのボンドヘッド２００を用いて、電力用半導体素子６上に１段目の金属リボン５１６のファーストボンドを行う。続いて、図４Ａ（ｂ）に示すように、矢印２２の方向にボンドヘッド２００を移動させて、配線パターン５上にセカンドボンドを行なう。
矢印２２のようにボンドヘッド２００を移動させて１段目の金属リボン５１６を形成すると、図４Ａ（ｂ）に示すように、ファーストボンドを行った電力用半導体素子６の近傍で、金属リボン５１６のループがほぼ垂直に立ち上がった状態となる。
ここで、図４Ａ（ａ）、（ｂ）に示すように、ファーストボンドからセカンドボンドへループを描く場合、ボンドヘッド２００は、セカンドボンド側からファーストボンド側に向かって（図４Ａでは右から左に向かって）、リボンガイド２３、ボンディングツール２４、およびカッターブレード２５の順に並ぶ。
次に、図４Ｂに示すように、２段目の金属リボン５１７を、１段目の金属リボン５１６に重ねて形成する。１段目のボンディング工程と同様に、矢印１２２の方向にファーストボンド、セカンドボンドを行う場合、金属リボン５１７のファーストボンドでは、図４Ｂに破線で示した位置にボンドヘッド２００が配置される。このため、リボンガイド２３が１段目の金属リボン５１６に接触し、金属リボン５１６の強度低下等を招く危険性がある。
そこで、本実施の形態２では、図４Ａに示すように矢印２２の方向に１段目の金属リボン５１６のボンディングを行った後、図４Ｃに示すように、矢印２２とは反対の矢印２２２の方向に２段目の金属リボン６１７のボンディングを行う。
具体的には、図４Ｃ（ａ）に示すように、まず、１段目の金属リボン５１６のセカンドボンド部のテール部上（配線パターン５上）に、２段目の金属リボン６１７のファーストボンドを行なう。この場合、ボンドヘッド２００は、図４Ｃ（ａ）の左から右に向かって、リボンガイド２３、ボンディングツール２４、カッターブレード２５の順に並ぶ。
続いて、図４Ｃ（ｂ）に示すように、１段目の金属リボン５１６のファーストボンド部のテール部上（電力用半導体素子６上）に２段目の金属リボン６１７のセカンドボンドを行なう。
矢印２２２の方向に２段目の金属リボン６１７のボンディング工程を行うと、１段目の金属リボン５１６のセカンドボンド前のループ高さ（配線パターン５上）は低いために、リボンガイド２３との干渉を確実に防止できる。また、１段目の金属リボン５１６のファーストボンド部近傍のループと２段目の金属リボン６１７のループとが干渉しない程度の高さに２段目の金属リボン６１７のループ高さを制御することによって、１段目の金属リボン５１６のファーストボンド部近傍（電力用半導体素子６上）のループへの干渉も防止できる。
このように、本実施の形態２にかかるボンディング方法では、ボンドヘッド２００のリボンガイド２３との干渉による金属リボンの破損、強度の低下を防止できる。特に、電力用半導体素子６がシリコンカーバイド（ＳｉＣ）の場合、従来のＳｉよりも高温で使用されることから、信頼性を向上させる上で、このような金属リボンの強度低下を防ぐことは極めて重要である。
また、図４Ｃ（ｂ）に示すように、１段目の金属リボン５１６と電力用半導体素子６とは、分離された２つの接合領域７１３、９１４で、また１段目の金属リボン５１６と配線パターン５とは、分離された接合領域８１３、１０１４で、それぞれ接続されている。このため、実施の形態１で述べたように、接合寿命、接合強度をともに向上させることができる。
また、金属リボンをカッティングする場合、カッターブレード２５の下に支持物が必要となる。図４Ｃ（ｂ）に示すように、２段目の金属リボン６１７のセカンドボンドのカッティング位置を、１段目の金属リボン５１６のファーストボンドのテール部の端部よりループ側（図４Ｃ（ｂ）では右側）とすることにより、１段目の金属リボン５１６のファーストボンドのテール部が、金属リボン６１７をカッティングする場合の支持物となる。この結果、金属リボン６１７をカッティングする場合に、電力用半導体素子６にカッターブレード２５による損傷を与えることなく、カッティングすることが可能となる。
１ ベース板、２ 半田、３ 銅箔、４ セラミック基板、５ 配線パターン、６ 電力用半導体素子、７ 金属リボン、８ ケース、９ 電極端子、１０ 電極端子の接合エリア、１１ 回路基板、１８ 第１接合部、１９ 第２接合部、２０ テール部、１００ 電力用半導体装置、２００ ボンドヘッド、４１３ 第１接合領域、４１４ 第２接合領域。

Claims (6)

  1. 回路基板の上に電力用半導体素子が設けられ、それぞれが矩形断面を有する第１金属リボンおよび第２金属リボンが、該電力用半導体素子の上に積み重ねて接合された電力用半導体装置であって、
    該第１金属リボンは、該電力用半導体素子に、第１接合領域と、第１接合領域よりテール部の端部側に該第１接合領域から離れて設けられた第２接合領域とで接合され、
    該第２金属リボンは、該第２接合領域の上方で、該第１金属リボンと接合されたことを特徴とする電力用半導体装置。
  2. 上記第２金属リボンのテール部の端部は、上記第１金属リボンのテール部の端部より上記第２接合領域側にあることを特徴とする請求項１に記載の電力用半導体装置。
  3. 回路基板上に設けられた電力用半導体素子の上に、それぞれが矩形断面を有する第１金属リボンおよび第２金属リボンを積み重ねて接合する電力用半導体装置の製造方法であって、
    該電力用半導体素子の上に該第１金属リボンを超音波接合して第１接合領域を形成する第１接合工程と、
    該電力用半導体素子の上に延在する該第１金属リボンのテール部の上に、該第２金属リボンを超音波接合して、該第１金属リボンに該第２金属リボンを接合するとともに、該第１金属リボンを、該第１接合領域と離れた第２接合領域で該電力用半導体素子に接合する第２接合工程と、を含むことを特徴とする電力用半導体装置の製造方法。
  4. 上記第１接合工程の後に、上記第１金属リボンの上記テール部と反対側の他端を、上記回路基板に設けられた回路パターンに超音波接合する工程を含み、
    上記第２接合工程は、該回路パターン上の該第１金属リボンの該テール部上に上記第２金属リボンの一端を超音波接合した後に、該第２金属リボンを該電力用半導体素子上の該第１金属リボンのテール部上に接合する工程を含むことを特徴とする請求項３に記載の製造方法。
  5. 更に、上記電力用半導体素子上の上記第１金属リボンのテール部の上に切断面が位置するようにして、上記第２金属リボンをカッティングする工程を含むことを特徴とする請求項３または４に記載の製造方法。
  6. 上記第１金属リボンに上記第２金属リボンを接合する工程と、該第１金属リボンを、上記第２接合領域で上記電力用半導体素子に接合する工程は、一つの超音波接合工程で行われることを特徴とする請求項３に記載の製造方法。
JP2010022749A 2010-02-04 2010-02-04 電力用半導体装置およびその製造方法 Expired - Fee Related JP5295146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010022749A JP5295146B2 (ja) 2010-02-04 2010-02-04 電力用半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010022749A JP5295146B2 (ja) 2010-02-04 2010-02-04 電力用半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011159933A true JP2011159933A (ja) 2011-08-18
JP5295146B2 JP5295146B2 (ja) 2013-09-18

Family

ID=44591609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010022749A Expired - Fee Related JP5295146B2 (ja) 2010-02-04 2010-02-04 電力用半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5295146B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109455A (ja) * 2010-11-18 2012-06-07 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US20130049201A1 (en) * 2011-08-31 2013-02-28 Hitachi, Ltd. Power Module and Manufacturing Method Thereof
JP2015146393A (ja) * 2014-02-03 2015-08-13 カルソニックカンセイ株式会社 超音波ウェッジボンディング構造
DE102020124171A1 (de) 2020-09-16 2022-03-17 Danfoss Silicon Power Gmbh Elektronisches Modul und Verfahren zum Verbinden von mehreren Leitern mit einem Substrat
DE102019208826B4 (de) 2018-06-26 2023-09-28 Mitsubishi Electric Corporation Leistungsmodul und Leistungsumwandlungsvorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336043A (ja) * 2003-05-02 2004-11-25 Orthodyne Electronics Corp リボンボンディング
JP2007324604A (ja) * 2006-06-02 2007-12-13 Robert Bosch Gmbh ボンディング接合部および２つのコンタクト面をボンディングするための方法
JP2008205083A (ja) * 2007-02-19 2008-09-04 Toshiba Corp 半導体装置および取出し電極用ストラップ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336043A (ja) * 2003-05-02 2004-11-25 Orthodyne Electronics Corp リボンボンディング
JP2007324604A (ja) * 2006-06-02 2007-12-13 Robert Bosch Gmbh ボンディング接合部および２つのコンタクト面をボンディングするための方法
JP2008205083A (ja) * 2007-02-19 2008-09-04 Toshiba Corp 半導体装置および取出し電極用ストラップ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109455A (ja) * 2010-11-18 2012-06-07 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US20130049201A1 (en) * 2011-08-31 2013-02-28 Hitachi, Ltd. Power Module and Manufacturing Method Thereof
US8723320B2 (en) * 2011-08-31 2014-05-13 Hitachi, Ltd. Power module and manufacturing method thereof
JP2015146393A (ja) * 2014-02-03 2015-08-13 カルソニックカンセイ株式会社 超音波ウェッジボンディング構造
DE102019208826B4 (de) 2018-06-26 2023-09-28 Mitsubishi Electric Corporation Leistungsmodul und Leistungsumwandlungsvorrichtung
DE102020124171A1 (de) 2020-09-16 2022-03-17 Danfoss Silicon Power Gmbh Elektronisches Modul und Verfahren zum Verbinden von mehreren Leitern mit einem Substrat

Also Published As

Publication number Publication date
JP5295146B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP5049684B2 (ja) 積層型半導体装置及びその製造方法
WO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
CN109314063B (zh) 电力用半导体装置
JP5414644B2 (ja) 半導体装置
WO2012157583A1 (ja) 半導体装置とその製造方法
JP2015220429A (ja) 半導体装置
JP2009099697A (ja) 半導体装置及びその製造方法
JP6610590B2 (ja) 半導体装置とその製造方法
JP5295146B2 (ja) 電力用半導体装置およびその製造方法
JP6330436B2 (ja) パワー半導体モジュール
JP5819052B2 (ja) 半導体装置および半導体装置の製造方法
JP5916651B2 (ja) 電力用半導体装置の製造方法
US8253247B2 (en) Semiconductor device and method for manufacturing the same
JP4612550B2 (ja) パワーデバイス用ボンディングリボンおよびこれを用いたボンディング方法
JP5768643B2 (ja) 半導体装置およびその製造方法
JP2010287726A (ja) 半導体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2017135183A (ja) 半導体装置
US7560809B2 (en) Semiconductor device
JP2013004658A (ja) 電力用半導体装置及びその製造方法
JP2010016291A (ja) 配線基板及び半導体装置の製造方法
JP5217013B2 (ja) 電力変換装置およびその製造方法
JP5145168B2 (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees