JP2014120778A - 発光素子パッケージ - Google Patents

発光素子パッケージ Download PDF

Info

Publication number
JP2014120778A
JP2014120778A JP2013258482A JP2013258482A JP2014120778A JP 2014120778 A JP2014120778 A JP 2014120778A JP 2013258482 A JP2013258482 A JP 2013258482A JP 2013258482 A JP2013258482 A JP 2013258482A JP 2014120778 A JP2014120778 A JP 2014120778A
Authority
JP
Japan
Prior art keywords
light emitting
emitting device
wire
device package
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013258482A
Other languages
English (en)
Other versions
JP2014120778A5 (ja
JP6457713B2 (ja
Inventor
Byung Mok Kim
キム，ビョンモク
Young Jin No
ノ，ヨンジン
Bo Hee Kang
カン，ボヒ
Hiroshi Kodaira
洋 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2014120778A publication Critical patent/JP2014120778A/ja
Publication of JP2014120778A5 publication Critical patent/JP2014120778A5/ja
Application granted granted Critical
Publication of JP6457713B2 publication Critical patent/JP6457713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤボンディングの安定性ないし信頼性を確保した発光素子パッケージを提供する。
【解決手段】表面に少なくとも一つの電極パッド２８５ａが配置されるパッケージボディーとパッケージボディー上に配置され、電極パッドにワイヤ２４５ａによって電気的に接続される発光素子とパッケージボディーを貫通して形成されたビアホール電極とを含み、ワイヤは，発光素子及び電極パッドのうち少なくとも一つにステッチ（ｓｔｉｔｃｈ）をなし、ステッチ上に配置されたボンディングボール（ｂｏｎｄｉｎｇｂａｌｌ）２５５をさらに含み、ビアホール電極とステッチ及びボンディングボールとは互いに垂直方向に重ならない。
【選択図】図４Ａ

Description

実施例は、発光素子パッケージに関する。
半導体の３−５族または２−６族化合物半導体物質を用いた発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やレーザーダイオードのような発光素子は、薄膜成長技術及び素子材料の開発によって赤色、緑色、青色及び紫外線などの様々な色を具現することができ、蛍光物質を用いたり、色を組み合わせることによって効率の良い白色光線も具現可能であり、蛍光灯、白熱灯などの既存の光源に比べて低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性などの長所を有する。
したがって、光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極管（ＣＣＦＬ：Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ）を代替する発光ダイオードバックライト、蛍光灯や白熱電球を代替することができる白色発光ダイオード照明装置、自動車のヘッドライト及び信号灯にまで応用が拡大されている。
発光素子パッケージは、パッケージボディーに第１電極及び第２電極が配置され、パッケージボディーの底面に発光素子が配置され、第１電極及び第２電極と電気的に接続される。
図１は、従来の発光素子パッケージを示す図である。
発光素子パッケージ１００は、パッケージボディー１１０ａ，１１０ｂ，１１０ｃにキャビティ構造が形成され、キャビティの底面に発光素子１４０が配置される。パッケージボディー１１０ａ，１１０ｂ，１１０ｃの下部には放熱部１３０を配置することができ、放熱部１３０及び発光素子１４０は導電性接着層（図示せず）で固定することができる。
キャビティ内には、モールディング部１５０が発光素子１４０を取り囲んで保護することができる。モールディング部１５０は蛍光体１６０を含むことができ、発光素子１４０から放出された第１波長領域の光が蛍光体１６０を励起させ、蛍光体１６０で第２波長領域の光を放出することができる。
図２は、図１の‘Ａ１’または‘Ａ２’領域を詳細に示す図である。
ワイヤ１４５は、発光素子‘Ａ１’領域で発光素子１４０と接触し、‘Ａ２’領域で電極パッド７０と接触することができる。ワイヤ１４５は、（ａ）において‘Ｓ１’で表示された領域及び（ｂ）において‘Ｓ２’で表示された領域で細く伸びてステッチ（ｓｔｉｔｃｈ）をなしている。
図２の（ａ）では、電極パッド７０にワイヤ１４５が接触してステッチをなしており、（ｂ）では、パッケージボディー１１０ｂに形成されたビアホール電極８０と接触してステッチをなしている。
図２の（ａ）及び（ｂ）は全て図１の‘Ａ２’領域の実施例を示しているが、図１の‘Ａ１’領域でもワイヤ１４５が発光素子１４０上の電極パッドと接触したり、またはビアホールタイプの電極と接触することができる。
しかし、従来の発光素子パッケージは、次のような問題点がある。
特に、図２の（ｂ）のようにボンディングされるワイヤの場合、ビアホール電極８０の表面が、図示のように一部が凹んで配置されることがあり、したがって、ワイヤのステッチ部分がビアホール電極と正しくボンディングされないことがある。
実施例は、発光素子パッケージのワイヤボンディングの安定性ないし信頼性を確保しようとする。
実施例は、表面に少なくとも一つの電極パッドが配置されるパッケージボディーと；前記パッケージボディー上に配置され、前記電極パッドにワイヤによって電気的に接続される発光素子と；前記パッケージボディーを貫通して形成されたビアホール電極と；を含み、前記ワイヤは、前記発光素子及び電極パッドのうち少なくとも一つにステッチ（ｓｔｉｔｃｈ）をなし、前記ステッチ上に配置されたボンディングボール（ｂｏｎｄｉｎｇ ｂａｌｌ）をさらに含み、前記ビアホール電極と前記ステッチ及びボンディングボールとは互いに垂直方向に重ならない発光素子パッケージを提供する。
ワイヤは、1／４０〜１．５／４０ミリメートルの直径を有することができる。
ボンディングボールは、前記ステッチと接触するボディー（ｂｏｄｙ）と、前記ボディー上のテール（ｔａｉｌ）とを含むことができる。
ステッチは、０．３〜０．３５ミリメートルの線幅を有することができる。
発光素子から前記ビアホール電極までの距離は、前記発光素子から前記電極パッドまでの距離より近い領域に配置することができる。
発光素子パッケージは、前記パッケージボディー上の壁部を含み、前記発光素子パッケージは、少なくとも二つのセラミック層を含むことができる。
ビアホール電極は、それぞれのセラミック層のうち少なくとも一つのセラミック層に個別に形成することができる。
ビアホール電極と前記電極パッドとは電気的に接続され、前記発光素子は、前記電極パッドとワイヤで接続することができる。
ビアホール電極は、前記パッケージボディーの端部に隣接して形成することができる。
ビアホール電極は、前記パッケージボディーの角部のうち少なくとも一つに形成することができる。
ワイヤの直径と前記電極パッドの幅との比は、１：２〜１：３であってもよい。
ビアホール電極は、縁部のフレームと、前記フレームの下の導電層とセラミック層とを含むことができる。
実施例に係る発光素子パッケージは、ワイヤがＢＢＯＳ方式でボンディングされて、堅固なワイヤボンディング構造を有することができ、ビアホール電極がＰＫＧ及びワイヤボンディング用電極パッドの外郭に配置されて、ワイヤがボンディングされる電極パッドが従来より広く配置されることで、ワイヤボンディングの有効領域を十分に確保することができる。
従来の発光素子パッケージを示す図である。 図１の‘Ａ１’または‘Ａ２’領域を詳細に示す図である。 発光素子パッケージの一実施例の断面図である。 図３の‘Ｂ１’領域を詳細に示す図である。 図４Ａの‘Ｓ１’領域ないし‘Ｓ２’領域の一実施例を詳細に示す図である。 図４Ａの‘Ｓ１’領域ないし‘Ｓ２’領域の他の実施例を詳細に示す図である。 図３の発光素子パッケージの電極構造を示す図である。 発光素子パッケージが配置された照明装置の一実施例を示す図である。 発光素子パッケージが配置された映像表示装置の一実施例を示す図である。
以下、上記の目的を具体的に実現することができる本発明の実施例を、添付の図面を参照して説明する。
本発明に係る実施例の説明において、各構成要素（ｅｌｅｍｅｎｔ）の「上（上部）または下（下部）（ｏｎ ｏｒ ｕｎｄｅｒ）」に形成されると記載される場合において、上（上部）または下（下部）は、二つの構成要素が互いに直接（ｄｉｒｅｃｔｌｙ）接触したり、一つ以上の他の構成要素が前記二つの構成要素の間に配置されて（ｉｎｄｉｒｅｃｔｌｙ）形成されることを全て含む。また、「上（上部）」または「下（下部）」と表現される場合、一つの構成要素を基準にして上側方向のみならず、下側方向の意味も含むことができる。
図３は、発光素子パッケージの一実施例の断面図である。
実施例に係る発光素子パッケージ２００は、パッケージボディーが複数個の第１セラミック層２１０ａ，２１０ｂ，２１０ｃ，２１０ｄからなる。パッケージボディーは、高温同時焼成セラミック（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＨＴＣＣ）または低温同時焼成セラミック（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＬＴＣＣ）技術を用いて具現することができる。
パッケージボディーが多層のセラミック基板である場合、各層の厚さは同一であってもよく、異なっていてもよい。パッケージボディーは、窒化物または酸化物の絶縁性材質からなることができ、例えば、ＳｉＯ２、ＳｉｘＯｙ、Ｓｉ３Ｎｙ、ＳｉＯｘＮｙ、Ａｌ２Ｏ３またはＡｌＮを含むことができる。
複数個の第１セラミック層２１０ａ，２１０ｂ，２１０ｃ，２１０ｄの幅がそれぞれ異なっていてもよく、一部２１０ａ，２１０ｂは、発光素子パッケージ２００またはキャビティの底をなすことができ、他の一部２１０ｃ，２１０ｄは、キャビティを側壁をなすことができる。
上述した複数個の第１セラミック層２１０ａ，２１０ｂ，２１０ｃ，２１０ｄからなるキャビティの底面に発光素子が２４０ａ，２４０ｂが配置され、発光素子２４０ａ，２４０ｂは二つ以上が配置されてもよい。
発光素子２４０ａ，２４０ｂとワイヤ２４５ａ，２４５ｂを取り囲んでいるキャビティの内部にはモールディング部２５０が配置され、モールディング部２５０は、シリコン樹脂や蛍光体２６０を含むことができ、蛍光体２６０は、発光素子２４０ａ，２４０ｂから放出された第１波長領域の光をより長波長である第２波長領域の光に変換することができる。例えば、第１波長領域が紫外線領域であれば、第２波長領域は可視光線領域であってもよい。
また、モールディング部２５０の上部に金属蒸着またはメッキを行って、ガラスキャップ（Ｇｌａｓｓ ＣａｐまたはＬｉｄ）と共晶接合（Ｅｕｔｅｃｔｉｃ Ｂｏｎｄｉｎｇ）または溶接（Ｗｅｌｄｉｎｇ）などを適用して密封（Ｈｅｒｍｅｔｉｃ Ｓｅａｌｉｎｇ）したり、または複数個の第１セラミック層２１０ｄ，２１０ｃのように段差構造を有するようにし、その段差溝に非反射コーティングガラス（Ａｎｔｉ−ｒｅｆｌｅｃｔｉｎｇ ｇｌａｓｓ ｐｌａｔｅ）を、接着剤（ＵＶ Ｂｏｎｄ、熱硬化性Ｂｏｎｄなど）を適用したボンディングを通じて密封（Ｈｅｒｍｅｔｉｃ Ｓｅａｌｉｎｇ）してもよい。
発光素子は、複数の化合物半導体層、例えば、３族−５族元素の半導体層を用いたＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含み、発光素子は、青色、緑色または赤色などのような光を放出する有色発光素子であるか、またはＵＶを放出するＵＶ発光素子であってもよい。
上述した発光素子２４０ａ，２４０ｂは、垂直型発光素子または水平型発光素子であってもよく、それぞれ、第１導電型半導体層、活性層及び第２導電型半導体層を含む発光構造物を含むことができる。
第１導電型半導体層は、半導体化合物で形成することができ、例えば、３族−５族または２族−６族などの化合物半導体で形成することができる。また、第１導電型ドーパントがドープされてもよい。第１導電型半導体層がｎ型半導体層である場合、前記第１導電型ドーパントは、ｎ型ドーパントとして、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅを含むことができるが、これに限定されない。
前記第１導電型半導体層は、第１導電型半導体層のみで形成されたり、または前記第１導電型半導体層の下にアンドープ半導体層をさらに含むことができ、これに限定しない。
前記アンドープ半導体層は、前記第１導電型半導体層の結晶性の向上のために形成される層であって、前記ｎ型ドーパントがドープされないので前記第１導電型半導体層に比べて低い電気伝導性を有すること以外は、前記第１導電型半導体層と同一にすることができる。
第１導電型半導体層上に活性層を形成することができる。活性層は、第１導電型半導体層を通じて注入される電子と、以降に形成される第２導電型半導体層を通じて注入される正孔とが会って活性層（発光層）物質固有のエネルギーバンドによって決定されるエネルギーを有する光を放出する層である。
前記活性層は、二重接合構造（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ Ｊｕｎｃｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ）、単一井戸構造、多重井戸構造、量子線（Ｑｕａｎｔｕｍ−Ｗｉｒｅ）構造、または量子点（Ｑｕａｎｔｕｍ Ｄｏｔ）構造のうち少なくともいずれか一つで形成することができる。例えば、前記活性層は、トリメチルガリウムガス（ＴＭＧａ）、アンモニアガス（ＮＨ３）、窒素ガス（Ｎ２）、及びトリメチルインジウムガス（ＴＭＩｎ）が注入されて多重量子井戸構造が形成されてもよいが、これに限定されるものではない。
前記活性層の井戸層／障壁層は、例えば、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＧａＮ／ＡｌＧａＮ、ＩｎＡｌＧａＮ／ＧａＮ、ＧａＡｓ（ＩｎＧａＡｓ）／ＡｌＧａＡｓ、ＧａＰ（ＩｎＧａＰ）／ＡｌＧａＰのいずれか一つ以上のペア構造で形成されてもよいが、これに限定されない。前記井戸層は、前記障壁層のバンドギャップよりも小さいバンドギャップを有する物質で形成することができる。
前記活性層の上及び／又は下には導電型クラッド層（図示せず）を形成することができる。導電型クラッド層は、活性層の障壁層のバンドギャップよりさらに広いバンドギャップを有する半導体で形成することができる。例えば、導電型クラッド層は、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮまたは超格子構造を含むことができる。また、導電型クラッド層は、ｎ型またはｐ型にドーピングされてもよい。
そして、活性層上に第２導電型半導体層を形成することができる。第２導電型半導体層は、半導体化合物で形成することができ、例えば、第２導電型ドーパントがドープされた３族−５族化合物半導体で形成することができる。前記第２導電型半導体層は、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質を含むことができる。第２導電型半導体層がｐ型半導体層である場合に、前記第２導電型ドーパントは、ｐ型ドーパントとして、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどを含むことができるが、これに限定しない。
ここで、上述とは異なり、第１導電型半導体層がｐ型半導体層を含み、前記第２導電型半導体層がｎ型半導体層を含むこともできる。また、前記第１導電型半導体層上には、ｎ型またはｐ型半導体層を含む第３導電型半導体層を形成することもでき、これによって、上述した発光素子２４０ａ，２４０ｂは、ｎ−ｐ、ｐ−ｎ、ｎ−ｐ−ｎ、ｐ−ｎ−ｐ接合構造のうち少なくともいずれか一つを含むことができる。
そして、パッケージボディーが無機材質の第１セラミック層２１０ａ，２１０ｂ，２１０ｃ，２１０ｄからなっているので、約２８０ｎｍの波長を有する深紫外線（Ｄｅｅｐ ＵＶ）ＬＥＤ、または約３６５〜４０５ｎｍの波長を有する近紫外線（Ｎｅａｒ ＵＶ）ＬＥＤを含む発光素子２００を使用しても、発光素子２００から放出された紫外線光によってパッケージボディーが変色したり、変質する虞がないので、発光モジュールの信頼性を維持することができる。
本実施例において、パッケージボディーは、互いに同一の厚さを有する４個の第１セラミック層２１０ａ，２１０ｂ，２１０ｃ，２１０ｄからなっているが、より多くの個数の第１セラミック層からなってもよく、それぞれの第１セラミック層の厚さが互いに異なるように備えられてもよい。
図２は、パッケージ本体の表面に発光素子240a、240bが配置されており、発光素子240a、240bは、放熱部（230）の上に配置される。発光素子240a、240bは、導電性接着層286a、286b及び第3のセラミック層220を介して放熱部（230）と接触している。放熱部２３０は、熱伝導性に優れた物質からなることができ、特に、ＣｕＷからなることができる。図２では、一つの放熱部２３０が図示されているが、２個以上の放熱部に分けて配置してもよい。
放熱部２３０を第１セラミック層２１０ａ，２１０ｂの内部に配置することができ、放熱部２３０及び第１セラミック層２１０ａ，２１０ｂの上には第３セラミック層２２０及びクラック防止部２７０を配置することができ、クラック防止部２７０は第２セラミック層からなることができる。上述した第１セラミック層２１０ａ，２１０ｂの上の第３セラミック層２２０とクラック防止部２７０などをパッケージボディーと呼ぶこともでき、このとき、第１セラミック層２１０ｃ，２１０ｄは、壁部をなすことができる。
そして、クラック防止部２７０の一部ないし中心領域にオープン領域が形成され、上述したオープン領域を通じて第３セラミック層２２０が露出し、上述した第３セラミック層２２０の露出された領域の一部に発光素子２４０ａ，２４０ｂが配置されて、発光素子２４０ａ，２４０ｂが、第３セラミック層２２０を通じて放熱部２３０と熱接触することができる。
第１セラミック層２１０ｃ，２１０ｄがキャビティの側壁をなし、発光素子パッケージ２００において発光素子２４０ａ，２４０ｂの電気的な接続について、以下で説明する。
複数個の第１セラミック層２１０ａ，２１０ｂ、第３セラミック層２２０及びクラック防止部２７０に、複数個の第１電極パターン２８１ａ〜２８４ａ及び第２電極パターン２８１ｂ〜２８４ｂが配置され、それぞれの第１電極パターン２８１ａ〜２８４ａの間、第２電極パターン２８１ｂ〜２８４ｂの間には、それぞれ連結電極２９１ａ〜２９３ａ、２９１ｂ〜２９３ｂが配置される。
具体的に説明すると、次の通りである。
放熱部２３０が第１セラミック層２１０ａ，２１０ｂの内部に配置され、クラック防止部２７０にはそれぞれ、第１電極パッド２８５ａと第２電極パッド２８５ｂが配置され、発光素子２４０ａ，２４０ｂはそれぞれ、第１電極パッド２８５ａ及び第２電極パッド２８５ｂとワイヤ２４５ａ，２４５ｂでボンディングすることができ、ワイヤでボンディングするということは、電気的に接続されることを意味し、以下でも同一である。そして、第１電極パッド２８５ａ及び第２電極パッド２８５ｂはそれぞれ、第１電極パターン２８４ａ及び第２電極パターン２８４ｂと連結電極２９４ａ，２９４ｂで電気的に接続可能である。
上述した連結電極２９１ａ〜２９４ａ，２９１ｂ〜２９４ｂは、第１セラミック層２１０ａ，２１０ｂと第３セラミック層２２０及びクラック防止部２７０内に貫通孔を形成し、前記貫通孔に導電性物質を充填して形成することができ、ビアホール電極と呼ぶことができる。ビアホール電極は、それぞれのセラミック層、すなわち、第１セラミック層２１０ａ，２１０ｂと第３セラミック層２２０及びクラック防止部２７０ごとに個別に分離して形成することができる。
図３において、第１セラミック層２１０ａの下には、放熱部２３０と第２電極パターン２８１ａ，２８１ｂが露出して回路基板に直接電気的に接触することができ、放熱部２３０は電極パターンとして作用することができる。
そして、発光素子から前記ビアホール電極までの距離は、前記発光素子から前記電極パッドまでの距離より近い領域に配置することができる。
図４Ａは、図３の‘Ｂ１’領域を詳細に示す図であり、図４Ｂは、図４Ａの‘Ｓ１’領域ないし‘Ｓ２’領域の一実施例を詳細に示す図であり、図４Ｃは、図４Ａの‘Ｓ１’領域ないし‘Ｓ２’領域の他の実施例を詳細に示す図である。
以下では、図４Ａ乃至図４Ｃを参照して、上述した発光素子パッケージのワイヤのボンディング構造を詳細に説明する。
図４Ａにおいて、ワイヤ２４５ａが電極パッド２８５ａとボンディングされており、電極パッド２８５ａにはワイヤがステッチ（ｓｔｉｔｃｈ）をなし、ステッチ上にボンディングボール（ｂｏｎｄｉｎｇ ｂａｌｌ）２５５が配置されてＢＢＯＳ（Ｂａｌｌ ｂｏｎｄｉｎｇ ｏｎ ｓｔｉｔｃｈ）構造をなしている。ボンディングボール２５５は、ステッチと接触するボディー２５５ａと、ボディー２５５ａ上に接触し、ボディーより大きさが小さいテール（ｔａｉｌ）２５５ｂとからなることができる。
このような構造は、ワイヤ２４５ａが電極パッド２８５ａに接触する‘Ｂ１’領域の他に、発光素子２４０ａ，２４０ｂに接触する‘Ｂ２’領域にも適用することができる。
ワイヤ２４５ａは、図４Ｂに示すように、１〜１．５ミル（ｍｉｌ）の直径ｒ１を有することができる。薄すぎる場合、切れたり損傷することがあり、厚すぎる場合、光を遮断したり吸収することがある。ここで、１ミル（ｍｉｌ）は、約1／４０ミリメートルである。ワイヤ２４５ａのうち‘Ｓ’で表示された領域をステッチと言える、ワイヤ２４５ａのボンディング中にワイヤ２４５ａを切りながら形成されることができ、０．３〜０．３５ミリメートルの線幅ｒ２を有することができる。ステッチの場合、直径ではなく線幅ｒ２として定義する理由は、ワイヤ２４５ａの先端をカッティングしながら、ステッチ領域は一部が押下されて円形ではなく楕円形となり、線幅ｒ２は、ステッチの長手方向の直径を意味することができる。
図４Ｃに示した実施例は、ワイヤ２４５ａが、セラミック層であるクラック防止部２７０に形成されたビアホールである連結電極２９４ａと直接接続され、図４Ａに示した実施例と同様に、ステッチ及びボンディングボール２５５でビアホール電極２９４ａと接続されている。ビアホール電極２９４ａは、クラック防止部２７０を貫通して形成され、内部の導電層２９４ａ１と、導電層２９４ａ１の周縁のフレーム２９４ａ２とを含んでなることができる。
上述したＢＢＯＳ方式でボンディングされたワイヤは、ステッチ領域のワイヤにボンディングボールが圧力を加えることで、堅固なワイヤボンディング構造を有することができる。そして、図４Ｃの場合も、ビアホール上にステッチボンディングを行った後にボールボンディングされて、ビアホールの上部面の平坦度が、“凹み”または“貫通（中空）”形状などで不安定なこともあるため、図５などで示すように、パッケージの外郭にビアホールを位置させることができ、このとき、ビアホールは、ステッチ及びボンディングボールと互いに垂直方向に重ならないように配置することができる。
図５は、図３の発光素子パッケージの電極構造を示す図である。
発光素子パッケージ内に４個の発光素子が配置されるので、図５において、４個の導電性接着層２８６ａ〜２８６ｂと、第１電極パッド〜第４電極パッド２８５ａ〜２８５ｄを配置することができる。上述した４個の導電性接着層２８６ａ〜２８６ｄは互いに同一の極性を有することができ、第１電極パッド〜第４電極パッド２８５ａ〜２８５ｄは互いに同一の極性を示し、上述した４個の導電性接着層２８６ａ〜２８６ｄとは異なる極性を有することができる。
図５において、上述したキャビティの側壁をなす第１セラミック層２１０ｃ，２１０ｄが外郭に図示され、クラック防止部２７０をなす第２セラミック層と、キャビティの底面をなす第３セラミック層２２０とが中央に露出している。図５において、図３で最も上に配置された第１セラミック層２１０ｃ，２１０ｄの幅ｄ３が最も広く見え、２番目に上に配置されたクラック防止部２７０の幅ｄ２はそれより狭く見え、キャビティの底面をなす第３セラミック層２２０は最も狭い幅ｄ１で示されている。
上述した４個の導電性接着層２８６ａ〜２８６ｄと、第１電極パッド〜第４電極パッド２８５ａ〜２８５ｄの配置は、キャビティの底面をなす第３セラミック層２２０の真ん中に対して対称をなすことができる。そして、２個の第３電極パターン１５１，１５２にはツェナーダイオードが配置されることができる。
ビアホール電極の位置は、電極パッドよりも外郭領域に配置することができる。同図において、パッケージボディーの端部に隣接して配置されており、第１電極パッド〜第４電極パッド２８５ａ〜２８５ｄよりも点線で示されているビアホール電極がさらに外郭に配置されることが、図５に示されている。ビアホール電極は、パッケージボディーをなす第２セラミック層であるクラック防止部２７０の４個の角部にそれぞれ２個ずつ配置されている。ビアホール電極が外郭に配置されることによって、ワイヤをボンディングすることができる第１電極パッド〜第４電極パッド２８５ａ〜２８５ｄが、従来より広く配置されて、ワイヤボンディングの有効領域を十分に確保することができる。
図５において、電極パッドの幅、すなわち、第１電極パッド〜第４電極パッド２８５ａ〜２８５ｄの幅ｗは、上述したワイヤの直径の２倍乃至３倍とすることができる。幅ｗが狭すぎる場合、ワイヤのボンディングが難しく、広すぎる場合、発光素子パッケージの内部空間の適切な配分が難しくなることがある。
実施例に係る発光素子パッケージは、複数個が基板上にアレイされ、前記発光素子パッケージの光経路上に光学部材である導光板、プリズムシート、拡散シートなどを配置することができる。このような発光素子パッケージ、基板、光学部材は、ライトユニットとして機能することができる。更に他の実施例は、上述した各実施例に記載された半導体素子または発光素子パッケージを含む表示装置、指示装置、照明システムとして具現することができ、例えば、照明システムは、ランプ、街灯を含むことができる。以下では、上述した発光素子パッケージが配置された照明システムの一実施例として、ヘッドランプとバックライトユニットを説明する。
図６は、発光素子パッケージを含むヘッドランプの一実施例を示す図である。
実施例に係るヘッドランプ４００は、発光素子パッケージが配置された発光素子モジュール４０１から放出された光が、リフレクタ４０２とシェード４０３で反射された後、レンズ４０４を透過して車体の前方に向かうことができる。
上述したように、前記発光素子モジュール４０１に使用される発光素子パッケージは、ワイヤがＢＢＯＳ方式でボンディングされて、堅固なワイヤボンディング構造を有することができ、ビアホール電極が外郭に配置されて、ワイヤがボンディングされる電極パッドが従来より広く配置されることで、ワイヤボンディングの領域を十分に確保することができる。
図７は、発光素子パッケージを含む映像表示装置の一実施例を示す図である。
図示のように、本実施例に係る映像表示装置５００は、光源モジュールと、ボトムカバー５１０上の反射板５２０と、前記反射板５２０の前方に配置され、前記光源モジュールから放出される光を映像表示装置の前方にガイドする導光板５４０と、前記導光板５４０の前方に配置される第１プリズムシート５５０及び第２プリズムシート５６０と、前記第２プリズムシート５６０の前方に配置されるパネル５７０と、前記パネル５７０の前方に配置されるカラーフィルター５８０と、を含んでなる。
光源モジュールは、回路基板５３０上の発光素子パッケージ５３５を含んでなる。ここで、回路基板５３０はＰＣＢなどを使用することができ、発光素子パッケージ５３５は、図３などで説明した通りである。
ボトムカバー５１０は、映像表示装置５００内の構成要素を収納することができる。反射板５２０は、本図でのように別途の構成要素として設けてもよく、導光板５４０の後面や、前記ボトムカバー５１０の前面に反射度の高い物質でコーティングする形態で設けることも可能である。
反射板５２０は、反射率が高く、超薄型に形成可能な素材を使用することができ、ポリエチレンテレフタレート（ＰｏｌｙＥｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔａｌａｔｅ;ＰＥＴ）を使用することができる。
導光板５４０は、発光素子パッケージモジュールから放出される光を散乱させて、その光が液晶表示装置の画面の全領域にわたって均一に分布されるようにする。したがって、導光板５４０は、屈折率及び透過率の良い材料からなり、ポリメチルメタクリレート（ＰｏｌｙＭｅｔｈｙｌＭｅｔｈＡｃｒｙｌａｔｅ；ＰＭＭＡ）、ポリカーボネート（ＰｏｌｙＣａｒｂｏｎａｔｅ；ＰＣ）、またはポリエチレン（ＰｏｌｙＥｔｈｙｌｅｎｅ；ＰＥ）などで形成することができる。また、導光板５４０を省略すると、エアーガイド方式の表示装置を具現することができる。
前記第１プリズムシート５５０は、支持フィルムの一面に、透光性で且つ弾性を有する重合体材料で形成され、前記重合体は、複数個の立体構造が反復して形成されたプリズム層を有することができる。ここで、前記複数個のパターンは、図示のように、山と谷が反復的にストライプタイプに備えられてもよい。
前記第２プリズムシート５６０において支持フィルムの一面の山と谷の方向は、前記第１プリズムシート５５０内の支持フィルムの一面の山と谷の方向と垂直をなすことができる。これは、光源モジュールと反射シートから伝達された光を前記パネル５７０の全方向に均一に分散するためである。
本実施例において、前記第１プリズムシート５５０と第２プリズムシート５６０が光学シートを構成するが、前記光学シートは、他の組み合わせ、例えば、マイクロレンズアレイからなってもよく、拡散シートとマイクロレンズアレイとの組み合わせ、または一つのプリズムシートとマイクロレンズアレイとの組み合わせなどからなってもよい。
前記パネル５７０としては液晶表示パネル（Ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）を配置できるが、液晶表示パネル５６０の他に、光源を必要とする他の種類のディスプレイ装置を備えることもできる。
前記パネル５７０は、ガラスボディーの間に液晶が位置し、光の偏光性を用いるために偏光板を両ガラスボディーに載せた状態となっている。ここで、液晶は、液体と固体の中間的な特性を有し、液体のように流動性を有する有機分子である液晶が結晶のように規則的に配列された状態を有するものであって、前記分子配列が外部電界によって変化する性質を用いて画像を表示する。
表示装置に使用される液晶表示パネルは、アクティブマトリクス（Ａｃｔｉｖｅ Ｍａｔｒｉｘ）方式であって、各画素に供給される電圧を調節するスイッチとしてトランジスタを使用する。
前記パネル５７０の前面にはカラーフィルタ５８０が備えられ、前記パネル５７０から投射された光を、それぞれの画素毎に赤色と緑色及び青色の光のみを透過するので、画像を表現することができる。
本実施例に係る映像表示装置に配置された発光素子パッケージは、ワイヤがＢＢＯＳ方式でボンディングされて、堅固なワイヤボンディング構造を有することができ、ビアホール電極が外郭に配置されて、ワイヤがボンディングされる電極パッドが従来より広く配置されることで、ワイヤボンディングの有効領域を十分に確保することができる。
以上、実施例を中心に説明したが、これは単なる例示であり、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲で、以上で例示していない様々な変形及び応用が可能であるということが理解されるであろう。例えば、実施例に具体的に示した各構成要素は変形実施が可能である。そして、このような変形及び応用に係る差異点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈しなければならない。
７０ 電極パッド
８０ ビアホール電極
１００，２００ 発光素子パッケージ
１１０ａ，１１０ｂ，１１０ｃ パッケージボディー
１３０，２３０ 放熱部
１４０，２４０ａ，２４０ｂ 発光素子
１４５，２４５ａ，２４５ｂ ワイヤ
１５０，２５０ モールディング部
１５１，１５２ 第３電極パターン
１６０，２６０ 蛍光体
２１０ａ，２１０ｂ，２１０ｃ，２１０ｄ 第１セラミック層
２２０ 第３セラミック層
２７０ クラック防止部
２８１ａ〜２８４ａ 第１電極パターン
２８１ｂ〜２８４ｂ 第２電極パターン
２８５ａ 第１電極パッド
２８５ｂ 第２電極パッド
２８６ａ〜２８６ｄ 導電性接着層
２９１ａ〜２９４ａ，２９１ｂ〜２９４ｂ 連結電極

Claims (20)

  1. 表面に少なくとも一つの電極パッドが配置されるパッケージボディーと、
    前記パッケージボディー上に配置され、前記電極パッドにワイヤによって電気的に接続される発光素子とを含み、
    前記ワイヤは前記発光素子及び電極パッドのうち少なくとも一つにステッチ（ｓｔｉｔｃｈ）をなし、前記ステッチ上にボンディングボール（ｂｏｎｄｉｎｇ ｂａｌｌ）が配置された、発光素子パッケージ。
  2. 前記パッケージボディーを貫通して形成されたビアホール電極をさらに含み、
    前記ビアホール電極と前記ステッチ及びボンディングボールとは互いに垂直方向に重ならない、請求項１に記載の発光素子パッケージ。
  3. 前記ワイヤは、1／４０〜１．５／４０ミリメートルの直径を有する、請求項１に記載の発光素子パッケージ。
  4. 前記ボンディングボールは、前記ステッチと接触するボディー（ｂｏｄｙ）と、前記ボディー上のテール（ｔａｉｌ）とを含む、請求項１に記載の発光素子パッケージ。
  5. 前記ステッチは、０．３〜０．３５ミリメートルの線幅を有する、請求項１に記載の発光素子パッケージ。
  6. 前記発光素子から前記ビアホール電極までの距離は、前記発光素子から前記電極パッドまでの距離よりも近い領域に配置された、請求項１に記載の発光素子パッケージ。
  7. 前記発光素子パッケージは、前記パッケージボディー上の壁部を含み、前記発光素子パッケージは、少なくとも二つのセラミック層を含む、請求項１に記載の発光素子パッケージ。
  8. 前記ビアホール電極は、それぞれのセラミック層のうち少なくとも一つのセラミック層に個別に形成される、請求項７に記載の発光素子パッケージ。
  9. 前記ビアホール電極と前記電極パッドとは電気的に接続され、前記発光素子は、前記電極パッドとワイヤで接続される、請求項１に記載の発光素子パッケージ。
  10. 前記ビアホール電極は、前記パッケージボディーの端部に隣接して形成される、請求項１に記載の発光素子パッケージ。
  11. 前記ビアホール電極は、前記パッケージボディーの角部のうち少なくとも一つに形成される、請求項１に記載の発光素子パッケージ。
  12. 前記ワイヤの直径と前記電極パッドの幅との比は、１：２〜１：３である、請求項１に記載の発光素子パッケージ。
  13. 前記ビアホール電極は、縁部のフレームと、前記フレームの内部の導電層とを含む、請求項１に記載の発光素子パッケージ。
  14. 表面に少なくとも一つの電極パッドが配置されるパッケージボディーと、
    前記パッケージボディー上に配置され、前記電極パッドにワイヤによって電気的に接続される発光素子と、
    前記発光素子と電極パッドにそれぞれ電気的に接続されたワイヤとを含み、
    前記発光素子及び電極パッドと接触する領域で、前記ワイヤ上にボンディングボールが配置された、発光素子パッケージ。
  15. 前記ボンディングボールは、前記ワイヤと接触するボディー（ｂｏｄｙ）と、前記ボディー上のテール（ｔａｉｌ）とを含む、請求項１４に記載の発光素子パッケージ。
  16. 前記ワイヤの直径と前記電極パッドの幅との比は、１：２〜１：３である、請求項１４に記載の発光素子パッケージ。
  17. 前記ワイヤは、1／４０〜１．５／４０ミリメートルの直径を有する、請求項１４に記載の発光素子パッケージ。
  18. 前記ワイヤと接触する領域で前記電極パッドの表面に凹部が形成された、請求項１４に記載の発光素子パッケージ。
  19. 前記発光素子及び電極パッドと接触する領域での前記ワイヤの直径は、他の領域での前記ワイヤの直径よりも小さい、請求項１４に記載の発光素子パッケージ。
  20. 前記電極パッドは、フレームと、フレームの内部の導電層とを含み、前記導電層は、前記ボンディングボールと対応して位置する、請求項１４に記載の発光素子パッケージ。
JP2013258482A 2012-12-14 2013-12-13 発光素子パッケージ Active JP6457713B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0146331 2012-12-14
KR1020120146331A KR102007404B1 (ko) 2012-12-14 2012-12-14 발광소자 패키지

Publications (3)

Publication Number Publication Date
JP2014120778A true JP2014120778A (ja) 2014-06-30
JP2014120778A5 JP2014120778A5 (ja) 2017-01-26
JP6457713B2 JP6457713B2 (ja) 2019-01-23

Family

ID=49759174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013258482A Active JP6457713B2 (ja) 2012-12-14 2013-12-13 発光素子パッケージ

Country Status (5)

Country Link
US (1) US9437791B2 (ja)
EP (1) EP2744001A3 (ja)
JP (1) JP6457713B2 (ja)
KR (1) KR102007404B1 (ja)
CN (1) CN103872211B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020025034A (ja) * 2018-08-08 2020-02-13 ローム株式会社 Ｌｅｄパッケージ、ｌｅｄ表示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140039740A (ko) 2012-09-25 2014-04-02 엘지이노텍 주식회사 발광소자 패키지
KR20160017849A (ko) * 2014-08-06 2016-02-17 서울바이오시스 주식회사 고출력 발광 장치 및 그 제조 방법
CN104465950A (zh) * 2014-12-02 2015-03-25 深圳市华星光电技术有限公司 一种发光二极管以及发光二极管的制造方法
JP2016138901A (ja) * 2015-01-26 2016-08-04 株式会社日立エルジーデータストレージ 光モジュール、及び走査型画像表示装置
DE102015205354A1 (de) * 2015-03-24 2016-09-29 Osram Gmbh Optoelektronische Baugruppe und Verfahren zum Herstellen einer optoelektronischen Baugruppe
CN106486590A (zh) * 2015-08-26 2017-03-08 深圳市斯迈得半导体有限公司 一种通用于应用线材焊线技术中的混合焊线装置
US20170356640A1 (en) 2016-06-10 2017-12-14 Innotec, Corp. Illumination assembly including thermal energy management
CN106601701B (zh) * 2017-01-19 2023-03-28 贵州煜立电子科技有限公司 大功率二端表面引出脚电子元器件立体封装方法及结构
DE102017117165B4 (de) * 2017-07-28 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
CN107644894B (zh) * 2017-09-18 2023-11-24 京东方科技集团股份有限公司 一种有机电致发光器件、其制备方法及显示装置
CN109713107A (zh) * 2018-12-13 2019-05-03 佛山市国星光电股份有限公司 支架结构、led器件和灯组阵列

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101147A (ja) * 1998-09-22 2000-04-07 Nichia Chem Ind Ltd 半導体装置及びその製造方法
JP2001308388A (ja) * 2000-04-27 2001-11-02 Rohm Co Ltd チップ型発光素子
JP2006128511A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
JP2006303419A (ja) * 2004-12-03 2006-11-02 Ngk Spark Plug Co Ltd セラミック基板
JP2007088220A (ja) * 2005-09-22 2007-04-05 Renesas Technology Corp 半導体装置の製造方法
JP2007123482A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法
JP2008041811A (ja) * 2006-08-03 2008-02-21 Ngk Spark Plug Co Ltd 配線基板および多数個取り配線基板ならびにその製造方法
US20080136022A1 (en) * 2006-12-11 2008-06-12 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
US20080179618A1 (en) * 2007-01-26 2008-07-31 Ching-Tai Cheng Ceramic led package
JP2008288536A (ja) * 2007-05-21 2008-11-27 Panasonic Electric Works Co Ltd 表面実装型セラミック基板
JP2009094213A (ja) * 2007-10-05 2009-04-30 Panasonic Electric Works Co Ltd 発光装置
JP2009099923A (ja) * 2007-09-29 2009-05-07 Kyocera Corp 発光素子収納用パッケージ、発光装置ならびに発光素子収納用パッケージおよび発光装置の製造方法
JP2009239116A (ja) * 2008-03-27 2009-10-15 Sharp Corp 発光装置
JP2010073747A (ja) * 2008-09-16 2010-04-02 Sharp Corp ワイヤボンディング方法及び半導体装置
US20110089463A1 (en) * 2009-10-19 2011-04-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light Source
JP2011205009A (ja) * 2010-03-26 2011-10-13 Kyocera Corp 表面実装型発光素子用配線基板および発光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
JPS6457725A (en) * 1987-08-28 1989-03-06 Taiyo Yuden Kk Wire bonding method
US6071371A (en) * 1998-02-02 2000-06-06 Delco Electronics Corporation Method of simultaneously attaching surface-mount and chip-on-board dies to a circuit board
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP2006032804A (ja) * 2004-07-20 2006-02-02 Koha Co Ltd 発光装置およびその製造方法
JP2006303069A (ja) * 2005-04-19 2006-11-02 Sumitomo Metal Electronics Devices Inc 発光素子搭載用パッケージ
SG135066A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
JP2008135526A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 発光素子用連結基板および発光装置連結基板
US20080197461A1 (en) * 2007-02-15 2008-08-21 Taiwan Semiconductor Manufacturing Co.,Ltd. Apparatus for wire bonding and integrated circuit chip package
JP4177874B2 (ja) * 2007-03-28 2008-11-05 京セラ株式会社 発光装置
US20100072511A1 (en) * 2008-03-25 2010-03-25 Lin Charles W C Semiconductor chip assembly with copper/aluminum post/base heat spreader
US8354743B2 (en) * 2010-01-27 2013-01-15 Honeywell International Inc. Multi-tiered integrated circuit package
CN102479907B (zh) * 2010-11-30 2015-01-07 展晶科技(深圳)有限公司 发光二极管封装结构
KR20120069291A (ko) * 2010-12-20 2012-06-28 삼성엘이디 주식회사 발광다이오드 패키지
KR101805118B1 (ko) * 2011-05-30 2017-12-05 엘지이노텍 주식회사 발광소자패키지

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101147A (ja) * 1998-09-22 2000-04-07 Nichia Chem Ind Ltd 半導体装置及びその製造方法
JP2001308388A (ja) * 2000-04-27 2001-11-02 Rohm Co Ltd チップ型発光素子
JP2006128511A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
JP2006303419A (ja) * 2004-12-03 2006-11-02 Ngk Spark Plug Co Ltd セラミック基板
JP2007088220A (ja) * 2005-09-22 2007-04-05 Renesas Technology Corp 半導体装置の製造方法
JP2007123482A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法
JP2008041811A (ja) * 2006-08-03 2008-02-21 Ngk Spark Plug Co Ltd 配線基板および多数個取り配線基板ならびにその製造方法
US20080136022A1 (en) * 2006-12-11 2008-06-12 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
US20080179618A1 (en) * 2007-01-26 2008-07-31 Ching-Tai Cheng Ceramic led package
JP2008288536A (ja) * 2007-05-21 2008-11-27 Panasonic Electric Works Co Ltd 表面実装型セラミック基板
JP2009099923A (ja) * 2007-09-29 2009-05-07 Kyocera Corp 発光素子収納用パッケージ、発光装置ならびに発光素子収納用パッケージおよび発光装置の製造方法
JP2009094213A (ja) * 2007-10-05 2009-04-30 Panasonic Electric Works Co Ltd 発光装置
JP2009239116A (ja) * 2008-03-27 2009-10-15 Sharp Corp 発光装置
JP2010073747A (ja) * 2008-09-16 2010-04-02 Sharp Corp ワイヤボンディング方法及び半導体装置
US20110089463A1 (en) * 2009-10-19 2011-04-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light Source
JP2011205009A (ja) * 2010-03-26 2011-10-13 Kyocera Corp 表面実装型発光素子用配線基板および発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020025034A (ja) * 2018-08-08 2020-02-13 ローム株式会社 Ｌｅｄパッケージ、ｌｅｄ表示装置

Also Published As

Publication number Publication date
KR102007404B1 (ko) 2019-08-05
US20140167095A1 (en) 2014-06-19
KR20140077478A (ko) 2014-06-24
JP6457713B2 (ja) 2019-01-23
EP2744001A2 (en) 2014-06-18
CN103872211A (zh) 2014-06-18
EP2744001A3 (en) 2014-12-10
US9437791B2 (en) 2016-09-06
CN103872211B (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
JP6457713B2 (ja) 発光素子パッケージ
JP6629382B2 (ja) 発光素子パッケージ
TWI546984B (zh) 發光元件模組
KR102239625B1 (ko) 발광 소자
KR20160054776A (ko) 발광 모듈, 이 모듈을 포함하는 백 라이트 유닛 및 이 유닛을 포함하는 표시 장치
JP2014096591A (ja) 発光素子
US8053805B2 (en) Light emitting device, light emitting device and package, and lighting system
US8008685B2 (en) Light emitting device, method of manufacturing light emitting device, light emitting device package, and lighting system
KR102398384B1 (ko) 발광 다이오드 패키지와 그의 제조 방법, 이를 이용한 백라이트 유닛과 액정 표시 장치
KR20200126290A (ko) 조명 모듈 및 이를 구비한 조명 장치
KR20130072413A (ko) 발광소자 패키지 및 이를 포함하는 조명시스템
KR102584543B1 (ko) 조명 모듈 및 이를 구비한 조명 장치
KR102287337B1 (ko) 광원 패키지 및 이를 장착한 백라이트 유닛
KR20140092088A (ko) 발광소자 패키지
KR102119746B1 (ko) 발광소자 및 발광소자 패키지
KR101807111B1 (ko) 발광 소자 및 그 제조방법
KR101831276B1 (ko) 발광소자 패키지
KR20190022210A (ko) 반도체 소자 및 반도체 모듈
KR20140023683A (ko) 발광소자 패키지
KR20140053515A (ko) 발광소자 패키지
KR20150007735A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181221

R150 Certificate of patent or registration of utility model

Ref document number: 6457713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250