JP3584930B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3584930B2
JP3584930B2 JP2002041680A JP2002041680A JP3584930B2 JP 3584930 B2 JP3584930 B2 JP 3584930B2 JP 2002041680 A JP2002041680 A JP 2002041680A JP 2002041680 A JP2002041680 A JP 2002041680A JP 3584930 B2 JP3584930 B2 JP 3584930B2
Authority
JP
Japan
Prior art keywords
wire
bump
semiconductor device
electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002041680A
Other languages
English (en)
Other versions
JP2003243442A (ja
Inventor
卓也 高橋
浩之 冨松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002041680A priority Critical patent/JP3584930B2/ja
Priority to US10/347,299 priority patent/US7064425B2/en
Priority to CNB031037771A priority patent/CN1280884C/zh
Publication of JP2003243442A publication Critical patent/JP2003243442A/ja
Application granted granted Critical
Publication of JP3584930B2 publication Critical patent/JP3584930B2/ja
Priority to US11/410,129 priority patent/US7314818B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置の製造で、電極上のバンプに、複数のワイヤを重ねてボンディングすることが知られている。これによれば、バンプを無駄に大きくすることなく、小型の半導体装置を製造することができる。その一方で、ワイヤを重ねてボンディングする場合に、上側にワイヤのボンディング工程において、下側のワイヤとバンプとの接続不良を発生させないことが重要である。
【０００３】
本発明は、上述した課題を解決するためのものであり、その目的は、複数のワイヤを確実かつ安定した状態でバンプにボンディングすることである。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）第１のワイヤの先端部を第１の電極にボンディングし、
（ｂ）前記第１のワイヤを前記第１の電極から第２の電極上のバンプまで引き出し、
（ｃ）前記第１のワイヤの一部を押し潰して前記バンプにボンディングし、
（ｄ）第２のワイヤにおけるボール状に形成された先端部を、ツールによって、前記第１のワイヤに少なくとも一部を重ねて、前記バンプにボンディングすることを含み、
前記（ｄ）工程で、前記第２のワイヤの前記先端部及び前記ツールによって、前記第１のワイヤのうち、ボンディングによって潰れていない部分を潰さずにボンディング工程を行う。
【０００５】
本発明によれば、第２のワイヤの先端部及びツールによって、第１のワイヤの潰れていない部分を潰さずにボンディング工程を行うので、第１のワイヤとバンプとの接続不良を発生させることなく、第２のワイヤをバンプにボンディングすることができる。したがって、複数のワイヤを確実かつ安定した状態でバンプにボンディングすることができる。
【０００６】
（２）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第２のワイヤの前記先端部の中心を、前記バンプにおける前記第１のワイヤの引き出し方向の中心を超える部分に配置してボンディング工程を行ってもよい。
【０００７】
これによって、例えば、バンプが第１のワイヤの引き出し方向に幅広くなっていれば、バンプと第２のワイヤとの接合領域を広く確保することができる。さらに、例えば、バンプが第１のワイヤの引き出し方向に従って低くなっていれば、第２のワイヤの先端部をバンプに載せやすくなる。したがって、確実かつ安定した状態で、第２のワイヤの先端部をバンプにボンディングすることができる。
【０００８】
（３）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第２のワイヤの前記先端部及び前記ツールを、前記第１のワイヤの径が約１／２以下に潰れた部分を除く部分に接触させずにボンディング工程を行ってもよい。
【０００９】
これによって、より確実に、第１のワイヤとバンプとの接合不良を発生させるのを防止することができる。
【００１０】
（４）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第２のワイヤの前記先端部及び前記ツールを、前記第１のワイヤの径が約１／３以下に潰れた部分を除く部分に接触させずにボンディング工程を行ってもよい。
【００１１】
これによって、より確実に、第１のワイヤとバンプとの接合不良を発生させるのを防止することができる。
【００１２】
（５）この半導体装置の製造方法において、
第３の電極上に他のバンプを設けることをさらに含み、
前記（ｄ）工程後に、前記第２のワイヤを、前記第２の電極から前記第３の電極上のバンプまで引き出し、前記第３の電極上のバンプにボンディングすることをさらに含んでもよい。
【００１３】
（６）この半導体装置の製造方法において、
前記ツールは、前記第２のワイヤを挿通する穴を有し、
前記（ｄ）工程で、前記ツールにおける前記穴の開口端部によって、ボンディング工程を行ってもよい。
【００１４】
（７）この半導体装置の製造方法において、
前記（ｃ）工程で、前記第１のワイヤの一部を、前記バンプにおける前記第１のワイヤの引き出し方向の中心又はそれを超えた部分にボンディングしてもよい。
【００１５】
これによれば、例えば、第１のワイヤのうち、バンプから第１の電極側にはみ出る部分を押圧するのを避けることができる。これによって、第１のワイヤが垂れるのを防止することができる。
【００１６】
（８）この半導体装置の製造方法において、
前記（ｃ）工程で、前記バンプの一部を押し潰してもよい。
【００１７】
これによれば、バンプのうち、潰れていない部分を支点として、第１のワイヤを第２の電極とは反対方向（上方）に引き上げることができる。そのため、第１のワイヤと、第２の電極が形成された部材と、が接触するのを防止することができる。
【００１８】
（９）この半導体装置の製造方法において、
前記（ｃ）工程で、前記バンプを、前記第１のワイヤの前記バンプへの引き出し方向に幅広くなるように形成してもよい。
【００１９】
これによって、第２のワイヤを、バンプにボンディングしやすくすることができる。
【００２０】
（１０）この半導体装置の製造方法において、
前記（ｃ）工程で、前記バンプを、前記第１のワイヤの前記バンプへの引き出し方向に従って低くなるように形成してもよい。
【００２１】
これによって、第２のワイヤを、バンプにボンディングしやすくすることができる。
【００２２】
（１１）この半導体装置の製造方法において、
前記ツールは、前記第２のワイヤを挿通する穴を有し、
前記（ｄ）工程で、前記ツールにおける前記穴の開口端部によってボンディング工程を行ってもよい。
【００２３】
（１２）この半導体装置の製造方法において、
前記（ａ）工程前に行う前記バンプを形成する工程であって、
（ｅ）第３のワイヤにおけるボール状に形成された先端部を、前記第２の電極にボンディングし、
（ｆ）前記第３のワイヤの一部を、ボンディングされた前記先端部から引き出し、
（ｇ）前記第３のワイヤのうち前記先端部から連続する部分を前記先端部上で押し潰して、前記第２の電極上に前記バンプを形成し、
（ｈ）前記第２の電極上に前記バンプを残して、前記第３のワイヤを切断することをさらに含んでもよい。
【００２４】
これによれば、ほぼ平らな面を有するバンプを、電極上に簡単に形成することができる。
【００２５】
（１３）この半導体装置の製造方法において、
前記（ｇ）工程で、前記バンプを、前記電極に接続される下端部と、ほぼ平らな面を有する上端部と、を有するように形成してもよい。
【００２６】
（１４）この半導体装置の製造方法において、
前記（ｇ）工程で、前記バンプの前記上端部を、前記バンプに接続される前記第１のワイヤの前記バンプへの引き出し方向に幅広くなるように形成してもよい。
【００２７】
これによって、第１のワイヤを、バンプの上端部にボンディングしやすくすることができる。
【００２８】
（１５）この半導体装置の製造方法において、
前記（ｇ）工程で、前記バンプの前記上端部を、前記バンプに接続される前記第１のワイヤの前記バンプへの引き出し方向に従って低くなるように形成してもよい。
【００２９】
これによって、第１のワイヤを、バンプの上端部にボンディングしやすくすることができる。
【００３０】
（１６）本発明に係る半導体装置は、上記方法によって製造されてなる。
【００３１】
（１７）本発明に係る半導体装置は、第１の電極となる部分を有するリードと、
集積回路及び第２の電極を有し、前記第２の電極上のバンプを有する第１の半導体チップと、
集積回路及び第３の電極を有する第２の半導体チップと、
第１の端部が前記第１の電極に電気的に接続されるとともに、第２の端部が前記バンプに電気的に接続された第１のワイヤと、
ボール状をなす第１の端部が前記バンプに、前記第１のワイヤに少なくとも一部を重ねて電気的に接続され、かつ、第２の端部が前記第３の電極に電気的に接続された第２のワイヤと、
を含み、
前記第２のワイヤの前記第１の端部の中心は、前記バンプにおける前記第１のワイヤの前記バンプへの引き出し方向の中心を超える部分に配置されてなる。
【００３２】
本発明によれば、第１のワイヤとバンプとの接続不良を発生させることなく、第２のワイヤをバンプにボンディングすることができる。また、例えば、バンプが第１のワイヤの引き出し方向に幅広くなっていれば、バンプと第２のワイヤとの接合領域を広く確保することができる。さらに、例えば、バンプが第１のワイヤの引き出し方向に従って低くなっていれば、第２のワイヤの先端部をバンプに載せやすくなる。したがって、確実かつ安定した状態で、複数のワイヤをバンプにボンディングすることができる。
【００３３】
（１８）本発明に係る半導体装置は、集積回路及び第１の電極を有する第１の半導体チップと、
集積回路及び第２の電極を有し、前記第２の電極上のバンプを有する第２の半導体チップと、
集積回路及び第３の電極を有する第３の半導体チップと、
前記第１、第２及び第３の半導体チップのいずれかに電気的に接続されたリードと、
第１の端部が前記第１の電極に電気的に接続されるとともに、第２の端部が前記バンプに電気的に接続された第１のワイヤと、
ボール状をなす第１の端部が前記バンプに、前記第１のワイヤに少なくとも一部を重ねて電気的に接続され、かつ、第２の端部が前記第３の電極に電気的に接続された第２のワイヤと、
を含み、
前記第２のワイヤの前記第１の端部の中心は、前記バンプにおける前記第１のワイヤの前記バンプへの引き出し方向の中心を超える部分に配置されてなる。
【００３４】
本発明によれば、第１のワイヤとバンプとの接続不良を発生させることなく、第２のワイヤをバンプにボンディングすることができる。また、例えば、バンプが第１のワイヤの引き出し方向に幅広くなっていれば、バンプと第２のワイヤとの接合領域を広く確保することができる。さらに、例えば、バンプが第１のワイヤの引き出し方向に従って低くなっていれば、第２のワイヤの先端部をバンプに載せやすくなる。したがって、確実かつ安定した状態で、複数のワイヤをバンプにボンディングすることができる。
【００３５】
（１９）この半導体装置において、
前記第１のワイヤの前記第２の端部は、前記バンプにおける前記第１のワイヤの前記引き出し方向の中心又はそれを超えた部分にボンディングされてもよい。
【００３６】
これによれば、第１のワイヤの第２の端部は、バンプにおける第１のワイヤの引き出し方向の中心又はそれを超えた部分に接続されているので、第１のワイヤのうちバンプから第１の電極側にはみ出る部分が垂れるのを防止することができる。
【００３７】
（２０）この半導体装置において、
前記バンプの一部が潰されてもよい。
【００３８】
これによれば、バンプのうち、潰れていない部分を支点として、第１のワイヤを電極とは反対方向（上方）に引き上げることができる。そのため、第１のワイヤと、半導体チップと、が接触するのを防止することができる。
【００３９】
（２１）この半導体装置において、
前記バンプは、前記第２の電極に接続された下端部と、ほぼ平らな面を有する上端部と、を有し、
前記バンプの少なくとも前記上端部は、前記第１のワイヤの前記バンプへの引き出し方向に幅広く形成されてもよい。
【００４０】
これによれば、ワイヤがバンプの上端部にボンディングしやすいので、両者の電気的な接続信頼性が高い。
【００４１】
（２２）この半導体装置において、
前記バンプは、前記第２の電極に接続された下端部と、ほぼ平らな面を有する上端部と、を有し、
前記バンプの前記上端部は、前記第１のワイヤの前記バンプへの引き出し方向に従って低くなるように形成されてもよい。
【００４２】
これによれば、ワイヤがバンプの上端部にボンディングしやすいので、両者の電気的な接続信頼性が高い。
【００４３】
（２３）本発明に係る回路基板は、上記半導体装置が実装されている。
【００４４】
（２４）本発明に係る電子機器は、上記半導体装置を有する。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００４６】
（第１の実施の形態）
図１（Ａ）〜図８は、本実施の形態のバンプ付き半導体素子及びその製造方法を説明する図である。本実施の形態では、半導体素子１０の電極１２にバンプ４０を形成する。バンプ４０は、ツール３０を使用し、ワイヤ２０を電極１２にボンディングすることによって形成する。バンプ４０は、ワイヤボンディング用の端子として使用される。
【００４７】
なお、本実施の形態のバンプ付き半導体素子の製造方法は、図１（Ａ）〜図２（Ｂ）に示すバンプの形成方法を含む。
【００４８】
まず、図１（Ａ）に示すように、半導体素子１０を用意する。半導体素子１０は、半導体ウェーハ１４（図５参照）又は半導体チップ１６（図６参照）のいずれであってもよい。すなわち、バンプ形成プロセスをウェーハ状態で一括して処理してもよいし、チップ状態で処理してもよい。半導体素子１０は、集積回路を有し、例えば、直方体（立方体又は板状を含む）に形成されることが多い。集積回路は、いずれか１つの面（例えば最も広い面）に形成されることが多い。
【００４９】
半導体素子１０は、１つ又は複数の電極１２を有する。電極１２は、半導体素子１０の面に薄く平らに形成されたパッドである。電極１２は、半導体素子１０の集積回路を有する面に形成されている。その場合、電極１２は、集積回路の領域の外側に形成されてもよい。半導体チップ１６を使用した場合に、電極１２は、半導体チップ１６の面の端部（例えば外形の２辺又は４辺の端部）に形成されることが多い。同様に、半導体ウェーハ１４を使用した場合には、電極１２は、半導体ウェーハ１４の１つの集積回路を含む領域１５（図５参照）の端部（例えば領域の２辺又は４辺の端部）に形成されることが多い。電極１２は、アルミニウム系又は銅系の金属で形成されている。
【００５０】
半導体素子１０には、各電極１２の少なくとも一部を避ける位置に、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ又はポリイミド樹脂などで形成されてもよい。
【００５１】
図１（Ａ）に示すように、ワイヤ２０を支持するツール３０を用意する。ワイヤ２０は、金などの導電材料で形成されている。ツール３０は、ワイヤ２０の軸方向が電極１２の面に対して垂直になるように、ワイヤ２０を支持する。図１（Ａ）に示す例では、ツール３０は穴３２を有し、穴３２の内側にワイヤ２０が挿通されている。穴３２の幅（径）は、ワイヤ２０の幅（径）よりも大きく形成されている。こうすることで、ワイヤ２０を穴３２の軸方向に送り出すことができる。ツール３０は、半導体装置の製造に使用されるキャピラリであってもよい。ツール３０は、穴以外のガイド手段でワイヤ２０を支持してもよい。なお、ツール３０は、図示しない支持体（例えば超音波ホーン）によって、図示しない製造装置の本体（ワイヤボンダー）に支持されている。
【００５２】
ワイヤ２０は、クランパ３６によって保持される。クランパ３６は、ツール３０の上方、すなわち電極１２とは反対側に配置される。クランパ３６を閉じることによって、ワイヤ２０を保持することができる。その一方で、クランパ３６を開くことによって、ツール３０によるワイヤ２０の操作を可能にすることができる。なお、図１（Ａ）に示す例では、ツール３０及びクランパ３６は、別体で構成されているが、これとは別に、ツール３０及びクランパ３６は一体的に構成され、例えば、ツール３０がクランパ３６の機能を備えてもよい。
【００５３】
ワイヤ２０の先端部２２は、穴３２における電極１２側の開口部から外部に突出している。そして、穴３２の開口端部（又は押圧部）３４は、ワイヤ２０の一部を押圧できるようになっている（図１（Ｂ）、図２（Ａ）及び図２（Ｂ）参照）。図示するように、開口端部３４の一部（ツールの外周付近）は傾斜していてもよい。あるいは、開口端部３４は、平らな面になっていてもよい。
【００５４】
図１（Ａ）に示すように、ツール３０を、半導体素子１０の電極１２側（詳しくは電極１２の上方）に配置する。そして、ワイヤ２０の先端部２２をボール状（又は塊状）に形成する。熱エネルギー（例えば放電又はガス炎）によって、先端部２２を溶融させてボール状に形成してもよい。例えば、図示しない電気トーチを先端部２２に接近させ、高電圧の放電を行い、先端部２２を溶融させてもよい。
【００５５】
図１（Ｂ）に示すように、ワイヤ２０の先端部２２をいずれか１つの電極１２の上方に配置し、クランパ３６を開放させた状態で、ツール３０を降下させる。こうして、ワイヤ２０の先端部２２を、電極１２にボンディングする。詳しくは、ツール３０の開口端部３４によって、ワイヤ２０の先端部２２を押圧する。先端部２２を押圧する間に超音波振動や熱等を加えることが好ましい。こうすることで、先端部２２と電極１２とを良好な状態で接合することができる。なお、開口端部３４の押圧によって、ワイヤ２０の先端部２２には、上端部及びそれよりも面積の大きい（又は幅の広い）下端部が形成される。
【００５６】
その後、図１（Ｃ）に示すように、ワイヤ２０の一部２４を、ボンディングされた先端部２２から引き出す。先端部２２は電極１２に接合されているので、ツール３０を電極１２から離れる方向に移動させることによって、ワイヤ２０の一部２４を先端部２２から引き出すことができる。
【００５７】
図１（Ｃ）に示す例では、ワイヤ２０の一部２４を屈曲させて引き出す。こうすることで、ワイヤ２０のうち先端部２２から連続する部分を、先端部２２上で押し潰しやすくなる。例えば、ツール３０を、先端部２２の高さ方向に移動させることによってワイヤ２０を電極１２の上方に引き出し、その後、先端部２２の幅方向に移動させることによってワイヤ２０の一部２４を屈曲させてもよい。ワイヤ２０の一部２４の屈曲形態（形状及び方法など）は上述に限定されない。
【００５８】
図２（Ａ）に示すように、ツール３０によって、ワイヤ２０のうち先端部２２から連続する部分を押し潰す。詳しくは、ワイヤ２０における先端部２２から引き出された部分（ワイヤ２０の一部２４）のうち、少なくとも先端部２２と連続する部分を押し潰す。図２（Ａ）に示すように、開口端部３４のうち、穴３２を基準として片方の側の部分（ツール３０が移動した側とは反対側の部分）によって、ワイヤ２０を押し潰してもよい。ワイヤ２０における先端部２２から連続する部分は、先端部２２上で押し潰されて平らになる。押し潰すときに、超音波振動を加えることが好ましい。超音波振動は、ツール３０を介して先端部２２に加える。こうして、電極１２にバンプ４０を形成する。なお、バンプ４０は、電極１２に接続される下端部４４と、ほぼ平らな面（ワイヤの突起が潰れた面）を有する上端部４２と、を有する（図４参照）。
【００５９】
図２（Ａ）に示す例では、ツール３０を、先端部２２に向けて加圧しながら、先端部２２上で、先端部２２の幅方向（図２（Ａ）の矢印に示す方向）に移動させる。言い換えれば、ツール３０を、先端部２２を押圧しながら、半導体素子１０の面に対して平行な方向に滑らせる。こうして、図３及び図４に示すようにバンプ４０を最適な形状にする。ここで、図３は、バンプ形成後の半導体素子の平面図であり、図４は、図３のＶＩ−ＶＩ線断面図である。
【００６０】
ツール３０を先端部２２の幅方向（図３及び図４の矢印に示す方向）に移動させる工程で、バンプ４０の上端部４２を、ツール３０の移動方向に幅広く（長細く）してもよい。言い換えれば、バンプ４０の上端部４２を、バンプ４０の平面視において、ほぼ楕円形状になるように形成してもよい。
【００６１】
こうすることで、後の工程において、バンプ４０の上端部４２に他のワイヤ１２０をボンディングしやすくすることができる（図７及び図８参照）。詳しくは、ワイヤ１２０を、バンプ４０の幅広くなった方向に引き出すことで、ワイヤ１２０とバンプ４０との接合領域を広く確保することができる。したがって、確実かつ安定した状態で、ワイヤ１２０をバンプ４０にボンディングすることができる。
【００６２】
ツール３０を先端部２２の幅方向（図３及び図４の矢印に示す方向）に移動させる工程で、バンプ４０の上端部４２を、ツール３０の移動方向に従って低く（薄く）なるように形成してもよい。言い換えれば、バンプ４０の高さを、ツール３０の移動方向に従って低くなるように傾斜させてもよい。
【００６３】
こうすることで、後の工程において、バンプ４０の上端部４２に他のワイヤ１２０をボンディングしやすくすることができる（図７及び図８参照）。詳しくは、ワイヤ１２０を、バンプ４０の高い側から入り込むようにバンプ４０へ引き出すことで、ワイヤ１２０と半導体素子１０との距離を大きくすることができる。そのため、ワイヤ１２０と半導体素子１０とが接触するのを防止することができる。また、ワイヤ１２０と半導体素子１０との接触を容易に回避できるので、ワイヤ１２０のループ形状、ループ高さ、電極１２と半導体チップ１６の角部（エッジ）との距離などの設計上の制約がなくなり、自由な設計（例えばワイヤの低ループ化及び短ループ化）を行うことができる。
【００６４】
ここで、図７及び図８は、ツール３０の移動方向（先端部２２の幅方向の移動方向）を説明する図である。詳しくは、図７は、バンプ形成後の半導体チップの平面図であり、図８は、図７のＶＩＩＩ−ＶＩＩＩ線断面図である。なお、図７の矢印に示される方向は、後の工程において接続されるワイヤ１２０のバンプ４０への引き出し方向を指す。ワイヤ１２０は、半導体チップ１６の電極１２と、他の電子部品（例えば基板の配線又は他の半導体チップ）と、を電気的に接続するためのものである。
【００６５】
図７に示すように、ツール３０を、バンプ４０に接続されるワイヤ１２０のバンプ４０への引き出し方向に移動させてもよい。なお、ワイヤ１２０の引き出し方向は、図７の矢印に示す方向に限定されず、バンプ４０（又は電極１２）の位置に応じて自由に決めることができる。
【００６６】
複数の電極１２が半導体チップ１６の端部（図７では外形の４辺の端部）に形成される場合には、ツール３０を半導体チップ１６の端部から中央部の方向に移動させてもよい。図７に示すように、複数の電極１２が半導体チップ１６の端部に形成される場合には、ワイヤ１２０は、半導体チップ１６の端部から中央部の方向に引き出されることが多い。例えば、複数のうち２つ以上のワイヤ１２０は、半導体チップ１６の中央部の１点（図示しない）に収束する方向に延びてバンプ４０に引き出される。
【００６７】
こうすることで、図７及び図８に示すように、バンプ４０の上端部を、ワイヤ１２０の引き出し方向に幅広く（長細く）することができる。また、図８に示すように、バンプ４０の上端部４２を、ワイヤ１２０の引き出し方向に従って低く（薄く）なるように形成することができる。すなわち、バンプ４０における半導体チップ１６の端部側を中央部側よりも高くすることができる。これらの効果は既に記載した通りである。
【００６８】
なお、上述のツール３０の移動方向の説明は、半導体チップ１６に限らず、半導体ウェーハ１４にも適用することができる。詳しくは、図５及び図６に示すように、半導体チップ１６を、半導体ウェーハ１４におけるいずれかの集積回路を含む領域１５に代えて、上述のツール３０の移動方向の説明を適用することができる。
【００６９】
図２（Ａ）及び図２（Ｂ）に示す例では、ツール３０を、先端部２２の幅方向に移動させることによって、ワイヤ２０を薄く引き延ばして切断する。その場合、ツール３０は、ワイヤ２０におけるツール３０の穴３２に挿通される部分を、先端部２２から離れる方向（図２（Ａ）の矢印に示す方向）に移動させる。これによれば、バンプ４０の上端部４２を最適な形状にすることと、ワイヤ２０を切断することを同時に行うことができる。また、超音波振動を加えながらツール３０を先端部２２の幅方向に移動させると、ワイヤ２０を所定の位置で切断することができる。すなわち、複数のバンプを形成する場合に、毎回一定の位置でワイヤ２０を切断することができる。そのため、ワイヤ２０におけるツール３０の外部に突出する部分の長さを毎回一定にすることができ、これによって、ボール状の先端部２２の径の大きさを毎回一定にすることができる。したがって、ワイヤ２０の連続加工性が安定する。
【００７０】
なお、半導体素子１０が複数の電極１２を有する場合には、上述の各工程（図１（Ａ）〜図２（Ｂ）に示す工程）を繰り返して、各電極１２にバンプ４０を形成する。すなわち、図２（Ｂ）に示すツール３０の外部に突出したワイヤ２０の先端部は、図１（Ａ）に示すように再びボール状に形成され、半導体素子１０における他の電極にボンディングされる。
【００７１】
上述の例では、半導体素子１０の電極１２にバンプを形成する例を示したが、本実施の形態のバンプの形成方法では、電極の形態は限定されず、例えばリード（基板の配線又はリードフレームのインナーリード）の一部にバンプを形成してもよい。
【００７２】
本実施の形態に係るバンプ付き半導体素子の製造方法によれば、ほぼ平らな面を有するバンプ４０を、電極１２上に簡単に形成することができる。また、ボンディング時に使用するツール３０を使用して、電極１２上にバンプ４０を形成し、かつ、バンプ４０の面を平らにするので、製造工程が簡単かつ迅速である。これによって、例えば、バンプ４０の面を平らにする工程（例えばフラットニング工程）を改めて行う必要がなくなる。
【００７３】
また、バンプ４０を、後の工程で行われるワイヤボンディングに最適な形状に形成することができるので、ワイヤ１２０のバンプ４０への位置ずれや、ワイヤ１２０が曲がってボンディングされるのを防止することができる。
【００７４】
なお、本実施の形態に係るバンプの形成方法は、上述の製造方法で説明した内容から導かれるいずれかの事項（構成、作用及び効果）を選択的に適用することができる。
【００７５】
図３〜図８は、本実施の形態のバンプ付き半導体素子を説明する図である。このバンプ付き半導体素子は、上述の方法で製造されたものであってもよい。なお、以下の説明では、上述の方法の内容から導かれる事項は省略する。
【００７６】
半導体素子１０は、図５に示すように半導体ウェーハ１４であってもよいし、図６に示すように半導体チップ１６であってもよい。
【００７７】
半導体素子１０は、電極１２に設けられたバンプ４０を有する。バンプ４０は、電極１２に接続された下端部４４と、ほぼ平らな面（突起が潰れた面）を有する上端部４２と、を有する。
【００７８】
図３に示すように、バンプ４０の上端部４２は、半導体素子１０の平面視において、一定の方向に幅広くなっている。詳しくは、図７に示すように、上端部４２は、ワイヤ１２０のバンプ４０への引き出し方向に幅広くなっている。あるいは、上端部４２は、半導体チップ１６（又は半導体ウェーハ１４の領域１５（図５参照））の端部から中央部の方向に幅広くなっている。
【００７９】
図４に示すように、バンプ４０の上端部４２は、一定の方向に傾斜している。図４に示すように上端部４２の一部が傾斜してもよいし、全体が傾斜していてもよい。上端部４２は、少なくとも一部がほぼ平らな面になっている。図８に示すように、上端部４２は、ワイヤ１２０のバンプ４０への引き出し方向に従って低くなるように傾斜している。あるいは、上端部４２は、半導体チップ１６（又は半導体ウェーハ１４の領域１５（図５参照））の端部から中央部の方向に従って低くなるように傾斜して形成される。
【００８０】
本実施の形態に係るバンプ付き半導体素子によれば、バンプ４０の上端部４２に、ワイヤ（例えばワイヤ１２０）をボンディングしやすくすることができる。
【００８１】
（第２の実施の形態）
図９〜図１４は、本実施の形態に係る半導体装置及びその製造方法を示す図である。本実施の形態では、バンプ４０にワイヤ１２０のセカンドボンディングを行う。
【００８２】
以下に示す例では、上述の実施の形態で説明したバンプ付き半導体チップ（上述の方法で製造された半導体チップを含む）を使用して、半導体装置を製造する。なお、半導体チップ１６は、上述のバンプ付き半導体ウェーハ１４を、複数に個片化することによって形成してもよい。
【００８３】
あるいは、上述の実施の形態とは異なる半導体チップ（例えば周知の半導体チップ）に、本実施の形態の内容を適用してもよい。
【００８４】
図９〜図１２は、ワイヤのセカンドボンディング工程を説明する図である。図１０は、図９の半導体チップの部分平面図であり、図１２は、図１１の半導体チップの部分平面図である。なお、図１０では、ツールは２点鎖線で示してある。
【００８５】
まず、図９に示すように、半導体チップ１６の外側に電極５２を配置する。図９に示す例では、電極５２は、基板５０に支持されたリード（又は配線）の一部である。電極５２は、ランドであってもよい。半導体チップ１６を基板５０に搭載することで、電極５２を半導体チップ１６の外側に配置する。
【００８６】
基板５０は、有機系（ポリイミド樹脂などのフレキシブル基板）又は無機系（セラミック基板、ガラス基板）のいずれの材料から形成されたものであってもよく、これらの複合構造（ガラスエポキシ基板）からなるものであってもよい。基板５０は、単層基板であってもよいし、多層基板であってもよい。
【００８７】
変形例として、電極５２は、板材のリードフレームに支持されるリードの一部（例えばインナーリード）であってもよい。その場合、リードは、部材に支持されずに自由端になっている。リードはインナーリード及びアウターリードを有し、インナーリードの部分を半導体チップ１６の電極１２に向けて配置する。半導体チップ１６を図示しないダイパッド（又はヒートシンク）に搭載することで、電極５２を半導体チップ１６の外側に配置する。
【００８８】
図９に示すように、ワイヤ１２０を支持するツール１３０を用意する。そして、ワイヤ１２０の先端部１２２をボール状に形成し、ツール１３０によって、ワイヤ１２０の先端部１２２を電極５２にボンディングする。ワイヤ１２０、ツール１３０及びクランパ１３６の事項は、上述した内容を適用することができる。ツール１３０は、穴１３２及び開口端部１３４を有する。また、ワイヤ１２０の先端部１２２をボール状に形成する方法も上述した通りである。
【００８９】
図９に示すように、先端部１２２を電極５２にボンディングした後、ワイヤ１２０を電極１２上のバンプ４０まで引き出す。詳しくは、図１０に示すように、ワイヤ１２０を、バンプ４０の中心線Ｌを超える位置まで引き出す。ここで、中心線Ｌは、図１０に示すように、ワイヤ１２０の引き出し方向におけるバンプ４０の幅の中心を通る仮想線であって、ワイヤ１２０の引き出し方向に直交する仮想線を指す。
【００９０】
そして、ワイヤ１２０の一部をバンプ４０にボンディングする。その場合、ツール１３０（詳しくは開口端部１３４）のうち、ワイヤ１２０の引き出し方向における第１の電極側の部分を使用してボンディングする。ワイヤ１２０の一部は、図９及び図１０に示すように、バンプ４０におけるワイヤ１２０の引き出し方向の中心（図１０の中心線Ｌと重なる部分）にボンディングしてもよいし、あるいは、中心を超える部分（図１０の中心線Ｌの右側の部分）にボンディングしてもよい。図９及び図１０に示す例では、開口端部１３４によって、バンプ４０におけるワイヤ１２０の引き出し方向の中心を含む領域を押圧する。図９及び図１０に示すように、バンプ４０及びワイヤ１２０の重なる部分の一部をボンディングしてもよいし、全部をボンディングしてもよい。前者の場合、ワイヤ１２０のうち、バンプ４０におけるワイヤ１２０の引き出し方向の中心を超えない部分（図１０の中心線Ｌの左側の部分）の少なくとも一部を、押圧しないほうが好ましい。こうすることで、ワイヤ１２０を、押圧されずに残った部分によって支持する（引き上げる）ことができる。すなわち、ワイヤ１２０と半導体チップ１６との接触を防止することができる。
【００９１】
バンプ４０へのボンディング工程では、超音波振動を加えながら行うことが好ましい。超音波振動はツール１３０を介してバンプ４０に加える。こうすることで、ワイヤ１２０とバンプ４０とを良好な状態で接合することができる。
【００９２】
図９に示す例では、ツール３０を、ワイヤ１２０の一部を押し潰すように加圧しながら、バンプ４０上でバンプ４０の幅方向に移動させる。言い換えれば、ツール１３０を、バンプ４０を押圧しながら、半導体チップ１６の面に対して平行な方向に滑らせる。その場合、ツール１３０を、ワイヤ１２０のバンプ４０への引き出し方向（図９（又は図１０）の矢印に示す方向）に移動させてもよい。
【００９３】
こうして、バンプ４０（特に上端部４２）を、ワイヤ１２０の引き出し方向に幅広く（長細く）する。こうすることで、後の工程において、バンプ４０に、さらに別のワイヤ２２０をボンディングしやすくすることができる（図１５（Ａ）参照）。詳しくは、ワイヤ２２０とバンプ４０との接合領域を広く確保することができ、確実かつ安定した状態で、ワイヤ２２０をバンプ４０にボンディングすることができる。また、バンプ４０は、ワイヤ１２０の引き出し方向に幅広くするので、隣同士のバンプ４０が互いにショートするのを防止することができる。さらに、ツール１３０の移動方向にバンプ４０を幅広くすることができるので、超音波振動によってバンプ４０が広がる方向に制限されずに、バンプ４０を自由な方向に幅広くすることが可能になる。
【００９４】
また、ツール１３０を移動させることによって、バンプ４０の上端部４２を、ワイヤ１２０のバンプ４０への引き出し方向に従って低く（薄く）してもよい。
【００９５】
こうすることで、後の工程において、バンプ４０に、さらに別のワイヤ２２０をボンディングしやすくすることができる（図１５（Ａ）参照）。詳しくは、ワイヤ２２０のボール状に形成された先端部２２２を、バンプ４０の中心からずれた位置にボンディングしやすくすることができる。
【００９６】
図９及び図１１に示す例では、ツール１３０を、先端部１２２の幅方向に移動させることによって、ワイヤ１２０を薄く引き延ばして切断する。その場合、ツール１３０を、ワイヤ１２０におけるツール１３０の穴１３２に挿通される部分を、バンプ４０から離れる方向（図９の矢印に示す方向）に移動させる。これによれば、バンプ４０を最適な形状にすることと、ワイヤ１２０を切断することを同時に行うことができる。また、超音波振動を加えながらツール１３０をバンプ４０の幅方向に移動させると、ワイヤ１２０を所定の位置で切断することができる。すなわち、複数のバンプ４０にボンディングする場合に、毎回一定の位置でワイヤ１２０を切断することができる。そのため、ワイヤ１２０におけるツール１３０の外部に突出する部分の長さを毎回一定にすることができ、これによって、ボール状の先端部１２２の径の大きさを毎回一定にすることができる。したがって、ワイヤ１２０の連続加工性が安定する。
【００９７】
こうして、図１１及び図１２に示すように、バンプ４０上にワイヤ１２０の接合部１２６を形成する。図１１に示すように、ワイヤ１２０の接合部１２６は、ボンディング前のワイヤ１２０の径の大きさよりも小さく潰されている。なお、半導体チップ１６が複数のバンプ４０を有する場合には、上述の各工程を繰り返して、複数のワイヤ１２０を形成する。
【００９８】
上述の例では、基板５０の電極５２（リードの一部）と、半導体チップ１６の電極１２と、をワイヤ１２０で電気的に接続する例を示したが、本実施の形態の半導体装置の製造方法は、上述の例に限定されず、例えば、複数の半導体チップの電極同士をワイヤ１２０で電気的に接続する場合に適用してもよい。
【００９９】
本実施の形態に係る半導体装置の製造方法によれば、ワイヤ１２０の一部を、バンプ４０におけるワイヤ１２０の引き出し方向の中心又はそれを超えた部分にボンディングする。これによれば、例えば、ツール１３０によって、ワイヤ１２０のうち、バンプ４０におけるワイヤ１２０の引き出し方向の電極５２側にはみ出る部分を、押圧するのを避けることができる。これによって、ワイヤ１２０が垂れるのを防止することができる。したがって、確実かつ安定した状態で、ワイヤ１２０をバンプ４０にボンディングすることができる。
【０１００】
さらに、バンプ４０は、ワイヤ１２０の引き出し方向に幅広く、かつ、ワイヤ１２０の引き出し方向に従って低く傾斜しているので、より確実かつ安定した状態で、ワイヤ１２０をボンディングすることができる。
【０１０１】
次に、本実施の形態の変形例を説明する。図１３（Ａ）及び図１３（Ｂ）に示すように、本変形例では、ワイヤ１２０の一部をバンプ４０にボンディングする工程で、バンプ４０の一部を押し潰す。すなわち、図１３（Ａ）に示すように、ツール１３０の開口端部１３４を、バンプ４０の方向に加圧して、バンプ４０の一部を塑性変形させる。バンプ４０の平面視において、バンプ４０の押し潰される領域は、開口端部１３４が接触する領域と重なる。バンプ４０の押し潰される領域は、上述のワイヤ１２０とバンプ４０とのボンディング領域と同じであってもよい。
【０１０２】
また、ツール１３０を、バンプ４０の一部を押し潰すように加圧しながら、バンプ４０上でバンプ４０の幅方向（図１３（Ａ）の矢印に示す方向）に移動させてもよい。ツール１３０の移動形態及びこれによる効果は既に記載した通りである。
【０１０３】
こうして、図１３（Ｂ）に示すように、ワイヤ１２０におけるバンプ４０との接合部１２６において、バンプ４０の一部を潰すことができる。
【０１０４】
本変形例によれば、バンプ４０のうち、潰れていない部分を支点として、ワイヤ１２０を半導体チップ１６とは反対方向（上方）に引き上げることができる。すなわち、ワイヤ１２０と半導体チップ１６との接触を防止することができる。
【０１０５】
なお、本変形例は上述の製造方法で説明した内容から導かれるいずれかの事項（構成、作用及び効果）を選択的に適用することができる。
【０１０６】
図１４は、本実施の形態を適用した半導体装置の一例を示す図である。図１４に示す例では、半導体装置は、複数の半導体チップ１６、１８と、電極５２を有する基板５０と、封止部６０と、外部端子６２と、を含む。なお、本実施の形態に係る半導体装置は、以下の例には限定されるものではない。
【０１０７】
基板５０には配線が形成され、配線の一部が電極５２になっている。複数の半導体チップ１６、１８は、基板５０上で積層されている。詳しくは、半導体チップ１８は基板５０にフェースダウン実装され、半導体チップ１６は半導体チップ１８上に配置されている。半導体チップ１６は、電極１２を有する面が半導体チップ１８とは反対側を向いて配置され、ワイヤ１２０によって基板５０との電気的接続を図れるようになっている。詳しくは、半導体チップ１６にはバンプ４０が設けられ、バンプ４０と基板５０の電極５２とは、ワイヤ１２０によって電気的に接続されている。ワイヤ１２０による接続構造は、上述した通りである。
【０１０８】
封止部６０は、樹脂（例えばエポキシ樹脂）であることが多い。そして、基板５０には、複数の外部端子６２（例えばハンダボール）が設けられている。外部端子６２は、基板５０の配線に電気的に接続され、例えば、基板５０のスルーホール（図示しない）を介して、複数の半導体チップ１６、１８が搭載された面とは反対側に設けられる。
【０１０９】
本実施の形態に係る半導体装置によれば、ワイヤ１２０の低ループ化を図ることができ、かつ、電気的接続の信頼性の高い装置を提供することができる。
【０１１０】
なお、本実施の形態に係る半導体装置は、上述の製造方法で説明した内容から導かれるいずれかの事項（構成、作用及び効果）を選択的に適用することができる。例えば、上述の基板５０を他の半導体チップに代えて、本実施の形態を適用してもよい。
【０１１１】
（第３の実施の形態）
図１５（Ａ）〜図２０は、本実施の形態に係る半導体装置及びその製造方法を示す図である。本実施の形態では、既にワイヤ１２０がボンディングされたバンプ４０に対して、他のワイヤ２２０のファーストボンディングを行う。
【０１１２】
以下に示す例では、上述の実施の形態で説明した製造方法を含む。あるいは、上述の実施の形態とは異なる工程（例えば周知のワイヤボンディング工程）後に、本実施の形態の内容を適用してもよい。
【０１１３】
図１５（Ａ）及び図１５（Ｂ）は、ワイヤのボンディング工程を示す図である。図１６は、図１５（Ａ）の部分拡大図である。図１７は、図１６に示す接続構造の平面図であり、ツールは省略してある。図１８は、ワイヤへの接触部分を説明する図である。
【０１１４】
図１５（Ａ）に示すように、上述の実施の形態で説明した図１１に示す形態に、さらに他の電極１１２を用意する。図１５（Ａ）に示す例では、複数の半導体チップ１６、１１６が基板５０上に、各電極５２、１２、１１２を露出させるように積層されている。半導体チップ１１６は、半導体チップ１６上に搭載されている。その場合、上側の半導体チップ１１６の外形は、下側の半導体チップ１６の外形よりも小さいことが多い。
【０１１５】
図１５（Ａ）に示すように、ワイヤ２２０を支持するツール２３０を用意し、ワイヤ２２０の先端部２２２をボール状に形成する。ワイヤ２２０、ツール２３０及びクランパ２３６の事項は、上述した内容を適用することができる。ツール２３０は、穴２３２及び開口端部２３４を有する。また、ワイヤ２２０の先端部２２２をボール状に形成する方法も上述した通りである。
【０１１６】
そして、ツール２３０の開口端部２３４によって、ワイヤ２２０の先端部２２２を、バンプ４０にボンディングする。その場合、図１６及び図１７に示すように、先端部２２２の少なくとも一部を、ワイヤ１２０に重ねてボンディングする。こうすることで、バンプ４０の平面面積を有効に活用することができる。なお、超音波振動を加えながらボンディングすることが好ましい。
【０１１７】
図１６に示すように、上述のボンディング工程は、ワイヤ２２０の先端部２２２及びツール２３０によって、バンプ４０に接続されているワイヤ１２０のうち、潰れていない部分を潰さずに行う。その場合、ワイヤ２２０の先端部２２２及びツール２３０を、ワイヤ１２０における潰れていない部分に非接触にすることが好ましい。ここで、ワイヤ１２０の潰れていない部分とは、ワイヤ１２０をバンプ４０にボンディングする工程で押し潰されなかった部分を指す。すなわち、ワイヤ１２０の潰れた部分は、ワイヤ１２０の接合部１２６である。
【０１１８】
図１８に示す例で説明すると、上述のボンディング工程は、ワイヤ２２０の先端部２２２及びツール２３０を、ワイヤ１２０のＸ地点よりも潰れていない部分（Ｘ地点よりも左側）に非接触にして行う。なお、図１８のＸ地点は、ワイヤ１２０におけるバンプ４０へのボンディングによって押し潰された領域の境界地点を指す。
【０１１９】
これによって、既にバンプ４０に接続されたワイヤ１２０のループ形状が変形するのを防止することができる。詳しくは、ワイヤ１２０のループ高さが低くなって半導体チップ１６に接触したり、ワイヤ１２０が横方向に倒れたり、ワイヤ１２０が損傷したりするのを防止することができる。
【０１２０】
あるいは、ワイヤ２２０の先端部２２２及びツール２３０を、図１８に示すワイヤ１２０のＹ地点よりも潰れていない部分（Ｙ地点よりも左側）に非接触にしてもよい。図１８のＹ地点は、ワイヤ１２０の径（厚さ）が約１／２になる境界地点を指す。これによって、より確実に、上述の効果を達成することができる。
【０１２１】
あるいは、ワイヤ２２０の先端部２２２及びツール２３０を、図１８に示すワイヤ１２０のＺ地点よりも潰れていない部分（Ｚ地点よりも左側）に非接触にしてもよい。図１８のＺ地点は、ワイヤ１２０の径（厚さ）が約１／３になる境界地点を指す。これによって、さらに確実に、上述の効果を達成することができる。
【０１２２】
図１７に示すように、ワイヤ２２０の先端部２２２の中心（図１７ではワイヤ２２０における先端部２２２から穴２３２内に連続する部分）を、バンプ４０におけるワイヤ１２０の引き出し方向の中心を超える部分（図１７の中心線Ｌの右側）に配置してボンディング工程を行ってもよい。すなわち、先端部２２２の中心を、ワイヤ１２０のバンプ４０への引き出し方向にずらしてもよい。その場合、バンプ４０（特に上端部４２）がワイヤ１２０の引き出し方向に幅広くなっていれば、バンプ４０とワイヤ２２０との接合領域を広く確保することができる。バンプ４０を幅広くする形態は、上述の第１及び第２の実施の形態で説明した通りである。さらに、バンプ４０がワイヤ１２０の引き出し方向に従って低く傾斜していれば、ワイヤ２２０の先端部２２２をバンプ４０に載せやすくなる。バンプ４０を傾斜させる形態は、上述の第１及び第２の実施の形態で説明した通りである。これらによって、確実かつ安定した状態で、ワイヤ２２０の先端部２２２をバンプ４０にボンディングすることができる。
【０１２３】
図１７に示すように、先端部２２２の全体を、バンプ４０におけるワイヤ１２０の引き出し方向の中心を超える部分（図１７では中心線Ｌの右側の部分）に配置してもよいし、バンプ４０におけるワイヤ１２０の引き出し方向の中心（図１７では中心線Ｌと重なる部分）を含むように配置してもよい。なお、ワイヤ２２０の先端部２２２と、バンプ４０とは、図１７に示すように一部同士が重なってボンディングされてもよいし、先端部２２２の全部がバンプ４０の一部と重なってボンディングされてもよい。
【０１２４】
図１５（Ｂ）に示すように、上述のボンディング工程後、ワイヤ２２０を電極１１２に電気的に接続する。詳しくは、予め電極１１２にバンプ１４０を形成しておき、ワイヤ２２０をバンプ１４０に向けて引き出して、ワイヤ２２０の一部をバンプ１４０にボンディングする。バンプ１４０が上述のバンプ４０と同一形態であれば、バンプ１４０へのボンディング工程において、第２の実施の形態で説明した効果を達成することができる。
【０１２５】
本実施の形態に係る半導体装置の製造方法によれば、ワイヤ２２０の先端部２２２及びツール２３０によって、ワイヤ１２０の潰れていない部分を潰さずにボンディング工程を行うので、ワイヤ１２０とバンプ４０との接続不良を発生させることなく、新たなワイヤ２２０をバンプ４０にボンディングすることができる。
【０１２６】
なお、本実施の形態に係る半導体装置の製造方法は、上述の製造方法で説明した内容から導かれるいずれかの事項（構成、作用及び効果）を選択的に適用することができる。
【０１２７】
図１９は、本実施の形態を適用した半導体装置の一例を示す図である。図１９に示す例では、半導体装置は、複数の半導体チップ１６、１１６、２１６と、電極５２を有する基板５０と、封止部６０と、外部端子６２と、を含む。基板５０、封止部６０及び外部端子６２の内容は、上述した通りである。なお、本実施の形態に係る半導体装置は、以下の例に限定されるものではない。
【０１２８】
複数の半導体チップ１６、１１６、２１６は、基板５０上で積層されている。詳しくは、半導体チップ１６は基板５０にフェースダウン実装され、半導体チップ１１６半導体チップ１６上に配置され、半導体チップ２１６は半導体チップ１１６上に配置されている。各半導体チップ１６、１１６、２１６は、電極を有する面が基板５０とは反対側を向いて配置され、ワイヤによって基板５０との電気的接続を図れるようになっている。ワイヤ１２０、２２０による接続構造は、上述した通りである。
【０１２９】
本実施の形態に係る半導体装置によれば、ワイヤ１２０、２２０の低ループ化を図ることができ、かつ、電気的接続の信頼性の高い装置を提供することができる。
【０１３０】
図２０は、本実施の形態を適用した半導体装置の他の一例を示す図である。図２０に示す例では、半導体装置は、複数の半導体チップ１６、１１６、３１６と、封止部７０と、それらが搭載されたダイパッド７２と、リード７４と、を含む。この半導体装置は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型のパッケージ構造を有する。
【０１３１】
ダイパッド７２は、一方の面に複数の半導体チップ１６、１１６、３１６が載せられており、他方の面が封止部７０から露出している。これによって半導体装置の放熱性を向上させることができる。封止部７０は、エポキシ系の樹脂であることが多い。リード７４は、封止部７０内でいずれかの半導体チップ（図２０では半導体チップ１１６）に電気的に接続されるインナーリード７６と、封止部７０から外部に突出するアウターリード７８と、を含む。アウターリード７８は、所定の形状（図２０ではガルウィング形状）に屈曲しており、半導体装置の外部端子となる。図示するように、アウターリード７８には、ロウ材などの金属皮膜（例えばメッキ皮膜）が設けられる。各半導体チップ１６、１１６、３１６はワイヤ１２０、２２０によって相互に電気的に接続される。ワイヤによる接続構造は、上述した通りである。
【０１３２】
本実施の形態に係る半導体装置によれば、ワイヤ１２０、２２０の低ループ化を図ることができ、かつ、電気的接続の信頼性の高い装置を提供することができる。
【０１３３】
図２１には、上述の実施の形態を適用した回路基板が示されている。図１９に示す半導体装置１は、回路基板８０に実装されている。回路基板８０には、例えば、ガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板８０には例えば銅等からなる配線パターン８２が所望の回路となるように形成されていて、配線パターン８２と半導体装置の外部端子とが接合されている。
【０１３４】
本発明の実施の形態に係る半導体装置を有する電子機器として、図２２にはノート型パーソナルコンピュータ１０００が示され、図２３には携帯電話２０００が示されている。
【０１３５】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の第１の実施に係るバンプの形成方法及びバンプ付き半導体素子の製造方法を説明する図である。
【図２】図２（Ａ）及び図２（Ｂ）は、本発明の第１の実施に係るバンプの形成方法及びバンプ付き半導体素子の製造方法を説明する図である。
【図３】図３は、本発明の第１の実施に係るバンプ付き半導体素子及びその製造方法を説明する図である。
【図４】図４は、図３のＶＩ−ＶＩ線断面図である。
【図５】図５は、本発明の第１の実施に係るバンプ付き半導体素子及びその製造方法を説明する図である。
【図６】図６は、本発明の第１の実施に係るバンプ付き半導体素子及びその製造方法を説明する図である。
【図７】図７は、本発明の第１の実施に係るバンプ付き半導体素子及びその製造方法を説明する図である。
【図８】図８は、図７のＶＩＩＩ−ＶＩＩＩ線断面図である。
【図９】図９は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】図１０は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】図１１は、本発明の第２の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図１２】図１２は、本発明の第２の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図１３】図１３（Ａ）及び図１３（Ｂ）は、本発明の第２の実施の形態の変形例に係る半導体装置及びその製造方法を説明する図である。
【図１４】図１４は、本発明の第２の実施の形態に係る半導体装置を説明する図である。
【図１５】図１５（Ａ）及び図１５（Ｂ）は、本発明の第３の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図１６】図１６は、図１５（Ａ）の部分拡大図である。
【図１７】図１７は、本発明の第３の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図１８】図１８は、本発明の第３の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図１９】図１９は、本発明の第３の実施の形態に係る半導体装置を説明する図である。
【図２０】図２０は、本発明の第３の実施の形態に係る半導体装置を説明する図である。
【図２１】図２１は、本発明の実施の形態に係る回路基板を示す図である。
【図２２】図２２は、本発明の実施の形態に係る電子機器を示す図である。
【図２３】図２３は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体素子
１２ 電極
１４ 半導体ウェーハ
１５ 領域
１６ 半導体チップ
２０ ワイヤ
２２ 先端部
２４ ワイヤの一部
３０ ツール
３２ 穴
３４ 開口端部
４０ バンプ
４２ 上端部
４４ 下端部
５０ 基板
５２ 電極
１２０ ワイヤ
１２２ 先端部
１２６ ワイヤの一部
１３０ ツール
１３２ 穴
１３４ 開口端部
２２０ ワイヤ
２２２ 先端部
２３０ ツール
２３２ 穴
２３４ 開口端部

Claims (23)

  1. （ａ）第１のワイヤの先端部を第１の電極にボンディングし、
    （ｂ）前記第１のワイヤを前記第１の電極から第２の電極上のバンプまで引き出し、
    （ｃ）前記第１のワイヤの一部を押し潰して前記バンプにボンディングし、
    （ｄ）第２のワイヤにおけるボール状に形成された先端部を、ツールによって、前記第１のワイヤに少なくとも一部を重ねて、前記バンプにボンディングすることを含み、
    前記（ｄ）工程で、前記第２のワイヤの前記先端部及び前記ツールによって、前記第１のワイヤのうち、ボンディングによって潰れていない部分を潰さずにボンディング工程を行う半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程で、前記第２のワイヤの前記先端部の中心を、前記バンプにおける前記第１のワイヤの引き出し方向の中心を超える部分に配置してボンディング工程を行う半導体装置の製造方法。
  3. 請求項１又は請求項２に記載の半導体装置の製造方法において、
    前記（ｄ）工程で、前記第２のワイヤの前記先端部及び前記ツールを、前記第１のワイヤの径が約１／２以下に潰れた部分を除く部分に接触させずにボンディング工程を行う半導体装置の製造方法。
  4. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    前記（ｄ）工程で、前記第２のワイヤの前記先端部及び前記ツールを、前記第１のワイヤの径が約１／３以下に潰れた部分を除く部分に接触させずにボンディング工程を行う半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    第３の電極上に他のバンプを設けることをさらに含み、
    前記（ｄ）工程後に、前記第２のワイヤを、前記第２の電極から前記第３の電極上のバンプまで引き出し、前記第３の電極上のバンプにボンディングすることをさらに含む半導体装置の製造方法。
  6. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記ツールは、前記第２のワイヤを挿通する穴を有し、
    前記（ｄ）工程で、前記ツールにおける前記穴の開口端部によって、ボンディング工程を行う半導体装置の製造方法。
  7. 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記第１のワイヤの一部を、前記バンプにおける前記第１のワイヤの引き出し方向の中心又はそれを超えた部分にボンディングする半導体装置の製造方法。
  8. 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記バンプの一部を押し潰す半導体装置の製造方法。
  9. 請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記バンプを、前記第１のワイヤの前記バンプへの引き出し方向に幅広くなるように形成する半導体装置の製造方法。
  10. 請求項１から請求項９のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記バンプを、前記第１のワイヤの前記バンプへの引き出し方向に従って低くなるように形成する半導体装置の製造方法。
  11. 請求項１から請求項１０のいずれかに記載の半導体装置の製造方法において、
    前記（ａ）工程前に行う前記バンプを形成する工程であって、
    （ｅ）第３のワイヤにおけるボール状に形成された先端部を、前記第２の電極にボンディングし、
    （ｆ）前記第３のワイヤの一部を、ボンディングされた前記先端部から引き出し、
    （ｇ）前記第３のワイヤのうち前記先端部から連続する部分を前記先端部上で押し潰して、前記第２の電極上に前記バンプを形成し、
    （ｈ）前記第２の電極上に前記バンプを残して、前記第３のワイヤを切断することをさらに含む半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｇ）工程で、前記バンプを、前記電極に接続される下端部と、ほぼ平らな面を有する上端部と、を有するように形成する半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｇ）工程で、前記バンプの前記上端部を、前記バンプに接続される前記第１のワイヤの前記バンプへの引き出し方向に幅広くなるように形成する半導体装置の製造方法。
  14. 請求項１２又は請求項１３に記載の半導体装置の製造方法において、
    前記（ｇ）工程で、前記バンプの前記上端部を、前記バンプに接続される前記第１のワイヤの前記バンプへの引き出し方向に従って低くなるように形成する半導体装置の製造方法。
  15. 請求項１から請求項１４のいずれかに記載の方法によって製造されてなる半導体装置。
  16. 第１の電極となる部分を有するリードと、
    集積回路及び第２の電極を有し、前記第２の電極上のバンプを有する第１の半導体チップと、
    集積回路及び第３の電極を有する第２の半導体チップと、
    第１の端部が前記第１の電極に電気的に接続されるとともに、第２の端部が前記バンプに電気的に接続された第１のワイヤと、
    ボール状をなす第１の端部が前記バンプに、前記第１のワイヤに少なくとも一部を重ねて電気的に接続され、かつ、第２の端部が前記第３の電極に電気的に接続された第２のワイヤと、
    を含み、
    前記第２のワイヤの前記第１の端部の中心は、前記バンプにおける前記第１のワイヤの前記バンプへの引き出し方向の中心を超える部分に配置されてなる半導体装置。
  17. 集積回路及び第１の電極を有する第１の半導体チップと、
    集積回路及び第２の電極を有し、前記第２の電極上のバンプを有する第２の半導体チップと、
    集積回路及び第３の電極を有する第３の半導体チップと、
    前記第１、第２及び第３の半導体チップのいずれかに電気的に接続されたリードと、
    第１の端部が前記第１の電極に電気的に接続されるとともに、第２の端部が前記バンプに電気的に接続された第１のワイヤと、
    ボール状をなす第１の端部が前記バンプに、前記第１のワイヤに少なくとも一部を重ねて電気的に接続され、かつ、第２の端部が前記第３の電極に電気的に接続された第２のワイヤと、
    を含み、
    前記第２のワイヤの前記第１の端部の中心は、前記バンプにおける前記第１のワイヤの前記バンプへの引き出し方向の中心を超える部分に配置されてなる半導体装置。
  18. 請求項１６又は請求項１７に記載の半導体装置において、
    前記第１のワイヤの前記第２の端部は、前記バンプにおける前記第１のワイヤの前記引き出し方向の中心又はそれを超えた部分にボンディングされてなる半導体装置。
  19. 請求項１６から請求項１８のいずれかに記載の半導体装置において、
    前記バンプの一部が潰されてなる半導体装置。
  20. 請求項１６から請求項１９のいずれかに記載の半導体装置において、
    前記バンプは、前記第２の電極に接続された下端部と、ほぼ平らな面を有する上端部と、を有し、
    前記バンプの少なくとも前記上端部は、前記第１のワイヤの前記バンプへの引き出し方向に幅広く形成されてなる半導体装置。
  21. 請求項１６から請求項２０のいずれかに記載の半導体装置において、
    前記バンプは、前記第２の電極に接続された下端部と、ほぼ平らな面を有する上端部と、を有し、
    前記バンプの前記上端部は、前記第１のワイヤの前記バンプへの引き出し方向に従って低くなるように形成されてなる半導体装置。
  22. 請求項１５から請求項２１のいずれかに記載の半導体装置が実装された回路基板。
  23. 請求項１５から請求項２１のいずれかに記載の半導体装置を有する電子機器。
JP2002041680A 2002-02-19 2002-02-19 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3584930B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002041680A JP3584930B2 (ja) 2002-02-19 2002-02-19 半導体装置及びその製造方法、回路基板並びに電子機器
US10/347,299 US7064425B2 (en) 2002-02-19 2003-01-21 Semiconductor device circuit board, and electronic equipment
CNB031037771A CN1280884C (zh) 2002-02-19 2003-02-19 半导体装置及其制造方法、电路板以及电子机器
US11/410,129 US7314818B2 (en) 2002-02-19 2006-04-25 Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002041680A JP3584930B2 (ja) 2002-02-19 2002-02-19 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2003243442A JP2003243442A (ja) 2003-08-29
JP3584930B2 true JP3584930B2 (ja) 2004-11-04

Family

ID=27678353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002041680A Expired - Fee Related JP3584930B2 (ja) 2002-02-19 2002-02-19 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (3)

Country Link
US (2) US7064425B2 (ja)
JP (1) JP3584930B2 (ja)
CN (1) CN1280884C (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6854637B2 (en) * 2003-02-20 2005-02-15 Freescale Semiconductor, Inc. Wirebonding insulated wire
JP2005029714A (ja) * 2003-07-08 2005-02-03 Polyplastics Co ポリアセタール樹脂組成物
JP2005159267A (ja) * 2003-10-30 2005-06-16 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
KR101154231B1 (ko) * 2003-11-21 2012-07-02 스미토모 베이클리트 컴퍼니 리미티드 광-유도 열 현상형 막
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP2007019415A (ja) 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
TWI303873B (en) * 2005-09-23 2008-12-01 Freescale Semiconductor Inc Method of making stacked die package
JP2007134486A (ja) 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
DE102006007306B3 (de) * 2006-02-16 2007-09-13 Siemens Ag Elektrische Anordnung mit einer Drahtverbindungsanordnung und Verfahren zum Herstellen einer derartigen elektrischen Anordnung
JP2008034567A (ja) 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2008117888A (ja) * 2006-11-02 2008-05-22 Rohm Co Ltd 電子部品、およびワイヤボンディング方法
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
US7969022B1 (en) * 2007-03-21 2011-06-28 Marvell International Ltd. Die-to-die wire-bonding
JP4397408B2 (ja) 2007-09-21 2010-01-13 株式会社新川 半導体装置及びワイヤボンディング方法
US8247272B2 (en) * 2007-12-27 2012-08-21 United Test And Assembly Center Ltd. Copper on organic solderability preservative (OSP) interconnect and enhanced wire bonding process
JP4625858B2 (ja) * 2008-09-10 2011-02-02 株式会社カイジョー ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディング制御プログラム
JP5062283B2 (ja) * 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
CN102576684B (zh) 2009-10-09 2015-08-26 日亚化学工业株式会社 半导体装置及其制造方法
KR20130042210A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
KR101917331B1 (ko) * 2012-02-08 2018-11-13 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
JP2013191738A (ja) * 2012-03-14 2013-09-26 Toshiba Corp 半導体装置およびその製造方法
TWI541920B (zh) * 2013-07-23 2016-07-11 矽品精密工業股份有限公司 打線結構之製法
WO2015087705A1 (ja) * 2013-12-10 2015-06-18 ソニー株式会社 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法
JP2014140074A (ja) * 2014-04-17 2014-07-31 Toshiba Corp 半導体装置
JP7052444B2 (ja) * 2018-03-15 2022-04-12 住友大阪セメント株式会社 光変調器、及び光伝送装置
GB2615441A (en) * 2020-12-23 2023-08-09 Skyworks Solutions Inc Apparatus and methods for tool mark free stitch bonding

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845543A (en) * 1983-09-28 1989-07-04 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JP3762475B2 (ja) 1995-04-10 2006-04-05 富士通株式会社 ワイヤボンディング方法及び半導体装置
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
JP3344235B2 (ja) 1996-10-07 2002-11-11 株式会社デンソー ワイヤボンディング方法
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP2001284388A (ja) 2000-03-30 2001-10-12 Murata Mfg Co Ltd ワイヤボンディング方法
JP3631120B2 (ja) 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP3570551B2 (ja) 2001-03-16 2004-09-29 株式会社カイジョー ワイヤボンディング方法
US6559526B2 (en) * 2001-04-26 2003-05-06 Macronix International Co., Ltd. Multiple-step inner lead of leadframe
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
JP3935370B2 (ja) * 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3573133B2 (ja) * 2002-02-19 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
CN1280884C (zh) 2006-10-18
US20060189117A1 (en) 2006-08-24
JP2003243442A (ja) 2003-08-29
US7064425B2 (en) 2006-06-20
US20030155660A1 (en) 2003-08-21
CN1440064A (zh) 2003-09-03
US7314818B2 (en) 2008-01-01

Similar Documents

Publication Publication Date Title
JP3935370B2 (ja) バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3584930B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3573133B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8952551B2 (en) Semiconductor package and method for fabricating the same
JP3865055B2 (ja) 半導体装置の製造方法
JP5366674B2 (ja) 実装構造体および実装方法
JP2003197669A (ja) ボンディング方法及びボンディング装置
WO2007066564A1 (ja) 部品実装用ピンを形成したプリント基板
JP2001274206A (ja) 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
JP3570551B2 (ja) ワイヤボンディング方法
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP3981817B2 (ja) 半導体装置の製造方法
JP4642047B2 (ja) 半導体装置
JP3888438B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
JP4007917B2 (ja) 半導体装置及びその製造方法
JP2007035863A (ja) 半導体装置
JP2004207292A (ja) ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4696712B2 (ja) 半導体装置
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100422271B1 (ko) 마이크로 비지에이 방식 반도체 패키지의 빔 리드
CN115023804A (zh) 电子器件和电子器件的制造方法
JP2000012608A (ja) 半導体装置の製造方法
US20080211085A1 (en) Semiconductor package having insulating substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees