JP2014140074A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014140074A
JP2014140074A JP2014085372A JP2014085372A JP2014140074A JP 2014140074 A JP2014140074 A JP 2014140074A JP 2014085372 A JP2014085372 A JP 2014085372A JP 2014085372 A JP2014085372 A JP 2014085372A JP 2014140074 A JP2014140074 A JP 2014140074A
Authority
JP
Japan
Prior art keywords
electrode
wire
semiconductor device
capillary
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014085372A
Other languages
English (en)
Inventor
Yuichi Sano
雄一 佐野
Takashi Imoto
孝志 井本
Naoto Takebe
直人 武部
Katsuhiro Ishida
勝広 石田
Tomomi Honda
友巳 本田
Yasushi Kumagai
靖 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014085372A priority Critical patent/JP2014140074A/ja
Publication of JP2014140074A publication Critical patent/JP2014140074A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4941Connecting portions the connecting portions being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8503Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85186Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

【課題】ワイヤ量を削減した半導体装置、半導体装置の製造方法及び半導体装置の製造装
置を提供する。
【解決手段】実施形態によれば、第1半導体素子5と、第1電極10と、第2電極20と
、ボール部30と、ワイヤ40と、を備えた半導体装置が提供される。第1電極は、第1
半導体素子5に電気的に接続される。ボール部は、第1電極の上に設けられる。ワイヤは
、ボール部と第2電極とを接続する。ワイヤの第2電極とは反対側の端の折り返し部分4
1の厚さ41tは、ワイヤの径40dよりも薄い。
【選択図】図1

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法及び半導体装置の製造装置に
関する。
半導体チップは、例えば実装部品や他の半導体チップとボンディングワイヤによって接
続される。半導体チップの高集積化が進み、ボンディングワイヤの数が増えている。半導
体装置の省資源のために、1つの接続当たりのボンディングワイヤ材料の削減が望まれて
いる。
特開2004−172477号公報
本発明の実施形態は、ワイヤ量を削減した半導体装置、半導体装置の製造方法及び半導
体装置の製造装置を提供する。
本発明の実施形態によれば、第1半導体素子と、第1電極と、第2電極と、ボール部と
、ワイヤと、を備えた半導体装置が提供される。前記第1電極は、前記第1半導体素子に
電気的に接続される。前記ボール部は、前記第1電極の上に設けられる。前記ワイヤは、
前記ボール部と前記第2電極とを接続する。前記ワイヤの前記第2電極とは反対側の端の
折り返し部分の厚さは、前記ワイヤの径よりも薄い。
本発明の別の実施形態によれば、半導体装置の製造方法が提供される。前記製造方法に
おいては、半導体素子に電気的に接続された第1電極の上方に配置されたキャピラリを下
降させて、前記キャピラリに保持されたワイヤの先端のボールを前記第1電極に押し付け
て、前記第1電極上に前記ワイヤに接続されたボール部を形成する。前記キャピラリを上
昇させて前記キャピラリを第2電極から前記第1電極に向かう第1方向に向けて移動させ
た後に、前記キャピラリの前記第2電極の側の第2電極側先端で、前記ワイヤを前記第1
電極に向けて加圧して前記ワイヤを変形させることにより、前記ワイヤの径よりも細い径
を有する部分を形成する。前記キャピラリを上昇させて前記キャピラリを前記第1電極か
ら前記第2電極に向かう第2方向に向けて移動させた後に、前記キャピラリの前記第2電
極側先端に対向する第1電極側先端で、前記ワイヤを前記1電極に向けて加圧して前記ワ
イヤを変形させて、前記ワイヤの前記第2電極とは反対の端に、前記部分に基づく、前記
ワイヤの前記径よりも薄い厚さを有する折り返し部分を形成する。前記ワイヤの前記ボー
ル部とは反対側の端を前記第2電極に接続する。
本発明の別の実施形態によれば、ワイヤを供給するキャピラリと、前記キャピラリの位
置を制御する制御部と、を備えた半導体装置の製造装置が提供される。前記制御部は、半
導体素子に電気的に接続された第1電極の上方に前記キャピラリを配置した後、前記キャ
ピラリを下降させて、前記キャピラリに保持された前記ワイヤの先端のボールを前記第1
電極に押し付けて、前記第1電極上に前記ワイヤに接続されたボール部を形成する。前記
制御部は、前記キャピラリを上昇させて前記キャピラリを第2電極から前記第1電極に向
かう第1方向に向けて移動させた後に、前記キャピラリの前記第2電極の側の第2電極側
先端で、前記ワイヤを前記第1電極に向けて加圧して前記ワイヤを変形させることにより
、前記ワイヤの径よりも細い径を有する部分を形成させる。前記制御部は、前記キャピラ
リを上昇させて前記キャピラリを前記第1電極から前記第2電極に向かう第2方向に向け
て移動させた後に、前記キャピラリの前記第2電極側先端に対向する第1電極側先端で、
前記ワイヤを前記第1電極に向けて加圧して前記ワイヤを変形させて、前記ワイヤの前記
第2電極とは反対の端に、前記部分に基づく、前記ワイヤの前記径よりも薄い厚さを有す
る折り返し部分を形成させる。前記制御部は、前記ワイヤの前記ボール部とは反対側の端
を前記第2電極に接続させる。
図1(a)及び図1(b)は、第1の実施形態に係る半導体装置の構成を例示する模式的断面図である。 第1の実施形態に係る半導体装置の構成を例示する模式的平面図である。 図3(a)及び図3(b)は、参考例の半導体装置の構成を例示する断面図である。 図4(a)〜図4(f)は、第1の実施形態に係る半導体装置の製造方法を例示する模式図である。 図5(a)〜図5(f)は、第1の実施形態に係る半導体装置の製造方法を例示する模式図である。 図6(a)〜図6(f)は、第1の実施形態に係る半導体装置の製造方法を例示する模式図である。 図7(a)〜図7(e)は、第1の実施形態に係る半導体装置の製造方法を例示する模式図である。 図8(a)及び図8(b)は、半導体装置の製造工程を例示する模式図である。 図9(a)及び図9(b)は、実施例に係る半導体装置の構成を例示する模式図である。 実施例に係る半導体装置の構成を例示する模式的斜視図である。 図11(a)〜図11(d)は、実施例に係る半導体装置の製造方法を例示する模式図である。 図12(a)及び図12(b)は、第2の実施形態に係る半導体装置の構成を例示する模式図である。 図13(a)〜図13(d)は、実施例に係る半導体装置の構成を例示する模式図である。 図14(a)及び図14(b)は、別の実施例に係る半導体装置の構成を例示する模式図である。 第2の実施形態に係る別の半導体装置の構成を例示する模式的断面図である。 第3の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の
大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場
合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同
一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1(a)及び図1(b)は、第1の実施形態に係る半導体装置の構成を例示する模式
的断面図である。
すなわち、図1(b)は、半導体装置の概要を例示しており、図1(a)は、図1(b
)の1B部分を拡大して例示している。
図2は、第1の実施形態に係る半導体装置の構成を例示する模式的平面図である。
図2は、図1(b)の1B部分を拡大して例示している。
図1(b)に表したように、本実施形態に係る半導体装置110は、第1半導体素子(
半導体素子5)と、第1電極10と、第2電極20と、ボール部30と、ワイヤ40と、
を備える。
第1電極10は、半導体素子5に電気的に接続される。半導体素子5には、例えばメモ
リなどの半導体チップが用いられる。ただし、実施形態はこれに限らず、半導体素子5に
は任意の半導体チップを用いることができる。
第2電極20は、例えば、半導体素子5とは別の半導体素子(半導体チップ)の電極で
ある。また、第2電極20は、例えば、リードやプリント基板などの実装部品などの電極
でも良い。
ボール部30は、第1電極10の上に設けられる。
ワイヤ40は、ボール部30と第2電極20とを接続する。すなわち、ワイヤ40の一
端は、ボール部30と接し、ワイヤ40の他端は、第2電極20と接する。
ボール部30及びワイヤ40には、例えば金などの材料が用いられる。
ここで、説明の便宜上、第1電極10の主面(ボール部30が接続される面)に対して
垂直な方向をZ軸方向とする。第1電極10の主面に対して垂直な1つの方向をX軸方向
とし、Z軸方向とX軸方向とに対して垂直な方向をY軸方向とする。
X−Y平面内において、第2電極20から第1電極10に向かう方向をX1方向(第1
方向)とする。X−Y平面内において、第1電極10から第2電極20に向かう方向をX
2方向(第2方向)とする。X2方向はX1方向に対して逆の方向である。
ワイヤ40は、第1電極10と第2電極20との間を、X軸方向に沿って延在する。な
お、本具体例では、第1電極10の主面(ボール部30が接続される面)のZ軸方向沿っ
た位置が、第2電極20の接続面(ワイヤ40が接続される面)のZ軸方向に沿った位置
と実質的に同じ場合であるが、後述するように、第1電極10の主面のZ軸方向沿った位
置は、第2電極20の接続面のZ軸方向に沿った位置と異なっていても良い。すなわち、
第1電極10の主面の高さは、第2電極20の接続面の高さと同じであっても良く、また
、異なっていても良い。
第1電極10の主面の高さが第2電極20の接続面の高さと同じ場合においても、異な
っていている場合においても、上記のX1方向及びX2方向のそれぞれは、X−Y平面内
における第2電極20から第1電極10に向かう方向、及び、第1電極10から第2電極
20に向かう方向とされる。
図1(a)に表したように、ボール部30は第1電極10上に形成されている。ボール
部30は、台座部31と上部32とを有している。ボール部30の台座部31のX1方向
(またはX2方向)に沿った長さは、上部32のX1方向(またはX2方向)に沿った長
さよりも長い。ボール部30の上部32の第2電極20とは反対側には、凸部30cが形
成されている。この凸部30cは、キャピラリによりボール部30の上部32がつぶされ
ることにより形成される。また、上部32がつぶされることにより、上部32には、凹部
33が形成される。
ワイヤ40の第2電極20とは反対側の端には、折り返し部分41が形成されている。
折り返し部分41は、ワイヤ40の凸部30c上に位置する部分である。折り返し部分4
1の厚さ41tは、ワイヤ40の径40dよりも薄い。ここで、ワイヤ40の径40dは
、ワイヤ径の平均値である。
折り返し部分41は、ワイヤ40のネック部42よりもX1方向の部分である。ここで
、ワイヤ40のネック部42は、ワイヤ40がボール部30と接触している部分と、ワイ
ヤ40が第2電極20に向かって延びる部分と、の境界部分である。
すでに説明したように、ボール部30の上部32のX軸方向の中央付近に凹部33が形
成されている。この凹部33により、ボール部30の第2電極20の側の端の上方に、上
部32の頂点34が形成される。この頂点34により、ネック部42はZ軸方向の上方に
向かって延びている。その結果、ワイヤ40を半導体素子5の主平面に対してほぼ平行に
引き出すことができる。
折り返し部分41は、例えば、ボール部30のX1方向(またはX2方向)に沿った中
心よりも第2電極20とは反対の側に位置する。すなわち、折り返し部分41は、ワイヤ
40とボール部30との接続部分のX軸方向に沿った中心よりも、X1方向に位置する部
分を有している。後述するように、折り返し部分41は、ワイヤ40がキャピラリによっ
て押しつぶされた部分である。
図1(a)に表したように、折り返し部分41の第2電極20とは反対の側の端41e
は、ボール部30の第2電極20とは反対の側の端30eよりもX2方向に位置している
。すなわち、折り返し部分41の第2電極20とは反対の側の端41eは、ボール部30
の第2電極20とは反対の側の端30eよりも第2電極20に近い。
図2に表したように、半導体装置110において、複数の第1電極10を設けることが
できる。複数の第1電極10は、例えばY軸方向に沿って並ぶ。そして、複数の第1電極
10のそれぞれに複数のボール部30のそれぞれが設けられ、複数のボール部30のそれ
ぞれに、複数のワイヤ40のそれぞれが接続される。
第1電極10の主面に対して垂直な方向(Z軸方向)から見たときに、ワイヤ40の折
り返し部分41は、ボール部30の外形(台座部31)の範囲内に位置する。すなわち、
折り返し部分41は、ボール部30の外形よりも内側にあり、ボール部30からはみ出し
ていない。
図1(a)に表したように、本具体例においては、ワイヤ40は、ボール部30の上に
おいて凹部43を有している。そして、ワイヤ40のネック部42は、Z軸方向において
下方に向けてX2方向に延出している。ただし、実施形態はこれに限らず、ワイヤ40は
、凹部43を有していなくても良い。例えば後述するように、ワイヤ40のボール部30
の上における形状は、平坦に近くても良い。
図3(a)及び図3(b)は、参考例の半導体装置の構成を例示する断面図である。
すなわち、図3(a)は模式的断面図であり、図3(b)は模式的平面図である。
図3(a)及び図3(b)に表したように、参考例の半導体装置119においては、ワ
イヤ40の第2電極20とは反対側の端の2重折り返し部49の厚さ49tは、ワイヤ4
0の径40dよりも厚い。半導体装置119における2重折り返し部49は、ワイヤ40
のうちでボール部30からX1方向に向けて延在する部分と、ワイヤ40のうちでX1方
向の端から折り返してX2方向に向けて延在する部分と、が重なった部分である。このた
め、半導体装置119における2重折り返し部49の厚さ49tは、ワイヤ40の径40
dの約2倍程度の厚さである。
ここで、図3(b)に示したように、2つ図示しているワイヤ40のうちの図中の下側
もワイヤ40の2重折り返し部49は、図中の上側のワイヤ40の方向へ流れてしまって
いる。近年の微細化によりワイヤ40どうしの間隔は、だんだん狭くなってきている。こ
こで2重折り返し部49が隣接するワイヤ40と接触してしまうおそれがある。そのため
、本実施形態のように、折り返し部分41はZ軸方向からみてボール部30からはみ出さ
ないようにすることが好ましい。
半導体装置119においては、2重折り返し部49の第2電極20とは反対の側の端4
9eは、ボール部30の第2電極20と反対の側の端30eよりもX1方向に位置してい
る。すなわち、2重折り返し部49の第2電極20とは反対の側の端49eは、ボール部
30の第2電極20と反対の側の端30eよりも第2電極20から遠い。
そして、半導体装置119においては、Z軸方向に沿ってみたときに、ワイヤ40の2
重折り返し部49は、ボール部30の外形の範囲から外側の部分を有する。すなわち、2
重折り返し部49は、ボール部30からはみ出している。
このような参考例の半導体装置119における2重折り返し部49は、例えば、低いル
ープ形状を形成することを意図して形成される。参考例の半導体装置119における2重
折り返し部49は、例えば、ワイヤ40の2本分の厚さを有し、さらに、ボール部30か
らはみ出す部分を有していることから、2重折り返し部49が大きい。このため、2重折
り返し部49を形成するために、ワイヤ40の材料が多く使用される。
これに対し、本実施形態に係る半導体装置110においては、折り返し部分41(ワイ
ヤ40のテール部分)が小さく、折り返し部分41の厚さ41tがワイヤ40の径40d
よりも薄い。半導体装置110においては、折り返し部分41の長さが短く、折り返し部
分41の端41eは、ボール部30の端30eよりも第2電極20に近い。半導体装置1
10においては、折り返し部分41は、ボール部30からはみ出していない。半導体装置
110においては、折り返し部分41が小さいため、折り返し部分41を形成するために
使用されるワイヤ40の材料は少ない。これにより、ワイヤ量を削減した半導体装置が提
供できる。
なお、使用するワイヤ40の量を少なくするために、折り返し部を設けない場合におい
ては、ワイヤ40の高さが高くなり、半導体装置の薄型化の妨げになる。ここで、ワイヤ
40の高さとは、半導体素子5の表面から、半導体素子5上においてワイヤ40の最も高
い上面までの高さである。折り返し部を設けた場合においてワイヤ40の高さを低くでき
る点は後述する。また、ワイヤ40の機械的強度が低下しモールド樹脂などによってワイ
ヤ40が変形する不良が発生することがある。
これに対し、本実施形態に係る半導体装置110においては、ワイヤ40とボール部3
0との接続部分のX軸方向における中心よりもX1方向に位置する折り返し部分41を設
けることでワイヤ40の高さが低くできる。すなわち、半導体装置110においては、ワ
イヤ40の高さを低くしつつ、ワイヤ量を削減できる。
以下、本実施形態に係る半導体装置110の製造方法の例について説明する。
図4(a)〜図4(f)、図5(a)〜図5(f)、図6(a)〜図6(f)、及び、
図7(a)〜図7(e)は、第1の実施形態に係る半導体装置の製造方法を例示する模式
図である。
図4(a)、図4(c)、図4(e)、図5(a)、図5(c)、図5(e)、図6(
a)、図6(c)、及び、図6(e)は、ステップSP01〜SP09の各工程における
キャピラリ60の状態及び動作を例示している。図4(b)、図4(d)、図4(f)、
図5(b)、図5(d)、図5(f)、図6(b)、図6(d)、及び、図6(f)は、
ステップSP01〜SP09の各工程におけるキャピラリ60、第1電極10、ボール部
30及びワイヤ40の状態を例示している。
図7(a)〜図7(e)は、ステップSP10〜SP14におけるキャピラリ60の状
態及び動作を例示している。なお、図4(d)には、断面図の他に、ボール部30の平面
図も描かれている。
図4(a)に表したように、本製造方法においては、キャピラリ60と、制御部80と
、を備えた製造装置(ボンディング装置)が用いられる。制御部80は、アーム81と駆
動部82とを含む。キャピラリ60はアーム81の先に取り付けられる。アーム81は、
駆動部82によって駆動され、これにより、キャピラリ60の第1電極10との相対的な
位置が変位(移動)する。他の各図では、制御部80の図示は、省略される。
キャピラリ60は、X1方向の側(第1電極10の側)の第1電極側先端61と、第2
方向の側(第2電極20の側)の第2電極側先端62と、を有している。第1電極側先端
61は、第2電極側先端62に対向する。
図4(a)及び図4(b)に表したように、キャピラリ60が第1電極10の上方に配
置され、キャピラリ60の先端にボール部30となるボール30aを形成する(ステップ
SP01)。なお、キャピラリ60の径は、例えば80マイクロメートル(μm)以上6
0μm以下程度とされる。ただし、実施形態はこれに限らず、キャピラリ60の径は任意
である。
図4(c)及び図4(d)に表したように、キャピラリ60を降下させ、ボール30a
を第1電極10に押し付ける(ステップSP02)。ボール30aは変形し、キャピラリ
60の先端部分の形状を反映して、台座部31と、台座部31の上の上部32と、が形成
される。ボール部30は、台座部31と上部32とを含む。
台座部31の径31dは、例えば50μm〜60μmであり、上部32の径32dは、
例えば台座部31の径31dよりも5μm〜10μm程度小さくなる。ただし、実施形態
はこれに限らず、台座部31の径31d及び上部32の径32dは任意である。
図4(e)及び図4(f)に表したように、キャピラリ60がワイヤ40をリリースし
た状態で、キャピラリ60を上昇させる(ステップSP03)。
図5(a)及び図5(b)に表したように、キャピラリ60を、第1電極10に対して
相対的にX1方向に移動させる(ステップSP04)。これにより、ワイヤ40は、第2
電極側先端62に接する。この時のX1方向に向けたキャピラリ60の移動距離は、第2
電極側先端62とワイヤ40とが接する部分が、ボール部30の範囲内となる距離とされ
る。
すなわち、第2電極側先端62とワイヤ40とが接する部分は、ボール部30の第2電
極20とは反対側の端30eよりも第2電極20の側(X2方向の側)とされ、ボール部
30の第2電極20の側の端30fよりもX1方向の側とされる。例えば、ワイヤ40の
X1方向の側の端が、ボール部30の第2電極20とは反対側の端30eよりも第2電極
20の側(X2方向の側)とされ、ボール部30の第2電極20の側の端30fよりもX
1方向の側とされる。
図5(c)及び図5(d)に表したように、キャピラリ60を降下させ、キャピラリ6
0によってワイヤ40を変形させる(ステップSP05)。具体的には、第2電極側先端
62でワイヤ40(及びボール部30)を第1電極10に押し付けて、ワイヤ40(及び
ボール部30)を変形させる。すなわち、ワイヤ40は、第2電極側先端62により第1
電極10に向けて加圧され、変形する。
図5(e)及び図5(f)に表したように、キャピラリ60がワイヤ40をリリースし
た状態で、キャピラリ60を上昇させる(ステップSP06)。このステップSP05に
より、ワイヤ40の径が細くなる部分TNが形成される。このワイヤ40の径が細くなっ
た部分TNが、最終的に折り返し部分41となる。
図6(a)及び図6(b)に表したように、キャピラリ60を、第1電極10に対して
相対的にX2方向に移動させる(ステップSP07)。これにより、ワイヤ40の軸をX
2方向に屈曲させる。例えば、ワイヤ40のX1方向の側の側面がキャピラリ60の内側
壁に接する。
キャピラリ60を第1電極10に対して相対的にX2方向に移動させることで、ワイヤ
40は、第1電極側先端61に接する。この時のX2方向に向けたキャピラリ60の移動
距離は、第1電極側先端61とワイヤ40とが接する部分が、ボール部30の範囲内とな
る距離とされる。
すなわち、第1電極側先端61とワイヤ40とが接する部分は、ボール部30の第2電
極20とは反対側の端30eよりも第2電極20の側(X2方向の側)とされ、ボール部
30の第2電極20の側の端30fよりもX1方向の側とされる。例えば、ワイヤ40の
X1方向の側の端が、ボール部30の第2電極20とは反対側の端30eよりも第2電極
20の側(X2方向の側)とされ、ボール部30の第2電極20の側の端30fよりもX
1方向の側とされる。
このステップSP07における移動量が少ないと、ワイヤ40に折り返し部分41が形
成されない。ステップSP07における適切な移動量は、ワイヤ40の径40dや、ステ
ップSP04におけるキャピラリ60の移動量などにより変化する。ステップSP07に
おける適切な移動量は、例えば、キャピラリ60の移動距離を変えて試験することにより
求めることができる。
ステップSP04及びステップSP05と、その後に実施されるステップSP07の実
施により、ワイヤ40に対して、X1方向に向かう1回目の屈曲と、X2方向に向かう2
回目の屈曲が施される。
図6(c)及び図6(d)に表したように、キャピラリ60を降下させ、キャピラリ6
0によってワイヤ40を変形させる(ステップSP08)。具体的には、第1電極側先端
61でワイヤ40(及びボール部30)を第1電極10に押し付けて、ワイヤ40(及び
ボール部30)を変形させる。すなわち、ワイヤ40は、第1電極側先端61により第1
電極10に向けて加圧され、変形する。
なお、図6(d)に示した例では、ボール部30の上部におけるワイヤ40に凹部が形
成されていない状態が示されているが、後述するように、ステップSP08において、ボ
ール部30の上部におけるワイヤ40に凹部が形成されても良い。ボール部30の上部に
おけるワイヤ40の凹部43の有無は、例えばキャピラリ60の先端の形状や、ステップ
SP05〜ステップSP08におけるキャピラリ60の移動距離などの種々の条件によっ
て制御可能である。
図6(e)及び図6(f)に表したように、キャピラリ60がワイヤ40をリリースし
た状態で、キャピラリ60を上昇させる(ステップSP09)。
その後、図7(a)に表したように、キャピラリ60を、第1電極10に対して相対的
にX2方向に移動させる(ステップSP10)。
その後、図7(b)に表したように、キャピラリ60を、第1電極10に対して相対的
にX1方向に移動させる(ステップSP11)。
その後、図7(c)に表したように、キャピラリ60を、さらに上昇させる(ステップ
SP12)。
その後、図7(d)に表したように、キャピラリ60を第2電極20(図示しない)へ
向けてX2方向に沿って移動させる(ステップSP13)。
そして、図7(e)に表したように、キャピラリ60を第2電極20に向けて近接させ
、ワイヤ40のボール部30とは反対側の端を第2電極20に接続する(ステップSP1
4)。
これにより、図1(a)、図1(b)及び図2に例示した半導体装置110が製造され
る。
なお、上記のステップSP10及びステップSP11を実施することにより、例えば、
ワイヤ40が折り曲げの癖を有するようになり、ワイヤ40の第1電極10と第2電極2
0との間の延在部分においてワイヤ40の高さが低くなる。
上記のように、半導体装置110の製造においては、2回のワイヤ40の押しつぶし(
クラッシュ)が行われる。すなわち、キャピラリ60をX1方向に向けて移動させた後に
行われる、第2電極側先端62によるワイヤ40(及びボール部30)の押しつぶし(ス
テップSP05)と、キャピラリ60をX2方向に向けて移動させた後に行われる、第1
電極側先端61によるワイヤ40(及びボール部30)の押しつぶし(ステップSP08
)と、が行われる。この2回のワイヤ40のクラッシュにより、ワイヤ40の折り返し部
分41が形成される。折り返し部分41は、ワイヤ40がキャピラリ60によって押しつ
ぶされ、ワイヤ40の径が細くなった部分であるので、折り返し部分41の厚さ41tは
ワイヤ40の径40dよりも薄くなる。
例えば、ワイヤ40の径40dは20μmであり、折り返し部分41の厚さ41tは1
0μm程度である。ただし、後述するように、折り返し部分41の形状は種々の変形が可
能であり、ワイヤ40の径40dに対する折り返し部分41の厚さ41tの値は上記に限
らない。厚さ41tが径40dよりも薄い条件において、厚さ41tは任意である。
図8(a)及び図8(b)は、半導体装置の製造工程を例示する模式図である。
すなわち、図8(a)は、実施形態に係る半導体装置110におけるキャピラリ60の
動きを模式的に例示し、図8(b)は、参考例の半導体装置119におけるキャピラリ6
0の動きを模式的に例示している。
図8(a)に表したように、半導体装置110の製造においては、キャピラリ60を、
第1電極10に対して相対的にX1方向に移動させた(ステップSP04)後に、キャピ
ラリ60を降下させて第2電極側先端62によるワイヤ40の変形(ステップSP05)
が実施される。さらに、キャピラリ60を第1電極10に対して相対的にX2方向に移動
させた(ステップSP07)後に、キャピラリ60を降下させて第1電極側先端61によ
るワイヤ40の変形(ステップSP08)が実施される。そして、その後、ワイヤ40が
第2電極20に接続される(ステップSP14)。上記のキャピラリ60のX1方向に向
けた移動、及び、X2方向に向けた移動の距離は、ボール部30の範囲内である。このよ
うに、半導体装置110の製造においては、1回目のワイヤ40の押しつぶし(ステップ
SP05)と、2回目のワイヤ40の押しつぶし(ステップSP08)と、が実施される
1回目のワイヤ押しつぶしによりワイヤ40を薄くできるため、ワイヤ40の高さを低
くすることができる。また、2回目のワイヤ押しつぶしにより、半導体素子5の主面と略
平行にワイヤ40を引き出すことができ、ワイヤ40の高さを低くすることができる。
一方、図8(b)に表したように、参考例の半導体装置119の製造においては、例え
ば、キャピラリ60を降下させてボール部30を形成(ステップSP02)した後に、キ
ャピラリ60を上昇させ(ステップSP03)、キャピラリ60を第1電極10に対して
相対的にX1方向に移動させた(ステップSP119a)後に、キャピラリ60をさらに
上昇させ(ステップSP119b)、その後キャピラリ60をX2方向に移動させてキャ
ピラリ60を再びボール部30の上方に戻す(ステップSP119c)。そして、キャピ
ラリ60を降下させてキャピラリ60によるワイヤ40の変形(ステップSP08)が実
施される。すなわち、参考例の半導体装置119の製造においては、ステップSP05(
1回目のワイヤ40の押しつぶし)が行われない。
半導体装置119においては、キャピラリ60をX1方向に移動させた後にさらに上昇
させた後に元の位置に戻す動作のステップSP119を実施することで、ワイヤ40を2
重に折り畳み、ステップSP08においてワイヤ40をボール部30に接合する。そして
、その接合部からワイヤ40を第2電極20に向けて延ばす。これにより、例えば、ワイ
ヤ40のループ形状の高さが低くなる。しかしながら、既に説明したように、半導体装置
119においては、ワイヤ40が2重に折り畳まれることで、2重折り返し部49が厚く
なり、使用するワイヤ量が多い。
もし、1回目の変形のためのステップSP05を行わないで、かつ、キャピラリ60を
さらに上昇させるステップSP119におけるキャピラリ60のX軸方向またはZ軸方向
に沿った距離を変えると、例えば、ワイヤ40が2重に折り畳まれ難くなる。このため、
ステップSP08の後の工程において、ワイヤ40は、例えばボール部30からほぼ垂直
方向に立ち上がる形状になり、結果としてワイヤ40がループ形状を有してしまい、ワイ
ヤ40の高さが高くなってしまう。
これに対し、実施形態に係る半導体装置110の製造方法においては、1回目のワイヤ
40の押しつぶし(ステップSP05)と、2回目のワイヤ40の押しつぶし(ステップ
SP08)と、を実施することにより、ボール部30の上部におけるワイヤ40の形状が
ボール部30に対して斜め方向になり、結果として、ワイヤ40の延在方向はX軸方向に
対して実質的に平行となり、ワイヤ40のループ形状の高さを低くできる。そして、折り
返し部分41が薄く小さいため、ワイヤ量が少ない。
上記のように、ステップSP05を実施しない参考例及びその変形においては、ワイヤ
40の高さを低くすることと、ワイヤ量の削減と、を両立させることは困難であったが、
実施形態に係る構成により、ワイヤ40のループ形状の高さを低くすることと、ワイヤ量
の削減が両立できる。
また、折り返し部分41を設けることにより、ワイヤ40とボール部30の接触面積が
大きくなる。すなわち、ワイヤ40とボール部30との接着力が大きくなると言える。そ
の結果、ステップSP11〜ステップSP14の工程においてワイヤ40とボール部30
とが剥離する可能性を減らすことができる。また、1回目及び2回目の押しつぶしにより
X軸方向においてボール部30の中央部分付近にワイヤ40が接触するため、ワイヤ40
とボール部30との接着力をさらに大きくすることができる。
以下、第1の実施形態に係る実施例の半導体装置について説明する。
図9(a)及び図9(b)は、実施例に係る半導体装置の構成を例示する模式図である

すなわち、図9(a)は模式的断面図であり、図9(b)は模式的斜視図である。図9
(b)は、分かり易いように、実施例に係る半導体装置111の走査電子顕微鏡(SEM
)写真像を基に、各要素の外形を線で描いたものである。
図9(a)及び図9(b)に表したように、本実施形態に係る実施例の半導体装置11
1においては、半導体素子5に電気的に接触する第1電極10として、半導体素子5の上
に設けられたパッド電極11が用いられている。そして、パッド電極11とボール部30
との間に下層接続部14が設けられている。下層接続部14は、パッド電極11に接続さ
れた下層ワイヤ13と、下層ワイヤ13の下層終端部12と、を含む。下層ワイヤ13は
、パッド電極11と、パッド電極11よりもX1方向に設けられている別の電極(図示し
ない)と、を接続している。
そして、このような下層接続部14の上にボール部30が設けられている。すなわち、
半導体装置111においては、第1電極10(パッド電極11)と、ボール部30との間
に、下層終端部12及び下層ワイヤ13を含む下層接続部14が設けられている。このよ
うに、実施形態において、第1電極10とボール部30との間に任意の導電部材を挿入す
ることができる。そして、下層接続部14の上に、2つ目の接続部(上層接続部)として
、ボール部30と、ボール部30に接続されるワイヤ40と、が設けられている。このよ
うに、接続部は積層されることができる。
半導体装置111においても、ワイヤ40の折り返し部分41の厚さ41tは、ワイヤ
40の径40dよりも薄い。半導体装置111においても、折り返し部分41の長さが短
く、折り返し部分41の端41eは、ボール部30の端30eよりも第2電極20に近い
。半導体装置111においても、折り返し部分41は、ボール部30からはみ出していな
い。これにより、ワイヤ量を削減可能な半導体装置が提供できる。
図10は、実施例に係る半導体装置の構成を例示する模式的斜視図である。
図10は、図9(b)を拡大したものである。
図10に表したように、半導体装置111においては、ワイヤ40の折り返し部分41
に、折り返し部分41の段差に対応した線(線La、線Lb及び線Lc)がある。
線Laは、折り返し部分41の上面に対応する。線Lbは、折り返し部分41の下側と
凸部30cの上面との境界に対応する。線Lcは、折り返し部分41の第2電極20とは
反対の側(X1方向の側)の端41eに対応する。
さらに、境界の線Ldは、ボール部30の凸部30cの側面とワイヤ40との境界に対
応する。
このような、線La、線Lb、線Lc及び線Ldは、上記のステップSP05、SP0
6、SP07及びSP08を実施することにより形成される。
以下、ステップSP05〜ステップSP08におけるワイヤ40の状態について詳しく
説明する。
図11(a)〜図11(d)は、実施例に係る半導体装置の製造方法を例示する模式図
である。
すなわち、図11(a)、図11(b)、図11(c)及び図11(d)は、ステップ
SP05、SP06、SP07及びSP08におけるワイヤ40の状態を模式的に示して
いる。
ワイヤ40の中心軸の1回目の屈曲が施された後、図11(a)に表したように、ステ
ップSP05において、第2電極側先端62によりワイヤ40が変形される。すなわち、
ワイヤ40の押しつぶしが行われる。この時、ボール部30も一緒に変形される。この時
、キャピラリ60の先端の形状に基づいて、ワイヤ40及びボール部30には凹状の凹部
33aが形成される。なお、図11(a)に表したように、本具体例においては、図5(
d)に例示したキャピラリ60の先端よりも尖った先端を有するキャピラリ60が用いら
れている。
図11(b)に表したように、ステップSP06においてキャピラリ60を上方に移動
させる。そして、図11(c)に、表したように、ステップSP07においては、キャピ
ラリ60を第1電極10に対して相対的にX2方向に移動させる。これにより、ワイヤ4
0の2回目の屈曲が施される。
このとき、図11(c)に表したように、ワイヤ40とボール部30との接続部分のX
1方向の端に線Laとなる部分La1が形成され、ワイヤ40の立ち上がり部のX2方向
の端の下面に線Ldとなる部分Ld1が形成され、ワイヤ40とボール部30との接続部
分の下部に、線Lbとなる部分Lb1、及び、線Lcとなる部分Lc1が形成される。こ
こで、キャピラリ60のX2方向における移動距離が小さいと、線Laに相当する部分が
キャピラリ60により押しつぶされてしまい、ワイヤ40の折り返し部分41が形成され
ない。
そして、図11(d)に表したように、ステップSP08において、第1電極側先端6
1によってワイヤ40が変形される。なお、例えばボール部30も一緒に変形されても良
い。ワイヤ40は折り返され、キャピラリ60の先端の形状に基づいて、ワイヤ40の上
部に凹状の凹部が形成される。なお、図5(d)に示した例では、ステップSP08にお
いて、ワイヤ40に凹部は形成されていない。図11(d)に示した例においては、キャ
ピラリ60の尖った先端形状に基づいて、ワイヤ40に凹部が形成されている。
ステップSP08により、ボール部30の凹部33aの上にワイヤ40が重ねられてボ
ール部30が加圧され、ボール部30に凹部33が形成される。結果として、本具体例で
は、ボール部30に形成される凹部33の深さはボール部30の上部32の厚さの半分程
度になる。ここで凹部33の深さが深くなると、凹部33からボール部30の上部32の
頂点34までの高さが高くなる。その結果、ワイヤ40が長くなったとしても、ワイヤ4
0を半導体素子5の主平面に対してほぼ平行に引き出すことができる。
本具体例では、ワイヤ40の上面のうちのX1方向の側の部分に、部分La1に基づく
線Laが形成される。また、ワイヤ40とボール部30との接続部分のX1方向の端に、
部分Lc1に基づく線Lcが形成される。第1電極側先端61の下方における、ワイヤ4
0とボール部30の接続部分に、部分Lb1に基づく線Lbが形成される。そして、第1
電極側先端61の下方において、ワイヤ40が折れ曲がってボール部30に接する部分に
、部分Ld1に基づく線Ldが形成される。
線Laと線Lbとの間の部分が折り返し部分41となる。そして、折り返し部分41が
キャピラリ60によって押しつぶされていることで、折り返し部分41の厚さ41tは、
ワイヤ40の径40dよりも薄くなる。
このように、実施例の半導体装置111においては、キャピラリ60の先端の形状を反
映して、ボール部30の上方においてワイヤ40に凹部43が形成されている。
(第2の実施の形態)
第2の実施の形態においては、積層された半導体チップが用いられる。そして、ワイヤ
40は、積層された半導体チップどうしを電気的に接続する。
図12(a)及び図12(b)は、第2の実施形態に係る半導体装置の構成を例示する
模式図である。
図12(a)に表したように、本実施形態に係る半導体装置120は、既に説明した第
1半導体素子(半導体素子5)と、第1電極10と、第2電極20と、ボール部30と、
ワイヤ40と、に加え、第2半導体素子6(半導体チップ)をさらに備える。第2半導体
素子6には、例えばメモリなどの半導体チップが用いられる。ただし、実施形態はこれに
限らず、第2半導体素子6には任意の半導体チップを用いることができる。
第2半導体素子6は、第1半導体素子(半導体素子5)の第1電極10が設けられる側
の主面に積層される。例えば、第1半導体素子(半導体素子5)と第2半導体素子6と間
には、絶縁性の樹脂層8などが設けられる。
第2電極20は、第2半導体素子6に電気的に接続される。
ワイヤ40は、第1電極10の上方と、第2電極20の上方と、の間において、第1半
導体素子(半導体素子5)の主面及び第2半導体素子6の主面に対して実質的に平行であ
る。
なお、図12に示したワイヤ40とボール部30との接続部分の近傍の構成は、半導体
装置110と同様なので説明を省略する。
本実施形態に係る半導体装置120においては、ワイヤ40の折り返し部分41の厚さ
41tがワイヤ40の径40dよりも小さいことと同時に、ワイヤ40の延在方向を第1
電極10の主面に対して実質的に平行にすることができる。半導体チップが積層された構
成においても、ワイヤ40を第1電極10の主面に対して実質的に平行に延在させること
ができる。すなわち、ワイヤ40のループ形状を低くできる。
なお、半導体チップを積層した場合に、電極においてZ軸方向における段差が生じる。
すなわち、第2半導体素子6の主面(上面)に設けられた第2電極20のZ軸方向に沿っ
た高さは、第1半導体素子(半導体素子5)の主面(上面)に設けられた第1電極10よ
りも高い。
このとき、半導体装置120においては、第2電極20と第1電極10との高さの差を
補償するようにボール部30の高さを調節することで、例えば、第2電極20の高さと、
ボール部30の上部の高さとを実質的に同じにしている。これにより、第2電極20とボ
ール部30とを接続するワイヤ40を第1電極10の主面に対して実質的に平行に延在さ
せることができる。例えば、このようなワイヤ40の形状を半導体装置120の最上層の
半導体素子に用いれば、半導体装置120の高さを効果的に低くすることができる。
図12(b)に表したように、本実施形態に係る別の半導体装置121においても、第
2半導体素子6が設けられている。
半導体装置121においては、第1電極10として、第1半導体素子(半導体素子5)
の上に設けられたパッド電極11が用いられている。そして、パッド電極11とボール部
30との間に、下層終端部12及び下層ワイヤ13を含む下層接続部14が設けられてい
る。下層ワイヤ13は、パッド電極11と、パッド電極11よりもX1方向に設けられて
いる別の電極(図示しない)と、を接続している。
そして、このような下層接続部14の上にボール部30が設けられている。
すなわち、半導体装置121は、下層ワイヤ13をさらに備える。下層ワイヤ13の一
端(下層終端部12)は、ボール部30と第1電極10との間に接続される。下層ワイヤ
13は、第1電極10から、第2電極20から第1電極10に向かう方向(X1方向)に
向けて延出する。
半導体装置121において、下層終端部12及び下層ワイヤ13の高さによって、第1
電極10(パッド電極11)と第2電極20との高さとの差が補償される。これにより、
第2電極20とボール部30とを接続するワイヤ40を第1電極10(パッド電極11)
の主面に対して実質的に平行に延在させることができる。例えば、このようなワイヤ40
の形状を半導体装置121の最上層の半導体素子に用いれば、半導体装置121の高さを
効果的に低くすることができる。また、下層ワイヤ13をボール部30の下に配置するこ
とにより、ボール部30の高さを高くする必要が無く、ボール部30に使用する材料を減
らすことができる。
以下、本実施形態に係る実施例の半導体装置に関して説明する。
図13(a)〜図13(d)は、実施例に係る半導体装置の構成を例示する模式図であ
る。
図13(a)は、実施例に係る半導体装置122の構成の概要を例示する模式的断面図
であり、図13(b)は、図13(a)の一部13Aを拡大した模式的斜視図であり、図
13(c)は、図13(b)の一部13Bを拡大した模式的斜視図であり、図13(d)
は、図13(c)の一部13Cを拡大した模式的斜視図である。なお、図13(b)、図
13(c)及び図13(d)は、半導体装置122のSEM写真像を基に、各要素の外形
を描いたものである。
図13(a)に表したように、半導体装置122においては、基板9の上に第1半導体
素子(半導体素子5)が設けられ、第1半導体素子の上に第2半導体素子6が設けられて
いる。第1半導体素子の第1電極10(図示しない)と、第2半導体素子6の第2電極2
0(図示しない)と、がワイヤ40で接続され、基板9に設けられる図示しない電極と、
第1半導体素子の第1電極10とが、下層ワイヤ13で接続される。
図13(b)及び図13(c)に表したように、ワイヤ40は、例えばY軸方向に沿っ
て複数設けられる。図13(d)は、ワイヤ40と、そのワイヤ40に接続されているボ
ール部30とを拡大して示している。
図13(d)に表したように、半導体装置122においても、ワイヤ40の折り返し部
分41の厚さ41tは、ワイヤ40の径40dよりも薄い。
図13(c)に表したように、半導体装置122においても、第1電極10の上方と、
第2電極20の上方と、の間において、ワイヤ40は第1電極10の主面に対して実質的
に平行である。
また、図13(b)に表したように、下層ワイヤ13の第1電極10に接続された部分
から延出する部分は、第1電極10の主面に対して実質的に平行である。
例えば、このようなワイヤ40の形状を半導体装置122の最上層の半導体素子に用い
れば、半導体装置122の高さを効果的に低くすることができる。また、下層ワイヤ13
をボール部30の下に配置することにより、ボール部30の高さを高くする必要が無く、
ボール部30に使用する材料を減らすことができる。また、Z軸方向から見て折り返し部
分41がボール部30内からはみ出さないため、Y軸方向に隣接するワイヤ40どうしの
短絡を防止することができる。
図14(a)及び図14(b)は、別の実施例に係る半導体装置の構成を例示する模式
図である。
図14(a)は、本実施形態に係る別の実施例の半導体装置123の一部を拡大した模
式的斜視図であり、図14(b)は、図14(a)の一部14Aを拡大した模式的斜視図
である。図14(a)及び図14(b)は、半導体装置123のSEM写真像を基に、各
要素の外形を描いたものである。
半導体装置123は、半導体装置122の製造に用いられたキャピラリ60と同じキャ
ピラリを用いて、製造条件を変えて製造されたものである。具体的には、半導体装置12
3の製造におけるステップSP05、ステップSP06及びステップSP07のそれぞれ
におけるキャピラリ60の移動距離が、半導体装置122における移動距離とは異なる。
半導体装置123のステップSP05における移動距離は、半導体装置122よりも短く
、半導体装置123のステップSP06における移動距離は、半導体装置122よりも長
く、半導体装置123のステップSP07における移動距離は、半導体装置122よりも
短い。
図14(a)及び図14(b)に表したように、半導体装置123においても、ワイヤ
40の折り返し部分41の厚さ41tは、ワイヤ40の径40dよりも薄い。このように
、製造工程におけるキャピラリ60の移動距離を変えた製造条件においても、ワイヤ40
の折り返し部分41を薄くできる。
そして、図14(b)に表したように、半導体装置123においては、ボール部30の
上部のワイヤ40において凹部が設けられていない。このように、同じキャピラリ60を
用いた場合においても、キャピラリ60の移動距離などの条件を変更することで、凹部4
3が設けられる場合(半導体装置122など)と、凹部43が設けられない場合(半導体
装置123)と、が製造可能である。
図14(a)に表したように、半導体装置123においても、第1電極10の上方と、
第2電極20の上方と、の間において、ワイヤ40は、第1電極10の主面に対して実質
的に平行である。また、凹部43が形成されないため、ボール部30の高さを高くするこ
となく、ワイヤ40の底面の位置を高くできる。その結果、ボール部30の材料を減らす
ことができる。ここで、ワイヤ40が長くなると、ワイヤ40の自重により、ワイヤ40
がたわんでしまう。しかし、ボール部30の高さを高くすることができるので、ワイヤ4
0の長さが長くなったとしても、ワイヤ40の自重によりワイヤ40の下面が半導体素子
5などと接触する可能性を低くすることができる。なお、ボール部30の上部32には凹
部33が形成されおり、ボール部30の第2電極20の側の端30fの上部32に頂点3
4が形成されている。
図15は、第2の実施形態に係る別の半導体装置の構成を例示する模式的断面図である

図15に表したように、本実施形態に係る別の半導体装置124は、第1半導体素子(
半導体素子5)が基板9の上に設けられ、その上に第2半導体素子6が積層され、その上
に第3〜第9半導体素子6a〜6gが順次積層されている。そして、半導体素子の相互が
ワイヤ40によって接続されている。
そして、半導体素子どうしの間のそれぞれ、及び、基板9と第1半導体素子(半導体素
子5)との間に、絶縁性の樹脂層8が設けられる。
本具体例では、基板9に接続された下層ワイヤ13が、それぞれのワイヤ40に対応す
るボール部30の下に接続されている。
このように、半導体装置において、設けられる半導体素子の数は、任意である。
また、例えば、第2半導体素子6と第3半導体素子6aとの間にあるワイヤ40の高さ
は低くする必要がある。ワイヤ40の高さが高くなると上層の第3半導体素子6aとワイ
ヤ40とが接触してしまい半導体装置が動作不良を起こしてしまうからである。そのため
、本実施形態に係るワイヤ40を使用することにより、上層に半導体素子がある場合でも
ワイヤボンディングを行うことが可能となり、かつ、ワイヤ40の量も少なくすることが
できる。
(第3の実施形態)
第3の実施形態は、半導体装置の製造方法である。
図16は、第3の実施形態に係る半導体装置の製造方法を例示するフローチャート図で
ある。
図16に表したように、半導体素子5に電気的に接続された第1電極10の上方に配置
されたキャピラリ60を下降させて、キャピラリ60に保持されたワイヤ40の先端のボ
ール30aを第1電極10に押し付けて、第1電極10上にワイヤ40に接続されたボー
ル部を形成する(ステップS110)。
すなわち、ステップSP01及びステップSP02を実施する。
キャピラリ60を上昇させてキャピラリ60を第2電極20から第1電極10に向かう
第1方向(X1方向)に向けて移動させた後、キャピラリ60の第2電極20の側の第2
電極側先端62で、ワイヤ40を第1電極10に向けて加圧して(第1電極10に向けて
押し付けて)、ワイヤ40を変形させることにより、ワイヤ40の径よりも細い径を有す
る部分TNを形成する(ステップS120)。すなわち、1回目のワイヤの変形(押しつ
ぶし)が実施される。
すなわち、ステップSP03〜ステップSP05を実施する。ステップS120(ステ
ップSP05)において、ボール部30を第1電極10に押し付けて、ボール部30も変
形させても良い。
キャピラリ60を上昇させてキャピラリ60を第1電極10から第2電極20に向かう
第2方向(X2方向)に向けて移動させた後に、キャピラリ60の第2電極側先端62に
対向する第1電極側先端61で、ワイヤ40を第1電極10に向けて加圧して(第1電極
10に向けて押し付けて)、ワイヤ40を変形させる(ステップS130)。これにより
、2回目のワイヤの変形(押しつぶし)が実施される。そして、ワイヤ40の第2電極2
0とは反対の端に、部分TNに基づく、ワイヤ40の径40dよりも薄い厚さを有する折
り返し部分41を形成する。
すなわち、ステップSP06〜ステップSP08を実施する。ステップS130(ステ
ップSP08)において、ボール部30を第1電極10に押し付けて、ボール部30も変
形させても良い。
ワイヤ40のボール部30とは反対側の端を第2電極20に接続する(ステップS14
0)。
すなわち、例えば、ステップSP09〜ステップSP14を実施する。
これにより、ワイヤ40の折り返し部分41の厚さ41tが、ワイヤ40の径40dよ
りも薄い、半導体装置を製造することができ、ワイヤ量を削減可能な半導体装置の製造方
法が提供できる。
このとき、ステップS120におけるキャピラリ60のX1方向に沿った移動の範囲は
、ボール部30の上方の範囲以内である。そして、ステップS130におけるキャピラリ
60のX2方向に沿った移動の範囲は、ボール部30の上方の範囲内である。
(第4の実施形態)
第4の実施形態は、半導体装置の製造装置である。
図4(a)に表したように、本実施形態に係る製造装置は、ワイヤ40を供給するキャ
ピラリ60と、キャピラリ60の位置を制御する制御部80と、を備える。
制御部80は、半導体素子5に電気的に接続された第1電極10の上方にキャピラリ6
0を配置し、キャピラリ60を下降させて、キャピラリ60に保持されたワイヤ40の先
端のボール30aを第1電極10に押し付けて、第1電極10上にワイヤ40に接続され
たボール部を形成する(ステップS110)。
制御部80は、キャピラリ60を上昇させてキャピラリ60を第2電極20から第1電
極10に向かうX1方向に向けて移動させた後、キャピラリ60の第2電極20の側の第
2電極側先端62で、ワイヤ40を第1電極10に向けて加圧して、ワイヤ40を変形さ
せることにより、ワイヤ40の径よりも細い径を有するTNを形成させる(ステップS1
20)。ボール部30を第1電極10に押し付けて、ボール部30も変形させても良い。
制御部80は、キャピラリ60を上昇させてキャピラリ60を第1電極10から第2電
極20に向かう第2方向(X2方向)に向けて移動させた後に、キャピラリ60の第2電
極側先端62に対向する第1電極側先端61で、ワイヤ40を第1電極10に向けて加圧
して、ワイヤ40を変形させる(ステップS130)。そして、制御部80は、ワイヤ4
0の第2電極20とは反対の端に、部分TNに基づく、ワイヤ40の径40dよりも薄い
厚さを有する折り返し部分41を形成させる。ボール部30を第1電極10に押し付けて
、ボール部30も変形させても良い。
そして、制御部80は、ワイヤ40のボール部30とは反対側の端を第2電極20に接
続させる(ステップS140)。
本実施形態によれば、ワイヤ量を削減可能な半導体装置を製造する製造装置が提供でき
る。
本発明の実施形態によれば、ワイヤ量を削減可能な半導体装置、半導体装置の製造方法
及び半導体装置の製造装置が提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけ
ではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実
質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は
、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体素子
、電極、ボール部及びワイヤなど、半導体装置の製造装置に含まれるキャピラリ及び制御
部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することに
より本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含さ
れる。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも
、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置、半導体装置の製造方法及び半
導体装置の製造装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置
、半導体装置の製造方法及び半導体装置の製造装置も、本発明の要旨を包含する限り、本
発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想
到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了
解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
5…半導体素子(第1半導体素子)、 6…第2半導体素子、 6a〜6g…第3〜第
9半導体素子、 8…樹脂層、 9…基板、 10…第1電極、 11…パッド電極、
12…下層終端部、 13…下層ワイヤ、 13A、13B…一部、 14…下層接続部
、 14A…一部、 20…第2電極、 30…ボール部、 30a…ボール、 30c
…凸部、 30e、30f…端、 31…台座部、 31d…径、 32…上部、 32
d…径、 33…凹部、 33a…凹部、 34…頂点、 40…ワイヤ、 40d…径
、 41…折り返し部分、 41e…端、 41t…厚さ、 42…ネック部、 43…
凹部、 49…2重折り返し部、 49e…端、 49t…厚さ、 60…キャピラリ、
61…第1電極側先端、 62…第2電極側先端、 80…制御部、 81…アーム、
82…駆動部、 110、111、112、119、120、121、122、123
、124…半導体装置、 La、Lb、Lc、Ld…線、 La1、Lb1、Lc1、L
d1…部分、 TN…部分、

Claims (4)

  1. 第1半導体素子と、
    前記第1半導体素子に電気的に接続された第1電極と、
    第2電極と、
    前記第1電極の上に設けられたボール部と、
    前記ボール部と前記第2電極とを接続するワイヤと、
    前記第1半導体素子の前記第1電極が設けられる側の主面に積層された第2半導体素子
    と、
    を備え、
    前記ワイヤの前記第2電極とは反対側の端の折り返し部分の厚さは、前記ワイヤの径よ
    りも薄く、
    前記第2電極は、前記第2半導体素子に電気的に接続され、
    前記ワイヤは、前記第1電極の上方と、前記第2電極の上方と、の間において、前記第
    1半導体素子の主面及び前記第2半導体素子の主面に対して実質的に平行であることを特
    徴とする半導体装置。
  2. 前記折り返し部分の前記第2電極とは反対の側の端は、前記ボール部の前記第2電極と
    は反対の側の端よりも前記第2電極に近いことを特徴とする請求項1記載の半導体装置。
  3. 前記ワイヤは、前記ワイヤの前記ボール部の上方の部分に設けられた凹部を有し、
    前記ワイヤの前記ボール部に近接した部分は、上方に向けて延出していることを特徴と
    する請求項1または2に記載の半導体装置。
  4. 一端が前記ボール部と前記第1電極との間に接続され、前記第1電極から、前記第2電
    極から前記第1電極に向かう方向に向けて延出する下層ワイヤをさらに備えたことを特徴
    とする1〜3のいずれか1つに記載の半導体装置。
JP2014085372A 2014-04-17 2014-04-17 半導体装置 Pending JP2014140074A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014085372A JP2014140074A (ja) 2014-04-17 2014-04-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014085372A JP2014140074A (ja) 2014-04-17 2014-04-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010139998A Division JP2012004464A (ja) 2010-06-18 2010-06-18 半導体装置、半導体装置の製造方法及び半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2014140074A true JP2014140074A (ja) 2014-07-31

Family

ID=51416596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014085372A Pending JP2014140074A (ja) 2014-04-17 2014-04-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2014140074A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020240674A1 (ja) * 2019-05-27 2020-12-03 株式会社新川 ワイヤボンディング装置、半導体装置の製造方法、および、半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951011A (ja) * 1995-08-10 1997-02-18 Tanaka Denshi Kogyo Kk 半導体チップのワイヤボンディング方法
JP2003243442A (ja) * 2002-02-19 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005340777A (ja) * 2004-04-26 2005-12-08 Kaijo Corp ボンディングワイヤのループ形状及びそのループ形状を備えた半導体装置並びにワイヤボンディング方法
JP2006222128A (ja) * 2005-02-08 2006-08-24 Shinkawa Ltd ワイヤボンディング方法
JP2007012642A (ja) * 2005-06-28 2007-01-18 Shinkawa Ltd ワイヤボンディング方法
JP2008235849A (ja) * 2007-02-21 2008-10-02 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
JP2009076783A (ja) * 2007-09-21 2009-04-09 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
JP2010067786A (ja) * 2008-09-10 2010-03-25 Kaijo Corp ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディング制御プログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951011A (ja) * 1995-08-10 1997-02-18 Tanaka Denshi Kogyo Kk 半導体チップのワイヤボンディング方法
JP2003243442A (ja) * 2002-02-19 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005340777A (ja) * 2004-04-26 2005-12-08 Kaijo Corp ボンディングワイヤのループ形状及びそのループ形状を備えた半導体装置並びにワイヤボンディング方法
JP2006222128A (ja) * 2005-02-08 2006-08-24 Shinkawa Ltd ワイヤボンディング方法
JP2007012642A (ja) * 2005-06-28 2007-01-18 Shinkawa Ltd ワイヤボンディング方法
JP2008235849A (ja) * 2007-02-21 2008-10-02 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
JP2009076783A (ja) * 2007-09-21 2009-04-09 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
JP2010067786A (ja) * 2008-09-10 2010-03-25 Kaijo Corp ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディング制御プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020240674A1 (ja) * 2019-05-27 2020-12-03 株式会社新川 ワイヤボンディング装置、半導体装置の製造方法、および、半導体装置

Similar Documents

Publication Publication Date Title
JP4298665B2 (ja) ワイヤボンディング方法
US8815732B2 (en) Wire bonding method and semiconductor device
US20080099895A1 (en) Semiconductor package and method of forming wire loop of semiconductor package
JP2011066327A (ja) 樹脂封止型半導体装置及びその製造方法
JP2012004464A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の製造装置
JP2014140074A (ja) 半導体装置
JPWO2014077044A1 (ja) フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法
US11145617B2 (en) Semiconductor structure
US20110070729A1 (en) Method of manufacturing semiconductor device
JP4369401B2 (ja) ワイヤボンディング方法
JP5018420B2 (ja) ワイヤボンディング方法およびワイヤボンディング構造体
KR20110062482A (ko) 본딩 구조물의 형성 방법
US20130292819A1 (en) Chip-on-film device
KR102072527B1 (ko) 반도체 장치 및 그 제조 방법
JP4361336B2 (ja) 半導体装置の製造方法
JP4215689B2 (ja) ワイヤボンディング方法及びバンプ形成方法
JP2007266062A (ja) 半導体装置の製造方法
JP2005167178A (ja) 半導体装置及びワイヤボンディング方法
CN217606848U (zh) 器件连接装置、封装体及电子装置
JP5890798B2 (ja) 半導体装置及びその製造方法
JP2016039190A (ja) 半導体装置
JP2010073747A (ja) ワイヤボンディング方法及び半導体装置
JP4887854B2 (ja) バンプの形成方法およびバンプ
JP5048990B2 (ja) 半導体装置及びその製造方法
JP6166769B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140417

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151113