KR20110062482A - 본딩 구조물의 형성 방법 - Google Patents

본딩 구조물의 형성 방법 Download PDF

Info

Publication number
KR20110062482A
KR20110062482A KR1020090119223A KR20090119223A KR20110062482A KR 20110062482 A KR20110062482 A KR 20110062482A KR 1020090119223 A KR1020090119223 A KR 1020090119223A KR 20090119223 A KR20090119223 A KR 20090119223A KR 20110062482 A KR20110062482 A KR 20110062482A
Authority
KR
South Korea
Prior art keywords
capillary
ball
pad
adhesive ball
wire
Prior art date
Application number
KR1020090119223A
Other languages
English (en)
Other versions
KR101610827B1 (ko
Inventor
유황복
정기현
박재용
송호건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090119223A priority Critical patent/KR101610827B1/ko
Priority to US12/903,714 priority patent/US8053351B2/en
Publication of KR20110062482A publication Critical patent/KR20110062482A/ko
Application granted granted Critical
Publication of KR101610827B1 publication Critical patent/KR101610827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본딩 구조물의 형성 방법을 제공한다. 캐필러리에 장착된 와이어의 선단에 볼을 형성하고, 캐필러리를 수직하게 하방으로 이동시켜 볼의 중심을 압착하여, 제1 패드 상에 접착 볼을 형성한다. 캐필러리를 수직 상방으로 이동시켜, 예비 접착볼에 넥 부위를 형성하고, 캐필러리를 비스듬 하방으로 이동시켜, 넥 부위를 예비 접착 볼 가장자리에 압착하여 접착 볼을 형성한다. 캐필러리를 이동시켜 접착 볼으로부터 와이어를 연장하고, 연장된 와이어의 후단을 제2 패드 상에 압착하여 본딩 구조물을 완성한다.

Description

본딩 구조물의 형성 방법{Method of forming bonding structure}
본 발명은 본딩 구조물의 형성 방법에 관한 것으로, 특히 반도체 패키지 공정에서 반도체 칩의 본딩 패드를 배선 기판의 전극 패드에 연결하는 와이어 본딩 구조물의 형성 방법에 관한 것이다.
반도체 메모리 소자의 고집적화를 위해 반도체 패키지 공정 시, 배선 기판 상에 다수의 반도체 칩들을 실장하는 기술이 중요해지고 있다. 이를 위해, 상기 배선 기판 상에 상기 반도체 칩들의 수직 적층하여 상기 배선 기판에 실장시킨다. 이로써, 상기 반도체 칩들 사이 간격이 좁아지고 있다. 상기 반도체 칩들 사이 간격이 좁아짐에 따라, 상기 배선 기판의 전극 패드와 상기 반도체 칩의 본딩 패드를 연결하는 와이어 본딩의 높이가 낮아지는 기술이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 수직 적층된 다수의 반도체 칩을 배선 기판에 실장하는데 있어서, 상기 반도체 칩들 사이 간격이 좁아져 발생되는 종래기술의 문제점을 개선하기 위한 것으로, 보다 낮은 높이를 갖는 본딩 구조물의 형성 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명의 실시 예들은, 본딩 구조물의 형성 방법을 제공한다. 캐필러리에 장착된 와이어의 선단에 볼을 형성한다. 상기 캐필러리를 수직 하방으로 이동시켜 상기 볼의 중심을 압착하여, 제1 패드 상에 예비 접착 볼을 형성한다. 상기 캐필러리를 수직 상방으로 이동시켜, 상기 예비 접착볼에 넥 부위를 형성한다. 상기 캐필러리를 비스듬 하방으로 이동시켜, 상기 넥 부위를 상기 예비 접착 볼 가장자리에 압착하여 접착 볼을 형성한다. 상기 캐필러리를 이동시켜 상기 접착 볼으로부터 와이어를 연장한다. 상기 연장된 와이어의 후단을 제2 패드 상에 압착한다.
본 발명의 몇몇 실시예들에 따르면, 상기 캐필러리를 비스듬 하방으로 이동시켜, 상기 넥 부위를 상기 예비 접착 볼 가장자리에 압착하여 접착 볼을 형성하는 것은, 상기 캐필러리를 비스듬 하방으로 이동시켜, 상기 넥 부위를 상기 예비 접착 볼 가장자리에 접착시키고, 상기 캐필러리를 비스듬 하방으로 지속적으로 이동시켜, 상기 접착된 넥 부위 및 예비 접착 볼의 가장자리를 함께 압착하는 것을 포함 할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 캐필러리를 비스듬 하방으로 이동시키는 것에 있어서, 상기 접착 볼은 원방 형상으로 상기 예비 접착 볼의 높이보다 낮은 높이를 가지며, 상기 접착 볼의 상부에는 상기 캐필러리의 이동에 의한 굴곡이 형성될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 캐필러리를 이동시켜 상기 접착 볼로부터 와이어를 연장하는 것은, 상기 캐필러리를 수직 상승시키고, 상기 캐필러리를 상기 제1 패드 상부면과 수평하게 이동시켜 상기 와이어를 연장하는 것을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 본딩 구조물의 형성 방법에 있어서, 상기 접착 볼을 형성한 후, 상기 캐필러리를 수직 상승시키고, 상기 캐필러리를 수직 하강하는 것을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 볼의 중심을 압착하여 예비 접착 볼을 형성하는 것과, 상기 넥 부위 및 상기 예비 접착 볼의 가장자리를 압착하는 것과, 상기 연장된 와이어의 후단을 상기 제2 패드 상에 압착하는 것은, 각각 초음파 진동을 이용한 열 압착 방식을 사용할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제1 패드는 본딩 패드이며, 메모리 소자 및 로직 소자가 형성된 반도체 칩을 외부와 전기적으로 연결할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제2 패드는 전극 패드이며, 배선 기판을 상기 본딩 구조물을 통해 상기 제1 패드와 전기적으로 연결될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 반도체 칩은 상기 배선 기판의 제2 패드를 노출하도록 상기 배선 기판에 실장될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 반도체 칩은 다수 개이며, 상기 다수의 반도체 칩들이 수직으로 적층되되, 각각의 반도체 칩의 제1 패드들이 노출되도록 서로 수직 적층될 수 있다.
본 발명의 실시 예들에 따르면, 본딩 패드 상에 접착된 볼을 수직 하방으로 압착한 후, 예비 접착 볼 및 상기 넥 부위를 비스듬하게 하방으로 압착함으로써, 상기 본딩 패드와 연결된 와이어 본딩의 높이를 20㎛ 내지 25㎛까지 낮출 수 있다. 이로써, 와이어 본딩의 높이에 의해 발생하는 반도체 칩들 사이의 불량을 감소시킬 수 있다.
또한, 상기 넥 부위를 상기 예비 접착 볼의 가장자리에 압착함으로써, 상기 접착 볼과 본딩 패드가 접하는 면적이 커져, 와이어 본딩의 접합 신뢰도를 향상시킬 수 있다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확 성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 실시 예들에 따른 본딩 구조물을 설명하기 위한 개략적인 단면도이다.
본딩 구조물(122)은 다수의 기판들을 서로 전기적으로 연결하거나, 상기 기판들을 외부와 전기적으로 연결할 수 있다.
본 발명의 몇몇 실시 예들에 따르면, 상기 본딩 구조물(122)은 반도체 칩(100)semiconductor chip,100) 및 배선 기판(104)을 서로 전기적으로 연결하고, 상기 배선 기판(104)을 외부와 전기적으로 연결할 수 있다.
상기 반도체 칩(100)에는 메모리 소자(memory element, 도시되지 않음), 로직 소자(logic element, 도시되지 않음) 및 이들을 외부와 전기적으로 연결하는 본딩 패드(bonding pad, 102)가 형성될 수 있다. 일 실시 예에 따르면, 상기 본딩 패드(102)는 상기 반도체 칩(100)의 가장 자리에 형성될 수 있다. 다른 실시 예에 따르면, 상기 본딩 패드(102)는 상기 반도체 칩(100)의 중앙 부위에 형성될 수 있다.
상기 배선 기판(104)은 인쇄 회로 기판(Printed Circuit Board; PCB)이거나 실리콘 인터포져(Si interposer)일 수 있다. 상기 배선 기판(104)에는 전극 패드(electrode pad, 106)가 구비될 수 있다.
본 발명의 몇몇 실시 예들에 따르면, 상기 반도체 칩(100)은 상기 배선 기 판(104) 상에 실장될 수 있다. 보다 상세하게, 상기 배선 기판(104) 상에 상기 반도체 칩(100)이 상기 전극 패드(106)가 노출되도록 적층될 수 있다. 또한, 상기 본딩 구조물(122)은 상기 반도체 칩(100)의 본딩 패드(102) 및 상기 배선 기판(104)의 전극 패드(106)를 전기적으로 연결할 수 있다.
도 1을 참조하면, 상기 본딩 구조물(122)은 접착 볼(compressed ball, 120) 및 와이어(wire, 114)를 포함할 수 있다. 상기 접착 볼(120) 및 와이어(114)는 서로 전기적으로 연결되며, 연통 연장되어 하나의 몸체(body)를 이룰 수 있다. 또한, 본 발명의 몇몇 실시 예들에 따르면, 상기 본딩 구조물(122)의 전체 높이(Ht)는 약 20㎛ 내지 약 25㎛일 수 있다.
상기 접착 볼(120)은 상기 반도체 칩(100)의 본딩 패드(102) 상에 접착할 수 있다. 본 발명의 몇몇 실시 예에 따르면, 상기 접착 볼(120)을 캐필러리(capillary, 108, 도 2 참조)를 이용하여 상기 본딩 패드(102) 상에 접착될 수 있다. 상기 캐필러리(108)는 초음파 진동(110)을 이용한 열 압착 방식(ultrasonic thermo-compression type)으로 상기 접착 볼(120)을 상기 본딩 패드(102) 상부에 접착시킬 수 있다.
본 발명의 일 실시 예에 따르면, 상기 접착 볼(120)의 하부면은 상기 본딩 패드(102)의 상부면 보다 실질적으로 작은 면적을 가질 수 있다. 본 발명의 다른 실시 예에 따르면, 상기 접착 볼(120)의 하부면은 상기 본딩 패드(102)의 상부면과 실질적으로 동일한 면적을 가질 수 있다.
상기 접착 볼(120)은 납작한 원방 형상을 가지며, 상기 접착 볼(120)의 상부에 굴곡을 가질 수 있다. 상기 굴곡은 상기 접착 볼(120)을 형성하는데 있어서, 상기 캐필러리(108)의 전단 형상 및 상기 캐필러리(108)의 이동에 의하여 그 형상이 결정될 수 있다. 이에 대한 설명은 이후에 상세하게 하기로 한다.
상기 와이어(114)는 상기 접착 볼(120)로부터 연장될 수 있다. 보다 상세하게 설명하면, 상기 와이어(114)는 상기 접착 볼(120)의 가장자리 일 측 상부로부터 연장될 수 있다. 또한, 상기 와이어(114)는 상기 본딩 패드(102)의 상부면과 실질적으로 평행하게 연장될 수 있다.
상기 와이어(114)의 후단은 상기 배선 기판(104)의 전극 패드(106)의 상부면에 접착될 수 있다. 본 발명의 몇몇 실시 예에 따르면, 상기 와이어(114)의 후단은 상기 캐필러리(108)를 이용하여 상기 전극 패드(106)에 접착될 수 있다. 상기 캐필러리(108)는 초음파 진동(110)을 이용한 열 압착 방식으로 상기 와이어(114)의 후단을 상기 전극 패드(106) 상부에 접착시킬 수 있다.
또한, 상기 와이어(114)의 후단이 상기 전극 패드(106) 상에 접착한 후, 상기 캐필러리(108)에 장력을 가하여 상기 와이어(114)를 절단할 수 있다.
이와 같이 완성된 본딩 구조물(122)은 약 20㎛ 내지 약 25㎛의 높이를 가질 수 있어, 상기 반도체 칩(100)이 다수 개 수직 적층되는 경우, 상기 본딩 구조물(122) 사이에서 본딩 구조물이 접촉되어 발생되는 전기적인 불량을 미연에 방지할 수 있다.
이하에서는 상기 본딩 구조물을 형성하는 방법에 대하여 보다 상세하게 설명하기로 한다.
도 2 내지 도 5는 본 발명의 실시 예들에 따른 본딩 구조물을 형성하는 방법을 설명하기 위한 개략적인 공정 단면도들이고, 도 6은 본 발명의 실시 예들에 따른 본딩 구조물을 형성하는 방법을 설명하기 위한 개략적인 순서도이다.
도 2 및 도 6을 참조하면, 메모리 소자, 로직 소자 및 이들을 외부와 전기적으로 연결하는 본딩 패드(102)가 형성된 반도체 칩(100)을 마련한다.
본 발명의 일 실시 예에 따르면, 상기 반도체 칩(100)은 전극 패드(106)가 형성된 배선 기판(104) 상에 실장될 수 있다. 이때, 상기 반도체 칩(100)은 상기 전극 패드(106)가 노출되도록 상기 배선 기판(104)에 적층될 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 반도체 칩(100)은 다수 개일 수 있다. 상기 다수의 반도체 칩들(100)은 각각의 본딩 패드(102)가 노출되도록 수직 적층될 수 있다. 상기 적층된 다수의 반도체 칩들(100)은 상기 배선 기판(104) 상에 상기 전극 패드(106)가 노출되도록 실장될 수 있다.
본딩 장치를 마련한다. 본 발명의 몇몇 실시 예들에 따르면 상기 본딩 장치로는 캐필러리(108)를 들 수 있다. 상기 캐필러리(108)에 금속 와이어(114)가 장착될 수 있다.
상기 캐필러리(108)에 장착된 금속 와이어(114) 선단에 볼(ball, 112)을 형성할 수 있다.(단계 S10) 상기 볼(112)은 실질적으로 완전한 구 형상을 가지며, 일 측에 와이어(114)가 연장될 수 있다. 상기 볼(112) 및 상기 와이어(114)는 서로 연 통 연장되어 일체된 몸체일 수 있다.
도 3 및 도 6을 참조하면, 상기 캐필러리(108)를 하방으로 이동시켜, 상기 볼(112)을 상기 본딩 패드(102) 상부면에 접착시켜 예비 접착 볼(116)을 형성할 수 있다.(단계 S20)
본 발명의 몇몇 실시 예들에 따르면, 상기 예비 접착 볼(116)은 초음파 진동(110)을 이용한 열 압착 방식으로 상기 본딩 패드(102) 상에 접착될 수 있다.
상기 예비 접착 볼(116)의 하부면은 상기 본딩 패드(102)의 상부면에 의해 평탄화되고, 상기 예비 접착 볼(116)의 상부면은 캐필러리(108)의 형상에 따라 일 차 굴곡이 형성될 수 있다. 본 발명의 몇몇 실시 예들에 따르면, 상기 예비 접착 볼(116)의 하부면이 상기 본딩 패드(102)의 상부면보다 실질적으로 작은 면적을 가질 수 있다. 특히, 상기 예비 접착 볼(116)은 와이어(114)의 연장 방향에 반대쪽으로 치우쳐 형성될 수 있다. 이는 상기 본딩 패드(102)에 이후 접착 볼(120, 도 4 참조)이 접착할 수 있는 여유를 남겨놓기 위함일 수 있다.
이어서, 상기 캐필러리(108)를 상방으로 이동시킬 수 있다. 상기 캐필러리(108)를 상방으로 이동시키는 동안 상기 예비 접착 볼(116)의 일부로부터 상부로 연장하는 넥 부위(118)가 형성될 수 있다.(단계 S30)
본 발명의 몇몇 실시 예들에 따르면, 상기 넥 부위(118)의 폭(W2)은 상기 캐필러리(108)에 장착된 와이어(114)의 폭(W1)보다 실질적으로 클 수 있으며, 상기 예비 접착 볼(116)의 폭(W3)보다 작을 수 있다.
도 4 및 도 6을 참조하면, 상기 캐필러리(108)를 비스듬하게 다시 하방 이동시켜, 상기 넥 부위(118)를 상기 예비 접착 볼(116)의 상부로 압착시킬 수 있다.
상기 캐필러리(108)를 지속적으로 비스듬 하방 이동시켜, 상기 압착된 넥 부위(118) 아래에 형성된 예비 접착 볼(116)을 압착시킬 수 있다.
본 발명의 몇몇 실시 예들에 따르면 상기 예비 접착 볼(116)의 일부 및 상기 넥 부위(118)는 상기 캐필러리(108)를 이용하여 압착할 수 있다. 상기 캐필러리(108)는 초음파 진동(110)을 이용한 열 압착 방식으로 상기 예비 접착 볼(116)의 일부 및 상기 넥 부위(118)를 접착하여 상기 접착 볼(120)을 완성할 수 있다.(단계 S40)
상기 캐필러리(108)를 비스듬하게 하방 이동시킴으로써, 상기 본딩 패드(102) 상에 접착 볼(120)이 형성될 수 있다. 상기 접착 볼(120)은 상기 예비 접착 볼(116) 보다 실질적으로 낮은 높이를 가질 수 있다.
몇몇 실시예에 따르면, 상기 접착 볼(120)은 원반 형상을 가질 수 있다. 또한, 상기 접착 볼(120)의 상부면은 굴곡을 가질 수 있다. 보다 상세하게 설명하면, 상기 본딩 패드(102) 상에 상기 예비 접착 볼(116)을 형성하기 위하여 상기 와이어(114) 선단의 볼(112)의 상부를 상기 캐필러리(108)를 이용하여 압착할 때, 상기 캐필러리(108)와 접촉한 예비 접착 볼(116)의 상부면에는 일차 굴곡이 형성될 수 있다. 더불어, 상기 본딩 패드(102) 상에 상기 접착 볼(120)을 형성하기 위하여 상기 예비 접착 볼(116)의 일 측 및 상기 넥 부위(118)를 상기 캐필러리(108)를 이용하여 압착할 때, 상기 캐필리러(108)와 접촉한 접착 볼(120)의 상부면에는 이차 굴 곡이 형성될 수 있다. 이때, 상기 일차 및 이차 굴곡은 상기 캐필러리(108)의 전단 부위의 형상과 상기 캐필러리(108)의 이동 경로에 대응하는 형상을 가질 수 있다.
상기와 같이 상기 캐필러리(108)를 비스듬하게 하방 이동시킴으로써, 보다 낮은 높이의 접착 볼(120)을 포함하는 본딩 구조물(122)을 가질 수 있다. 상기 접착 볼(120) 상에 압착된 넥 부위(118)로 인하여 완성된 본딩 구조물(122)의 전체 높이(Ht)가 실질적으로 낮아질 수 있다. 상기 본딩 구조물(122)의 전체 높이(Ht)은 약 20㎛ 내지 25㎛일 수 있다.
이때, 상기 배선 기판(104) 상에 다수의 반도체 칩들(100)이 적층되는 경우, 본딩 구조물(122)의 전체 높이가 낮아짐으로써 반도체 칩들(100) 사이에 형성된 본딩 구조물(122)에 의한 단락 현상 등을 미연에 방지할 수 있다.
또한, 상기 접착 볼(120)이 상기 본딩 패드(102)와 접하는 면적이 넓어져 상기 접착 볼(120) 및 상기 본딩 패드(102) 사이의 접착 신뢰도를 향상시킬 수 있다.
도 5 및 도 6을 참조하면, 상기 캐필러리(108)를 상하로 이동시켜 상기 접착 볼(120)과 연결된 와이어(114) 부위를 더욱 단단하게 만들 수 있다.
보다 상세하게, 상기 캐필러리(108)의 수직 상승 및 수직 하강하여 와이어(114)에 주름을 형성할 수 있다. 이때, 상기 캐필러리(108)의 수직 상승 및 수직 하강의 폭은 다른 공정에서의 캐필러리(108)의 이동 폭보다 실질적으로 작을 수 있다.
상기 캐필러리(108)를 상하로 이동시켜 상기 접착 볼(120)에 연결되는 와이 어(114)를 더욱 단단하게 만드는 공정은 선택적으로 수행될 수 있으며, 경우에 따라 생략될 수도 있다.
본 발명의 몇몇 실시 예들에 따르면, 상기 캐필러리(108)을 좌우로 이동시켜 상기 와이어(114)에 주름을 형성하여 상기 접착 볼(120)에 연결되는 와이어(114)를 더욱 단단하게 만들 수 있다.
다시 도 1 및 도 6을 참조하면, 상기 캐필러리(108)를 이동시켜, 상기 접착 볼(120)의 상부 일 측으로부터 와이어(114)를 연장할 수 있다.(단계 S50)
보다 상세하게 설명하면, 상기 캐필러리(108)를 수직 상방으로 이동시킨 후, 상기 캐필러리(108)를 상기 본딩 패드(102)의 상부면과 실질적으로 수평하게 이동하여 와이어(114)를 연장할 수 있다.
상기 연장된 와이어(114)의 후단을 상기 배선 기판(104)의 전극 패드(106) 상부에 접착시킬 수 있다. 본 발명의 몇몇 실시 예들에 따르면 상기 와이어(114)의 후단은 상기 캐필러리(108)를 이용하여 상기 배선 기판(104)의 전극 패드(106) 상에 접착될 수 있다. 상기 캐필러리(108)는 초음파 진동(110)을 이용한 열 압착 방식으로 상기 와이어(114) 후단을 상기 전극 패드(106) 상에 접착할 수 있다.(단계 S60)
이어서, 상기 캐필러리(108)에 장력을 가하여 와이어(114) 후단을 절단하여, 상기 전극 패드(106)로부터 상기 와이어(114)를 분리시킬 수 있다.
상기와 같은 공정들에 의해, 반도체 칩(100) 및 배선 기판(104)을 전기적으로 연결하는 본딩 구조물(122)이 완성될 수 있다.
본 발명은 상술한 실시 예들에 한정되지 않고 본 발명의 사상 내에서 여러 가지의 다른 형태로 변형될 수 있다.
도 1은 본 발명의 실시 예들에 따른 본딩 구조물을 설명하기 위한 개략적인 단면도이다.
도 2 내지 도 5는 본 발명의 실시 예들에 따른 본딩 구조물을 형성하는 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 6은 본 발명의 실시 예들에 따른 본딩 구조물을 형성하는 방법을 설명하기 위한 개략적인 순서도이다.
**도면의 주요부분에 대한 부호의 설명**
100; 반도체 칩 102: 본딩 패드
104: 배선 기판 106; 전극 패드
108; 캐필러리 110; 초음파 진동
112; 볼 114; 와이어
116; 예비 접착 볼 118: 예비 넥 부위
120; 접착 볼 122; 넥 부위
124; 본딩 구조물

Claims (10)

  1. 캐필러리(108)capillary)에 장착된 와이어(114)wire)의 선단에 볼(ball)을 형성하고,
    상기 캐필러리를 수직 하방으로 이동시켜 상기 볼의 중심을 압착하여, 제1 패드 상에 예비 접착 볼을 형성하고,
    상기 캐필러리를 수직 상방으로 이동시켜, 상기 예비 접착볼에 넥 부위(118)neck portion)를 형성하고,
    상기 캐필러리를 비스듬 하방으로 이동시켜, 상기 넥 부위를 상기 예비 접착 볼 가장자리에 압착하여 접착 볼을 형성하고,
    상기 캐필러리를 이동시켜 상기 접착 볼으로부터 와이어를 연장하고,
    상기 연장된 와이어의 후단을 제2 패드 상에 압착하는 것을 포함하는 본딩 구조물의 형성 방법.
  2. 제1항에 있어서, 상기 캐필러리를 비스듬 하방으로 이동시켜, 상기 넥 부위를 상기 예비 접착 볼 가장자리에 압착하여 접착 볼을 형성하는 것은,
    상기 캐필러리를 비스듬 하방으로 이동시켜, 상기 넥 부위를 상기 예비 접착 볼 가장자리에 접착시키고,
    상기 캐필러리를 비스듬 하방으로 지속적으로 이동시켜, 상기 접착된 넥 부위 및 예비 접착 볼의 가장자리를 함께 압착하는 것을 포함하는 본딩 구조물의 형 성 방법.
  3. 제2항에 있어서, 상기 캐필러리를 비스듬 하방으로 이동시키는 것에 있어서,
    상기 접착 볼은 원방 형상으로 상기 예비 접착 볼의 높이보다 낮은 높이를 가지며, 상기 접착 볼의 상부에는 상기 캐필러리의 이동에 의한 굴곡이 형성되는 본딩 구조물의 형성 방법.
  4. 제1항에 있어서, 상기 캐필러리를 이동시켜 상기 접착 볼로부터 와이어를 연장하는 것은,
    상기 캐필러리를 수직 상승시키고,
    상기 캐필러리를 상기 제1 패드 상부면과 수평하게 이동시켜 상기 와이어를 연장하는 것을 포함하는 본딩 구조물의 형성 방법.
  5. 제1항에 있어서, 상기 접착 볼을 형성한 후,
    상기 캐필러리를 수직 상승시키고,
    상기 캐필러리를 수직 하강하는 것을 더 포함하는 본딩 구조물의 형성 방법.
  6. 제1항에 있어서, 상기 볼의 중심을 압착하여 예비 접착 볼을 형성하는 것과,
    상기 넥 부위 및 상기 예비 접착 볼의 가장자리를 압착하는 것과,
    상기 연장된 와이어의 후단을 상기 제2 패드 상에 압착하는 것은,
    각각 초음파 진동을 이용한 열 압착 방식을 사용하는 본딩 구조물의 형성 방법.
  7. 제1항에 있어서, 상기 제1 패드는 본딩 패드이며,
    메모리 소자 및 로직 소자가 형성된 반도체 칩을 외부와 전기적으로 연결하는 기능을 수행하는 본딩 구조물의 형성 방법.
  8. 제7항에 있어서, 상기 제2 패드는 전극 패드이며,
    배선 기판을 상기 본딩 구조물을 통해 상기 제1 패드와 전기적으로 연결되는 본딩 구조물의 형성 방법.
  9. 제8항에 있어서, 상기 반도체 칩은 상기 배선 기판의 제2 패드를 노출하도록 상기 배선 기판에 실장되는 본딩 구조물의 형성 방법.
  10. 제9항에 있어서, 상기 반도체 칩은 다수 개이며, 상기 다수의 반도체 칩들이 수직으로 적층되되,
    각각의 반도체 칩의 제1 패드들이 노출되도록 서로 수직 적층되는 본딩 구조물의 형성 방법.
KR1020090119223A 2009-12-03 2009-12-03 본딩 구조물의 형성 방법 KR101610827B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090119223A KR101610827B1 (ko) 2009-12-03 2009-12-03 본딩 구조물의 형성 방법
US12/903,714 US8053351B2 (en) 2009-12-03 2010-10-13 Method of forming at least one bonding structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090119223A KR101610827B1 (ko) 2009-12-03 2009-12-03 본딩 구조물의 형성 방법

Publications (2)

Publication Number Publication Date
KR20110062482A true KR20110062482A (ko) 2011-06-10
KR101610827B1 KR101610827B1 (ko) 2016-04-08

Family

ID=44082454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090119223A KR101610827B1 (ko) 2009-12-03 2009-12-03 본딩 구조물의 형성 방법

Country Status (2)

Country Link
US (1) US8053351B2 (ko)
KR (1) KR101610827B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093515B2 (en) * 2013-07-17 2015-07-28 Freescale Semiconductor, Inc. Wire bonding capillary with working tip protrusion
EP3514515B1 (en) 2018-01-18 2020-03-04 Samsung SDI Co., Ltd. Thermocouple and method for manufacturing the thermocouple
KR102621753B1 (ko) * 2018-09-28 2024-01-05 삼성전자주식회사 본딩 와이어, 이를 포함하는 반도체 패키지, 및 와이어 본딩 방법
KR20220090289A (ko) * 2020-12-22 2022-06-29 삼성전자주식회사 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04255237A (ja) 1991-02-07 1992-09-10 Fujitsu Ltd 半導体装置の製造方法
JP2004247674A (ja) 2003-02-17 2004-09-02 Shinkawa Ltd ワイヤボンディング方法
JP4106039B2 (ja) 2003-06-27 2008-06-25 株式会社新川 ワイヤボンディング方法
US7188759B2 (en) 2004-09-08 2007-03-13 Kulicke And Soffa Industries, Inc. Methods for forming conductive bumps and wire loops
KR101143836B1 (ko) 2006-10-27 2012-05-04 삼성테크윈 주식회사 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법

Also Published As

Publication number Publication date
US8053351B2 (en) 2011-11-08
KR101610827B1 (ko) 2016-04-08
US20110136334A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
JP3819851B2 (ja) 半導体装置およびその製造方法
TWI397988B (zh) 半導體裝置及其製造方法
JP2015517745A (ja) ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
TWI381464B (zh) The bump structure and its making method
JP5816689B2 (ja) ダイスタッキングのための方法および半導体デバイス
KR20110031133A (ko) 수지 밀봉형 반도체 장치 및 그 제조 방법
US7732921B2 (en) Window type BGA semiconductor package and its substrate
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
US6979591B2 (en) Connection of integrated circuits
US20100181675A1 (en) Semiconductor package with wedge bonded chip
KR20110062482A (ko) 본딩 구조물의 형성 방법
US20080185717A1 (en) Semiconductor device including bump electrodes
US20070182026A1 (en) Semiconductor device
US8609527B2 (en) Method of manufacturing semiconductor device
US6897088B2 (en) Method for connecting circuit devices
JP4057875B2 (ja) 半導体装置の製造方法
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
US20110031302A1 (en) Flip-chip package structure with block bumps and the wedge bonding method thereof
US20130069226A1 (en) Semiconductor package having interposer
KR101716882B1 (ko) 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법
JP2012124426A (ja) 半導体装置、及びその製造方法
JPH0982742A (ja) ワイヤボンディング方法
JP4331179B2 (ja) 半導体装置
JP2007103735A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 4