JP2012124426A - 半導体装置、及びその製造方法 - Google Patents

半導体装置、及びその製造方法 Download PDF

Info

Publication number
JP2012124426A
JP2012124426A JP2010276049A JP2010276049A JP2012124426A JP 2012124426 A JP2012124426 A JP 2012124426A JP 2010276049 A JP2010276049 A JP 2010276049A JP 2010276049 A JP2010276049 A JP 2010276049A JP 2012124426 A JP2012124426 A JP 2012124426A
Authority
JP
Japan
Prior art keywords
electrode pad
bonding
probe
bonded
press
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010276049A
Other languages
English (en)
Inventor
Shinichi Ohashi
慎一 大橋
Yasushi Takemura
康司 竹村
Naoki Fujitani
尚樹 藤谷
Kazuhiko Matsushita
和彦 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010276049A priority Critical patent/JP2012124426A/ja
Publication of JP2012124426A publication Critical patent/JP2012124426A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

【課題】ウェハテスト時に生じたプローブ痕を有する電極パッドに対してワイヤボンディングの接合が十分な強度で接合されたボンディングワイヤを備えた半導体装置、及びその製造方法を提供する。
【解決手段】電極パッド１を有する半導体チップと、一端に形成された圧着ボール３が電極パッド１に接合されたボンディングワイヤ１０と、ボンディングワイヤ１０の他端が接続された配線とを備える。ウェハテストにより電極パッド１に形成されたプローブ痕２の凹部底面２ｃに圧着ボール３が接合され、凹部底面２ｃと圧着ボール３との接合領域４の大きさが凹部底面２ｃの大きさと等しい、または小さい。
【選択図】図２Ｂ

Description

本発明は、プローブ痕を有する電極パッドにボンディングワイヤの圧着ボールを接合させてなる半導体装置、及びその製造方法に関する。
配線が敷設された基板に半導体チップを実装して、半導体チップの電極パッドと配線の先端部とをボンディングワイヤで接続した半導体装置がある。この半導体装置は、以下のように製造される。まず、ウェハ上に複数の半導体チップを形成する。そして、形成された複数の半導体チップに対して電気的特性を検査するウェハテストを行う。ウェハテストで良好と判断された半導体チップを基板に実装し、半導体チップの電極パッドにボンディングワイヤの先端に形成された圧着ボールを接合する。そして、ボンディングワイヤの他端を配線の先端部に接続することにより半導体装置が完成する。
この半導体装置の製造工程におけるウェハテストは、半導体チップの電極パッドにプローブを押圧して電気的特性を検査する。特に、ウェハテストでは、プローブと半導体チップの電極パッドとが確実に接触するように電極パッドの面に対して斜め方向から電極パッドをひっかくように接触させるカンチレバータイプのプローブが用いられる。このように電極パッドにプローブが接触すると、電極パッドが凹凸形状となるプローブ痕が生じる。このプローブ痕部分では、凹凸形状により圧着ボールが電極パッドに接合することが困難である。
近年の半導体装置の小型化に伴い電極パッドのピッチを狭くする必要が生じており、狭くなる電極パッドの横幅に合わせて圧着ボールの大きさを小さくする必要がある。このため、電極パッドと圧着ボールとの接合領域が狭くなる。したがって、圧着ボールが電極パッドから剥がれやすくなり、ワイヤボンディングの接合強度の低下や圧着ボールの不着が発生して、接合信頼性が低下するという問題が生じる。
この問題を解決するために、接合領域とプローブ痕が形成される領域とを別々の位置に設けた構成の電極パッドが提案されている（例えば、特許文献１、２参照）。図６は、接合領域１１４とプローブ痕１１２が形成される領域とを別々の位置に設けた状態の電極パッド１１１の平面図である。
電極パッド１１１は、図の上下方向に長辺を有する長方形に形成されている。電極パッド１１１には、上部にプローブ痕１１２が形成され、下部にプローブ痕１１２を避けるように、圧着ボール１１３が接合されている。このため、圧着ボール１１３は、プローブ痕１１２と接することなく、十分な面積の接合領域を確保できる。したがって、圧着ボール１１３は、電極パッド１１１に十分な接合強度で安定して接合することができる。
また、上記問題の別の解決法として、電極パッドに形成されたプローブ痕を完全に覆い、広い接合領域を有する圧着ボールを形成することが提案されている（例えば、特許文献３、４参照）。図７は、プローブ痕１２２を完全に覆い、電極パッド１２１と圧着ボール１２３との接合領域１２４の面積を増加させるために、接合面がひょうたん形状の圧着ボール１２３が接合された電極パッド１２１の状態を示す平面図である。
電極パッド１２１は、図の上下方向に長辺を有する長方形に形成されている。プローブ痕１２２は、カンチレバータイプのプローブにより形成され、電極パッドの長手方向に長い形状となる。圧着ボール１２３は、プローブ痕１２２の長手方向に長くなるように形成されている。
このような圧着ボール１２３を形成するために、２つの出口を有するバンプボンディングキャピラリーを用いる。それぞれの出口から出た溶解したバンプを接合させることにより、圧着ボール１２３がひょうたん形状となる。この構成により、接合領域１２４がプローブ痕１２２を完全に覆うことができ、さらに接合領域１２４の面積も大きくなるため、圧着ボール１２３が電極パッド１２１に十分な接合強度で安定して接合することができる。
特開２００１−３３８９５５号公報 特開２００２−３２９７４２号公報 特開２００５−１１６７２４号公報 特開２００６−１６５３１０号公報
近年、半導体チップの拡散プロセスにおける微細技術の進展により半導体チップ面積の縮小が顕著になってきており、それに伴い電極パッドのピッチの縮小だけでなく面積の縮小が求められている。
この要求により、図６における電極パッドの上下方向の長さが縮められると、プローブ痕を避けて圧着ボールを電極パッドに接合することが困難になる。接合領域とプローブ痕が重なると、重なった領域では圧着ボールが電極パッドに接合できないので接合領域ではなくなる。その結果、接合領域が狭くなる。
また、図７における電極パッドの上下方向の長さが縮められると、ひょうたん形状の圧着ボールを電極パッドに接合させることが困難になる。
そこで、本発明は、上記従来の課題を解決するためになされたもので、ウェハテスト時に生じたプローブ痕を有する電極パッドに対してワイヤボンディングの接合が十分な強度で接合されたボンディングワイヤを備えた半導体装置、及びその製造方法を提供することを目的とする。
本発明の半導体装置は、電極パッドを有する半導体チップと、一端に形成された圧着ボールが前記電極パッドに接合されたボンディングワイヤと、前記ボンディングワイヤの他端が接続された配線とを備える。上記課題を解決するために、ウェハテストにより前記電極パッドに形成されたプローブ痕の凹部底面に前記圧着ボールが接合され、前記凹部底面と前記圧着ボールとの接合領域の大きさが前記凹部底面の大きさと等しい、または小さいことを特徴とする。
本発明の半導体装置の製造方法は、上記課題を解決するために、半導体チップの電極パッドにプローブを押圧して、ウェハテストを実行する工程と、前記ウェハテストにより前記電極パッドに形成されたプローブ痕の凹部底面に、ボンディングワイヤの一端に形成された圧着ボールを前記凹部底面と前記圧着ボールとの接合領域の大きさが前記凹部底面の大きさと等しい、または小さくなるように圧着ボールを接合する工程と、前記ボンディングワイヤの他端を配線に接続する工程とを含むことを特徴とする。
本発明は、ウェハテスト時に生じたプローブ痕の凹部底面に圧着ボールを接合させることにより、ワイヤボンディングの接合が十分な強度で接合されたボンディングワイヤを備えた半導体装置、及びその製造方法を提供することができる。
本発明の実施の形態における半導体装置の構成を示す平面図 本実施の形態に係る電極パッドの状態を示す平面図 図２ＡのＡ−Ａ矢視線に沿った断面図 ウェハテスト時の状態を示す断面図 ボンディングワイヤ時の状態を示す断面図 比較例の電極パッドの状態を示す平面図 図５ＡのＢ−Ｂ矢視線に沿った断面図 従来の別の構成の電極パッドの状態を示す平面図 従来の別の構成の電極パッドの状態を示す平面図
本発明は、上記構成を基本として種々の態様をとることができる。すなわち、本発明の半導体装置の製造方法において、前記ウェハテストに用いられるプローブは、垂直接触タイプのプローブであり、前記ウェハテストを実行する工程において、前記プローブを前記電極パッドに対して垂直方向に押圧してもよい。
（実施の形態）
図１は、本発明の実施の形態に係る半導体装置６の構成を示す平面図である。半導体装置６は、基板７上に配線９が敷設され、半導体チップ８が実装されて構成されている。半導体チップ８には、複数の電極パッド１が形成されている。電極パッド１は、ボンディングワイヤ１０を介して配線９の先端部９ａに接続されている。
図２Ａは電極パッド１の平面図であり、図２Ｂは図２ＡのＡ−Ａ矢視線に沿った断面図である。電極パッド１は、例えば、５２μｍ×５２μｍの大きさで形成されている。
電極パッド１には、ウェハテスト時にプローブに押圧されたことにより生じたプローブ痕２が存在する。プローブ痕２は、プローブに押圧されて凹んだ凹状部２ａと、プローブに押圧された衝撃により凹状部２ａの周囲が盛り上がってできた凸状部２ｂとで構成されている。プローブ痕２の凹状部２ａには、水平方向に平行な平面またはなだらかな曲面の凹部底面２ｃが形成されている。なお、後述するように、断面が円形状であって、プローブを電極パッドに対して垂直方向から接触させる垂直接触タイプのプローブを用いるため、プローブ痕２は円形状である。
プローブ痕２の凹部底面２ｃには、ボンディングワイヤ１０の先端に形成された圧着ボール３が接合されている。凹部底面２ｃは、平面またはなだらかな曲面であるため、圧着ボール３が電極パッド１に接合できない部分が生じず、電極パッド１と圧着ボール３との接合領域４を十分に確保することができる。
以上のように本実施の形態に係る半導体装置は、電極パッドの面積を小さくしても、凹凸のない面となる凹部底面に圧着ボールが接合されることにより、接合する面の凹凸の影響を受けず、十分な接合領域の面積が得られ、接合の信頼性が向上する。したがって、電極パッドの面積を縮小させて、半導体チップの大きさを狭くすることができる。このため、一枚のウェハで製造できる半導体チップの個数を増やすことができ、コストダウンが実現できる。
次に、本実施の形態に係る半導体装置６の製造方法について説明する。まず、ウェハ上に複数の半導体チップ８を作成する。次に、半導体チップ８の特性を検査するウェハテストを行う。ウェハを半導体チップ８ごとにダイシングした後にウェハテストで良好と判断された半導体チップ８を基板７に実装する。そして、半導体チップ８の電極パッド１をボンディングワイヤ１０を介して基板７上に敷設された配線９の先端部９ａに接続することにより半導体装置６が完成する。
本実施の形態に係る半導体装置の製造方法では、ウェハテストと、電極パッド１にボンディングワイヤ１０を接合する工程に特徴を有し、その他の工程は、従来の製造方法と同様である。以下、ウェハテストおよび電極パッドにボンディングワイヤを接合する工程について詳細に説明する。
まず、半導体チップ８のウェハテストについて説明する。図３は、ウェハテスト後に電極パッド１からプローブ５を離した状態を示す断面図である。ウェハテストは、垂直接触タイプのプローブ５を用いて、電極パッド１にプローブ５を垂直方向に押圧して行われる。
また、プロービング装置は、凹部底面２ｃのアルミニウム膜厚が６００ｎｍ以下とならない強さでプローブ５を操作する。プローブが押圧する以前の電極パッド１は、例えば膜厚１２００ｎｍのアルミニウム薄膜で形成されている。凹部底面２ｃ下のアルミニウム膜厚が４５０ｎｍ以下になると、後のワイヤボンディングにおいて圧着ボールとの接合に悪影響が生じ、電極パッドの剥離や圧着ボールの不着といった問題が生じやすくなる。このため、凹部底面２ｃにおける電極パッド１のアルミニウム膜厚が６００ｎｍ以上残る深さのプローブ痕２にする。
次に、ウェハテスト後の電極パッドにボンディングワイヤを接合する工程について説明する。まず、ボンディングワイヤの接合工程においては、ワイヤボンディング装置の画像認識装置により、電極パッド１のボンディング位置を特定する。具体的には、プローブ痕２の画像を取り込み、画像処理によってプローブ痕２の凹部底面中心位置を算出する。
次に、ボンディングワイヤ１０の先端に火花放電により、球状の圧着ボール３を形成する。図４は、電極パッドにボンディングワイヤを接合する工程における電極パッド１と圧着ボール３を示す断面図である。この状態の圧着ボール３の直径は、凹部底面２ｃの直径よりも小さく形成する。
次に、プローブ痕２の凹部底面中心位置に、バンプボンディングキャピラリーを用いて圧着ボール３を押し付ける。圧着ボール３の直径が凹部底面２ｃの直径よりも小さいので、圧着ボール３は凹部底面２にのみ接触し、他の部分には接触しない。すなわち、圧着ボール３と電極パッド側との接触する面に凹凸は生じていない。次に、圧着ボール３を凹部底面２ｃに押し付けた状態で、圧着ボール３に超音波を与えることにより、圧着ボール３を凹部底面２ｃに接合させる。この時、圧着ボール３を凹部底面２ｃに押し付け、超音波を与えることにより、圧着ボール３は、凹部底面２ｃの面に沿って広がる。この場合、電極パッド１に接合後の圧着ボール３が凹部底面２ｃの外側にまで広がっても、凹部底面２ｃでの接合が確保されるので高い接合信頼性が確保できる。
なお、電極パッドに圧着ボールを接合している間に、次に接合させる電極パッドのプローブ痕２の凹部底面中心位置を算出するようにしてもよい。
次に、電極パッド３の凹部底面２ｃの大きさの設計について説明する。まず、比較例として、本実施の形態と同じ大きさの電極パッド１０１に垂直接触タイプのプローブにより小さいプローブ痕１０２を形成し、プローブ痕１０２を覆うように圧着ボール１０３を配置した場合の構成について図５を参照しながら説明する。図５Ａは、圧着ボール１０３がプローブ痕１０２を覆って接合された電極パッド１０１の状態を示す平面図である。図５Ｂは、図５ＡのＢ−Ｂ矢視線に沿った断面図である。プローブ痕１０２は、凹状部１０２ａと、凹状部１０２ａの周囲にプローブに押圧された衝撃により凸状に盛り上がった凸状部１０２ｂとで構成されている。
圧着前の圧着ボールは、圧着後の圧着ボール１０３の直径が電極パッド１０１の一辺の長さからボンディング精度を考慮して決定された値となるように形成される。ここで、圧着後の圧着ボール１０３の直径とは、図５Ｂに示す電極パッド１０１との接合領域１０４の外側にまで張り出した部分の直径Ｌ４のことである。すなわち、ボンディング精度を考慮しても圧着ボール１０３が電極パッド１０１の領域から出ないように設計される。
次に、本実施の形態に係る半導体装置の電極パッドの設計について説明する。図２Ｂに示すプローブ痕２の凹部底面２ｃの直径Ｌ１は、電極サイズからプローブのコンタクト精度を考慮して決定される。さらに、圧着後の圧着ボール３との接合領域４の直径Ｌ２が凹部底面２ｃの直径Ｌ１と同じか小さくなるように凹部底面２ｃの直径Ｌ１を決定する。
具体的には、例えば、電極パッド１の大きさが５２μｍ×５２μｍである場合に、ボンディング精度（６μｍ）を引いて、圧着後の圧着ボール３の直径Ｌ３が４６μｍになるように圧着ボール３の大きさを設定する。圧着後の圧着ボール３の直径が４６μｍの場合には、接合領域３は１割程度小さくなり、直径Ｌ２が４１μｍとなる。直径Ｌ２が４１μｍの接合領域３よりも少し大きいプローブ痕２の凹部底面２ｃとするために、例えば凹部底面２ｃの直径Ｌ１が４２μｍとなるようなプローブを用いる。
以上のように、設計することにより、図５に示したプローブ痕を小さくした場合の接合領域と同じ直径の接合領域を確保しつつ、接合領域の中心領域においてプローブ痕による接合不良領域を無くすことができる。その結果、接合領域の面積が増加し、安定した十分な強度の接合が図れ、接合信頼性が向上する。なお、図２Ｂに示したように、凹部底面２ｃがなだらかな面の場合には、図５Ｂに示す圧着ボールとの直径が同じであっても、図５Ｂに示す接合領域よりも直径が広くなり、さらに接合信頼性が向上する。
なお、本実施の形態では、垂直接触タイプのプローブを用いた例を示したが、垂直接触タイプのプローブに限定されない。例えば、電極パッドの形状が長方形であることが許される場合には、カンチレバータイプのプローブを用いても、プローブ痕の凹部底面と同じか狭い接合領域を有するような圧着ボールを用いることにより、同様に接合信頼性向上の効果が得られる。この場合にはプローブ痕の長手方向に長い圧着ボールを用いることもできる。
また、本実施の形態では、半導体チップが基板に実装された構成の半導体装置について示したが、この構成に限定されない。例えば、基板を有さず、配線としてのリードが半導体チップとともに樹脂により位置が固定され、ボンディングワイヤにより電極パッドとリードとが接続された樹脂モールドパッケージの半導体装置であってもよい。
本発明の半導体装置は、面積の小さい電極パッドでもワイヤボンディングの高い信頼性を得ることができ、小型の半導体装置として利用可能である。
１電極パッド
２プローブ痕
２ａ凹状部
２ｂ凸状部
２ｃ凹部底面
３圧着ボール
４接合領域
５プローブ
６半導体装置
７基板
８半導体チップ
９配線
９ａ先端部
１０ボンディングワイヤ

Claims (3)

  1. 電極パッドを有する半導体チップと、
    一端に形成された圧着ボールが前記電極パッドに接合されたボンディングワイヤと、
    前記ボンディングワイヤの他端が接続された配線とを備えた半導体装置において、
    ウェハテストにより前記電極パッドに形成されたプローブ痕の凹部底面に前記圧着ボールが接合され、前記凹部底面と前記圧着ボールとの接合領域の大きさが前記凹部底面の大きさと等しい、または小さいことを特徴とする半導体装置。
  2. 半導体チップの電極パッドにプローブを押圧して、ウェハテストを実行する工程と、
    前記ウェハテストにより前記電極パッドに形成されたプローブ痕の凹部底面に、ボンディングワイヤの一端に形成された圧着ボールを前記凹部底面と前記圧着ボールとの接合領域の大きさが前記凹部底面の大きさと等しい、または小さくなるように圧着ボールを接合する工程と、
    前記ボンディングワイヤの他端を配線に接続する工程とを含むことを特徴とする半導体製造装置の製造方法。
  3. 前記ウェハテストに用いられるプローブは、垂直接触タイプのプローブであり、前記ウェハテストを実行する工程において、前記プローブを前記電極パッドに対して垂直方向に押圧する請求項２記載の半導体装置の製造方法。
JP2010276049A 2010-12-10 2010-12-10 半導体装置、及びその製造方法 Withdrawn JP2012124426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010276049A JP2012124426A (ja) 2010-12-10 2010-12-10 半導体装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010276049A JP2012124426A (ja) 2010-12-10 2010-12-10 半導体装置、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012124426A true JP2012124426A (ja) 2012-06-28

Family

ID=46505548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010276049A Withdrawn JP2012124426A (ja) 2010-12-10 2010-12-10 半導体装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012124426A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723319A (zh) * 2012-07-13 2012-10-10 日月光半导体制造股份有限公司 半导体打线接合结构及方法
US20220052014A1 (en) * 2020-08-13 2022-02-17 Western Digital Technologies, Inc. Wire Bonding For Semiconductor Devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723319A (zh) * 2012-07-13 2012-10-10 日月光半导体制造股份有限公司 半导体打线接合结构及方法
CN105957852A (zh) * 2012-07-13 2016-09-21 日月光半导体制造股份有限公司 半导体打线接合结构及方法
US20220052014A1 (en) * 2020-08-13 2022-02-17 Western Digital Technologies, Inc. Wire Bonding For Semiconductor Devices
US11901327B2 (en) * 2020-08-13 2024-02-13 Western Digital Technologies, Inc. Wire bonding for semiconductor devices

Similar Documents

Publication Publication Date Title
TWI646644B (zh) Semiconductor device
JP5529371B2 (ja) 半導体装置及びその製造方法
US9607963B2 (en) Semiconductor device and fabrication method thereof
JP2008166439A (ja) 半導体装置およびその製造方法
TWI453839B (zh) 半導體裝置及其製造方法
JP2014120773A (ja) パッケージ構造及びパッケージ方法
TWI685074B (zh) 晶片封裝結構及相關引腳接合方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2012109419A (ja) 半導体装置
JP2012124426A (ja) 半導体装置、及びその製造方法
KR101610827B1 (ko) 본딩 구조물의 형성 방법
JP5732493B2 (ja) 半導体装置
US20100269333A1 (en) Method for Mounting Flip Chip and Substrate Used Therein
JP5068133B2 (ja) 半導体チップ積層構造体及び半導体装置
JP2008053406A (ja) 半導体装置およびその製造方法
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2005311043A (ja) 半導体装置とこの検査方法および検査装置
TWI541920B (zh) 打線結構之製法
JP5331934B2 (ja) 半導体装置
JP3947190B2 (ja) 半導体チップの実装方法
JP2004014637A (ja) 半導体装置及びワイヤボンディング方法
JP2014011396A (ja) 半導体装置の実装構造および半導体装置の実装方法
KR20120012034A (ko) 반도체 장치용 범프 및 그 형성 방법
TWM579426U (zh) Simple circuit board and chip package structure

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140304