KR20120012034A - 반도체 장치용 범프 및 그 형성 방법 - Google Patents

반도체 장치용 범프 및 그 형성 방법 Download PDF

Info

Publication number
KR20120012034A
KR20120012034A KR1020100073894A KR20100073894A KR20120012034A KR 20120012034 A KR20120012034 A KR 20120012034A KR 1020100073894 A KR1020100073894 A KR 1020100073894A KR 20100073894 A KR20100073894 A KR 20100073894A KR 20120012034 A KR20120012034 A KR 20120012034A
Authority
KR
South Korea
Prior art keywords
copper filler
bump
filler
main
photoresist
Prior art date
Application number
KR1020100073894A
Other languages
English (en)
Other versions
KR101162504B1 (ko
Inventor
이상목
김배용
고용재
박진우
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100073894A priority Critical patent/KR101162504B1/ko
Publication of KR20120012034A publication Critical patent/KR20120012034A/ko
Application granted granted Critical
Publication of KR101162504B1 publication Critical patent/KR101162504B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 장치용 범프 및 그 형성 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩의 본딩패드에 형성되는 범프를 서로 다른 단면적을 갖는 2단 구조로 형성하여, 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있도록 한 반도체 장치용 범프 및 그 형성 방법에 관한 것이다.
이를 위해, 본 발명은 반도체 칩의 본딩패드에 형성된 UBM상에 도금에 의하여 형성된 메인 구리필러와; 상기 메인 구리필러의 상면에 도금에 의하여 일체로 형성되되, 메인 구리필러에 비하여 보다 작은 단면적을 갖도록 형성되는 지지용 구리필러와; 상기 지지용 구리필러에 도금에 의하여 일체로 형성되는 전도성 솔더; 로 구성된 것을 특징으로 하는 반도체 장치용 범프를 제공한다.

Description

반도체 장치용 범프 및 그 형성 방법{BUMP FOR SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 장치용 범프 및 그 형성 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩의 본딩패드에 형성되는 범프를 서로 다른 단면적을 갖는 2단 구조로 형성하여, 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있도록 한 반도체 장치용 범프 및 그 형성 방법에 관한 것이다.
일반적으로, 반도체 패키지는 기판에 반도체 칩을 부착하고, 반도체 칩과 기판간을 도전성 와이어로 연결한 후, 반도체 칩과 와이어를 몰딩수지로 봉지시킨 구조로 제조된다.
이러한 반도체 패키지의 구성중, 기판의 전도성패턴과 반도체 칩의 본딩패드를 연결하는 도전성 와이어는 소정의 길이를 갖기 때문에 실질적으로 반도체 패키지의 사이즈를 증가시키는 원인이 되고 있고, 특히 반도체 칩이 고직접화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화시키기 위한 노력에 오히려 역행하는 요인이 되고 있다.
이러한 점을 감안하여, 반도체 칩의 전극패드(=본딩패드)에 솔더 또는 금속 재질의 범프를 직접 형성하고, 이 범프를 매개로 반도체 칩의 전극패드들과 인쇄회로기판의 전도성패턴을 전기적으로 연결시키는 반도체 패키지가 제안되고 있다.
여기서, 종래의 범프 구조를 첨부한 도 6을 참조로 설명하면 다음과 같다.
먼저, 반도체 칩(10, 실리콘 기판)위에 패시베이션 막(18)이 형성된다.
이때, 반도체 칩(10)상에 소정의 배열을 이루는 다수의 금속패드 즉, 본딩패드(12)상에는 패시베이션 막(18)이 도포되지 않는데, 그 이유는 본딩패드(12)상에 반도체 소자를 작동시키는 전압 등을 인가받기 위한 일종의 전극단자인 언더 범프 메탈(16,Under Bump Matal, 이하 UBM으로 칭함)이 형성되기 때문이다.
위와 같이, 상기 본딩패드(12)상에는 전극단자인 UBM(14)이 형성된 후, 반도체 칩(10)상의 패시베이션 막(18) 위에 다시 제2패시베이션 막이 더 형성될 수 있으며, 이 제2패시베이션 막은 외부로부터의 기계적 충격, 수분, 각종 이물질 등을 차단하는 기능 외에 반도체 칩(10)의 전체 표면을 평탄화시키면서 각 UBM(14)간의 절연 기능을 수행하게 된다.
이러한 상태에서, 상기 UBM(14)에 전기적인 입출력단자가 되는 범프를 형성하게 된다.
상기 범프는 구리 도금 공정을 진행하여 UBM(14)상에 소정의 높이로 형성되는 구리필러(30)와, 이 구리필러(30)의 상면에 일체로 형성되는 전도성 솔더(32)로 구성된다.
즉, 상기 범프를 형성하기 위하여, UBM(14)상에 구리필러(30)가 먼저 도금된 후, 그 위에 전도성 솔더(32)가 도금된다.
이렇게 반도체 칩의 본딩패드 즉, 본딩패드상에 형성된 일종의 전극단자인 UBM상에 입출력수단인 구리필러(Cu pillar) 및 전도성 솔더로 이루어진 범프가 일체로 형성된 상태에서, 각 범프가 상부칩 또는 기판의 본딩영역 등에 본딩된다.
즉, 상부칩 또는 기판과 같은 상대부품의 본딩영역과 각 범프의 전도성솔더를 상호 접착시키되, 소정의 온도에서 가압하는 써멀 컴프레션 방식의 본딩 방법을 이용하여 상대부품을 범프의 전도성솔더에 접착시키게 된다.
그러나, 상기와 같은 종래의 범프는 그 접착 과정에서 다음과 같은 문제점이 있었다.
써멀 컴프레션 방식에 의하여 각 범프가 상부칩 또는 기판 등과 같은 상대부품의 본딩영역 등에 본딩될 때, 브릿지 현상 또는 비접촉 현상 등이 발생되는 문제점이 있었다.
첨부한 도 7의 (a)도면에서 보듯이, 써멀 컴프레션 방식의 본딩시 상대부품(40)에 대한 가압력이 과다할 경우, 전도성솔더(32)가 측방향으로 퍼지면서 서로 인접하는 범프의 전도성솔더끼리 접촉되어 브릿지 현상이 발생되고, 상대부품이 과다하게 가압됨에 따른 충격이 구리필러까지 전달되어 구리필러의 변형을 초래하는 문제점이 있었다.
즉, 상기 각 범프들은 서로 파인 피치(fine pitch)를 이루며 형성된 상태이기 때문에 상대부품에 대한 가압력이 과다할 경우 각 범프의 전도성솔더가 옆으로 퍼지면서, 결국 서로 인접하는 범프끼리 접촉하는 브릿지 현상이 발생됨과 더불어 상대부품이 과다하게 가압됨에 따른 충격이 구리필러까지 전달되어 구리필러까지 변형되는 문제점이 있었다.
또한, 첨부한 도 7의 (b)도면에서 보듯이, 범프에 본딩되는 상대부품(40)이 외부력에 의하여 틸팅되는 경우, 각 범프들중 일부 범프가 상대부품과 본딩되지 않는 비접촉 현상이 발생되는 문제점이 있었다.
또한, 첨부한 도 7의 (c)도면에서 보듯이, 범프의 전도성솔더의 크기 및 부피가 과다하게 형성되는 경우에도 서로 브릿지되는 현상이 발생될 수 있다.
이에, 각 범프들이 상대부품과 전기적으로 본딩될 때, 상대부품의 가압력에 의하여 쉽게 변형되는 것을 방지할 수 있는 방안이 지속적으로 개발되고 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 반도체 칩의 본딩패드에 형성되는 범프를 서로 다른 단면적을 갖는 2단 구조로 형성하되, 아래쪽은 넓은 단면적을 갖는 메인 구리필러로 형성하고, 위쪽은 변형 방지를 위하여 좁게 단면적을 갖는 지지용 구리필러로 형성하며, 지지용 구리필러에 전도성 솔더가 형성된 구조로 형성함으로써, 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있도록 한 반도체 장치용 범프 및 그 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 반도체 칩의 본딩패드에 형성된 UBM상에 도금에 의하여 형성된 메인 구리필러와; 상기 메인 구리필러의 상면에 도금에 의하여 일체로 형성되되, 메인 구리필러에 비하여 보다 작은 단면적을 갖도록 형성되는 지지용 구리필러와; 상기 지지용 구리필러에 도금에 의하여 일체로 형성되는 전도성 솔더; 로 구성된 것을 특징으로 하는 반도체 장치용 범프를 제공한다.
본 발명의 일 구현예에서, 상기 지지용 구리필러는 핀 형상 또는 사다리꼴 단면 형상으로 형성되는 것을 특징으로 한다.
또한, 상기 전도성 솔더는 메인 구리필러의 상면을 커버한느 동시에 지지용 구리필러의 전체 표면을 커버하며 형성되거나, 지지용 구리필러의 상면에만 형성되는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 반도체 칩의 상면에 포토레지스트를 코팅하는 단계와; 상기 포토레지스트에 대한 노광 및 디벨롭을 실시하여, 포토레지스트에 반도체 칩의 본딩패드에 형성된 UBM을 노출시키는 개구가 형성되도록 한 단계와; 노출된 UBM에 소정 높이의 메인 구리필러가 도금 공정에 의하여 형성되는 단계와; 상기 메인 구리필러의 상면에 보다 작은 단면적의 지지용 구리필러를 형성하는 단계와; 상기 지지용 구리필러의 표면에 도금 공정에 의한 전도성솔더가 형성되는 단계와; 상기 포토레지스트를 제거하는 단계; 를 포함하는 것을 특징으로 하는 반도체 장치용 범프 형성 방법을 제공한다.
본 발명의 다른 구현예에서, 상기 지지용 구리필러를 형성하는 단계는: 메인 구리필러를 포토레지스트의 개구에서 위쪽으로 돌출되게 형성시킨 다음, 돌출된 부분이 에칭 처리에 의하여 보다 작은 단면적의 지지용 구리필러로 형성되도록 한 것을 특징으로 한다.
또는, 상기 지지용 구리필러를 형성하는 단계는: 메인 구리필러를 포토레지스트의 개구내에 형성하고, 이 메인 구리필러의 상단부를 에칭 처리한 다음, 그 위에 메인 구리필러의 단면적보다 더 작은 지지용 구리필러가 도금 공정에 의하여 형성되도록 한 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 반도체 칩의 본딩패드에 형성되는 범프를 서로 다른 단면적을 갖는 2단 구조로 형성하되, 본딩패드에 형성되는 하부쪽 범프는 넓은 단면적을 갖는 메인 구리필러로 형성하고, 메인 구리필러의 위쪽에 형성되는 상부쪽 범프는 보다 작은 단면적을 갖는 지지용 구리필러로 형성함으로써, 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있다.
즉, 적층용 칩 또는 기판 등과 같은 상대부품이 지지용 구리필러에 전도성솔더를 매개로 도전 가능하게 적층될 때, 지지용 구리필러가 상대부품을 1차적으로 받쳐줌에 따라 그 아래쪽의 메인 구리필러에 대한 변형을 방지할 수 있다.
도 1 내지 도 3은 본 발명에 따른 반도체 장치용 범프 구조를 나타내는 개략적 단면도,
도 4 및 도 5는 본 발명에 따른 반도체 장치용 범프를 형성하는 방법을 설명하는 개략적 단면도,
도 6은 종래의 반도체 장치용 범프 구조를 나타내는 단면도,
도 7은 종래의 반도체 장치용 범프에 대한 문제점을 설명하는 개략도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1 내지 도 3은 본 발명에 따른 반도체 장치용 범프 구조를 나타내는 개략적 단면도이다.
본 발명에 따른 범프는 본딩패드에 형성되는 넓은 단면적의 메인 구리필러와, 메인 구리필러의 위쪽에 형성되는 보다 작은 단면적의 지지용 구리필러와, 지지용 구리필러의 표면에 형성되는 전도성솔더로 구성하여, 상대부품과의 접착시 범프간의 파인피치를 그대로 유지하면서도 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있도록 한 점에 주안점이 있다.
상기 메인 구리필러(20)는 반도체 칩(10)의 본딩패드(12)에 도금 공정에 의하여 소정의 높이를 가지며 일체로 형성된다.
상기 지지용 구리필러(22)는 메인 구리필러(20)의 상면에 도금 공정에 의하여 일체로 형성되되, 메인 구리필러(20)에 비하여 보다 작은 단면적을 갖도록 형성된다.
이때, 상기 지지용 구리필러(22)는 도 1 및 도 3에서 보는 바와 같이 핀 형상으로 형성되거나, 도 2에 도시된 바와 같이 사다리꼴 단면 형상으로 형성되는 것이 바람직하지만, 이에 국한되지 않고 메인 구리필러(20)에 비하여 작은 단면적을 갖는 어떠한 형상도 채택 가능하다.
상기 전도성솔더(24)는 지지용 구리필러(22)의 상단부에 도금 공정에 의하여 일체로 형성되는 바, 도 1 및 도 2에서 보듯이 지지용 구리필러(22)의 상면 및 둘레면 등 전체 표면을 감싸며 형성되거나, 도 3에서 보듯이 지지용 구리필러(22)의 상면에만 형성될 수 있다.
여기서, 본 발명의 일 실시예에 따른 반도체 장치용 범프를 형성하는 방법을 설명하면 다음과 같다.
첨부한 도 4는 본 발명의 일 실시예에 따른 반도체 장치용 범프를 형성하는 방법을 설명하는 개략적 단면도이다.
먼저, 웨이퍼 상태의 반도체 칩(10)의 상면에 포토레지스트(16)를 코팅한 후, 상기 포토레지스트(16)에 대한 노광 및 디벨롭을 실시한다.
이에, 노광 및 디벨롭 공정에 의하여 포토레지스트(16)에는 개구가 형성되고, 이 개구를 통해 반도체 칩(10)의 본딩패드(12)에 형성된 UBM(14)이 노출되는 상태가 된다.
이어서, 노출된 UBM(14)에 메인 구리필러(20)를 형성하기 위한 도금 공정이 진행됨으로써, 소정 높이의 메인 구리필러(20)가 형성된다.
이때, 상기 메인 구리필러(20)를 포토레지스트(16)의 높이보다 높게 형성하여, 메인 구리필러(20)의 상단이 포토레지스트(16)의 개구를 통해 돌출되는 상태가 되도록 한다.
다음으로, 상기 메인 구리필러(20)의 상단부, 즉 포토레지스트(16)의 개구에서 위쪽으로 돌출된 부분의 둘레면을 에칭 처리함으로써, 보다 작은 단면적의 지지용 구리필러(22)가 형성된다.
즉, 메인 구리필러(20)의 돌출된 상단부가 에칭 처리에 의하여 그 단면적이 감소된 지지용 구리필러(22)가 된다.
이어서, 상기 지지용 구리필러(22)의 표면에 도금 공정에 의한 전도성솔더(24)를 형성하는 바, 이 전도성솔더(24)는 상기와 같이 지지용 구리필러(22)의 상면 및 둘레면 등 전체 표면을 감싸며 형성되거나, 지지용 구리필러(22)의 상면에만 형성된다.
마지막으로, 상기 반도체 칩에 코팅되어 있던 포토레지스트(16)를 제거함으로써, 메인 구리필러(20)와 지지용 구리필러(22)로 이루어진 본 발명의 2단 범프가 완성된다.
여기서, 본 발명의 다른 실시예에 따른 반도체 장치용 범프를 형성하는 방법을 설명하면 다음과 같다.
첨부한 도 5는 본 발명의 다른 실시예에 따른 반도체 장치용 범프를 형성하는 방법을 설명하는 개략적 단면도이다.
일 실시예와 같이, 웨이퍼 상태의 반도체 칩(10)의 상면에 포토레지스트(16)를 코팅한 후, 상기 포토레지스트(16)에 대한 노광 및 디벨롭을 실시함으로써, 포토레지스트(16)에는 개구가 형성되고, 이 개구를 통해 반도체 칩(10)의 본딩패드(12)에 형성된 UBM(14)이 노출되는 상태가 된다.
이어서, 노출된 UBM(14)에 메인 구리필러(20)를 형성하기 위한 도금 공정을 실시하여, 소정 높이의 메인 구리필러(20)를 형성하되, 포토레지스트(16)의 높이보다 낮게 형성하여, 메인 구리필러(20)의 상단까지 포토레지스트(16)의 개구내에 위치되는 상태가 되도록 한다.
다음으로, 상기 포토레지스트(16)의 개구내에 위치된 메인 구리필러(20)의 상단부분에 대하여 그 상면 및 둘레면을 에칭 처리한 다음, 다시 지지용 구리필러(22)를 형성하기 위한 도금 공정이 진행된다.
즉, 상기 메인 구리필러(20)의 에칭 처리된 상단부에 대하여 2차 도금을 실시함으로써, 포토레지스트(16)의 높이보다 높은 지지용 구리필러(22)가 형성된다.
마지막으로, 상기 반도체 칩에 코팅되어 있던 포토레지스트(16)를 제거함으로써, 메인 구리필러(20)와 보다 작은 단면적의 지지용 구리필러(22)로 이루어진 본 발명의 2단 범프가 완성된다.
여기서, 상기와 같이 2단 구조를 형성된 본 발명의 범프를 기판 또는 반도체 칩과 같은 상대부품과 전기적으로 연결시키는 과정을 설명하면 다음과 같다.
본 발명의 범프는 본딩패드(12)에 형성되는 넓은 단면적의 메인 구리필러(20)와, 메인 구리필러(20)의 위쪽에 형성되는 보다 작은 단면적의 지지용 구리필러(22)와, 지지용 구리필러의 표면에 형성되는 전도성 솔더(24)로 구성되는 바, 상대부품(40)이 적층될 때, 전도성솔더(24)를 매개로 지지용 구리필러(22)가 상대부품을(40) 받쳐주는 상태가 된다.
즉, 도 1 내지 도 3에서 보듯이 써멀 컴프레션 방식의 본딩 방법에 의하여 상대부품(40)을 범프상에 올려놓으며 가압시킴으로써, 상대부품(40)의 본딩영역과 지지용 구리필러(22)가 전도성솔더(24)를 매개로 연결되는 동시에 지지용 구리필러(22)가 상대부품(40)을 받쳐주는 상태가 된다.
이때, 상대부품(40)이 지지용 구리필러(22)를 과다한 힘으로 가압하며 열접착되거나, 외부력에 의한 스트레스가 지지용 구리필러(22)에 작용하는 경우, 1차적으로 지지용 구리필러(22)에서 가압력 내지 스트레스를 완충함에 따라, 메인 구리필러(20)의 변형이 용이하게 방지될 수 있다.
특히, 보다 작은 단면적을 갖는 지지용 구리필러(22)의 표면에 작은 양의 전도성솔더(24)가 도금된 상태이므로, 상대부품(40)과의 접합시 전도성솔더(24)가 측방향으로 과다하게 퍼지지 않게 되고, 결국 서로 인접하는 범프의 전도성솔더끼리 접촉되는 브릿지 현상을 용이하게 방지할 수 있다.
10 : 반도체 칩
12 : 본딩패드
14 : UBM
16 : 포토레지스트
18 : 패시베이션 막
20 : 메인 구리필러
22 : 지지용 구리필러
24 : 전도성 솔더
40 : 상대부품

Claims (6)

  1. 반도체 칩(10)의 본딩패드(12)에 형성된 UBM(14)상에 도금에 의하여 형성된 메인 구리필러(20)와;
    상기 메인 구리필러(20)의 상면에 도금에 의하여 일체로 형성되되, 메인 구리필러(20)에 비하여 보다 작은 단면적을 갖도록 형성되는 지지용 구리필러(22)와;
    상기 지지용 구리필러(22)에 도금에 의하여 일체로 형성되는 전도성 솔더(24);
    로 구성된 것을 특징으로 하는 반도체 장치용 범프.
  2. 청구항 1에 있어서,
    상기 지지용 구리필러(22)는 핀 형상 또는 사다리꼴 단면 형상으로 형성되는 것을 특징으로 하는 반도체 장치용 범프.
  3. 청구항 1에 있어서,
    상기 전도성 솔더(24)는 메인 구리필러(20)의 상면을 커버하는 동시에 지지용 구리필러(22)의 전체 표면을 커버하며 형성되거나, 지지용 구리필러(22)의 상면에만 형성되는 것을 특징으로 하는 반도체 장치용 범프.
  4. 반도체 칩(10)의 상면에 포토레지스트(16)를 코팅하는 단계와;
    상기 포토레지스트(16)에 대한 노광 및 디벨롭을 실시하여, 포토레지스트(16)에 반도체 칩(10)의 본딩패드(12)에 형성된 UBM(14)을 노출시키는 개구가 형성되도록 한 단계와;
    노출된 UBM(14)에 소정 높이의 메인 구리필러(20)가 도금 공정에 의하여 형성되는 단계와;
    상기 메인 구리필러(20)의 상면에 보다 작은 단면적의 지지용 구리필러(22)를 형성하는 단계와;
    상기 지지용 구리필러(22)의 표면에 도금 공정에 의한 전도성솔더(24)가 형성되는 단계와;
    상기 포토레지스트(16)를 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 장치용 범프 형성 방법.
  5. 청구항 4에 있어서,
    상기 지지용 구리필러(22)를 형성하는 단계는:
    메인 구리필러(20)를 포토레지스트(16)의 개구에서 위쪽으로 돌출되게 형성시킨 다음, 돌출된 부분이 에칭 처리에 의하여 보다 작은 단면적의 지지용 구리필러(22)로 형성되도록 한 것을 특징으로 하는 반도체 장치용 범프 형성 방법.
  6. 청구항 4에 있어서,
    상기 지지용 구리필러(22)를 형성하는 단계는:
    메인 구리필러(20)를 포토레지스트(16)의 개구내에 형성하고, 이 메인 구리필러(20)의 상단부를 에칭 처리한 다음, 그 위에 메인 구리필러(20)의 단면적보다 더 작은 지지용 구리필러(22)가 도금 공정에 의하여 형성되도록 한 것을 특징으로 하는 반도체 장치용 범프 형성 방법.
KR1020100073894A 2010-07-30 2010-07-30 반도체 장치용 범프 및 그 형성 방법 KR101162504B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100073894A KR101162504B1 (ko) 2010-07-30 2010-07-30 반도체 장치용 범프 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100073894A KR101162504B1 (ko) 2010-07-30 2010-07-30 반도체 장치용 범프 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20120012034A true KR20120012034A (ko) 2012-02-09
KR101162504B1 KR101162504B1 (ko) 2012-07-05

Family

ID=45836052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100073894A KR101162504B1 (ko) 2010-07-30 2010-07-30 반도체 장치용 범프 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR101162504B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101693609B1 (ko) * 2015-10-30 2017-01-09 한국생산기술연구원 필러범프제조방법 및 이를 이용하여 제조된 필러범프

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244152B (en) 2004-10-22 2005-11-21 Advanced Semiconductor Eng Bumping process and structure thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101693609B1 (ko) * 2015-10-30 2017-01-09 한국생산기술연구원 필러범프제조방법 및 이를 이용하여 제조된 필러범프

Also Published As

Publication number Publication date
KR101162504B1 (ko) 2012-07-05

Similar Documents

Publication Publication Date Title
US9117770B2 (en) Semiconductor device
KR101096039B1 (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
US7638881B2 (en) Chip package
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
CN109390306A (zh) 电子封装件
JP2006310530A (ja) 回路装置およびその製造方法
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
KR20070054553A (ko) 반도체 패키지 및 그 제조 방법
KR101896972B1 (ko) 패키지 기판 및 이를 갖는 반도체 패키지
KR101185454B1 (ko) 칩 적층형 반도체 패키지
US7656046B2 (en) Semiconductor device
US20100219522A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US9099456B2 (en) Package of electronic device including connecting bump, system including the same and method for fabricating the same
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
KR101162504B1 (ko) 반도체 장치용 범프 및 그 형성 방법
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
KR101332865B1 (ko) 팬-인 타입 반도체 장치
JP2012023409A (ja) 回路装置およびその製造方法
JP4565931B2 (ja) 半導体装置の製造方法
JP2008060159A (ja) 半導体装置およびその製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
KR101162507B1 (ko) 반도체 장치용 범프 및 그 제조 방법
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7