KR101693609B1 - 필러범프제조방법 및 이를 이용하여 제조된 필러범프 - Google Patents

필러범프제조방법 및 이를 이용하여 제조된 필러범프 Download PDF

Info

Publication number
KR101693609B1
KR101693609B1 KR1020150151618A KR20150151618A KR101693609B1 KR 101693609 B1 KR101693609 B1 KR 101693609B1 KR 1020150151618 A KR1020150151618 A KR 1020150151618A KR 20150151618 A KR20150151618 A KR 20150151618A KR 101693609 B1 KR101693609 B1 KR 101693609B1
Authority
KR
South Korea
Prior art keywords
metal
filler
solder
coating
bump
Prior art date
Application number
KR1020150151618A
Other languages
English (en)
Inventor
윤정원
고용호
유세훈
김준기
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020150151618A priority Critical patent/KR101693609B1/ko
Application granted granted Critical
Publication of KR101693609B1 publication Critical patent/KR101693609B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector

Abstract

본 발명은 필러범프제조방법 및 이를 이용하여 제조된 필러범프에 관한 것으로 본 발명에 따른 필러범프제조방법은 범프가 형성되는 위치와 대응되는 위치에 제1 금속으로 형성되는 필러를 구비하는 금속필러형성단계, 상기 금속필러의 상부에 솔더를 구비하는 솔더형성단계, 상기 금속필러 및 상기 솔더를 제2 금속으로 코팅하는 금속코팅단계 및 코팅된 상기 금속필러 및 상기 솔더에 열을 가하여 리플로우 시키는 리플로우단계를 포함한다.

Description

필러범프제조방법 및 이를 이용하여 제조된 필러범프{MANUFACTURE METHOD OF PILLAR BUMP AND PILLAR BUMP MANUFACTURED USING THE SAME}
본 발명은 필러범프제조방법 및 이를 이용하여 제조된 필러범프에 관한 것으로, 더욱 상세하게는 금속필러의 소모를 줄이고, 기계적 강도를 향상시킬 수 있는 필러범프 및 그의 제조방법에 관한 것이다.
오늘날 다양한 전자부품의 생산에 있어서, 솔더범프를 이용하여 반도체 칩과 같은 전자부품을 실장하거나, 반도체 적층 패키지 등을 생산하는 기술이 널리 이용되고 있다.
특히, 전자제품들의 빠른 발전속도에 맞추어 기기의 소형화, 경량화, 고성능화를 위해, 마이크로 전자 패키징 기술 등의 발전에 미세하고 정밀한 범프를 형성하기 위한 연구가 활발히 이루어지고 있다.
기존의 범프는 솔더를 이용한 범프를 배열하는 방식을 주로 이용하였는데, 이러한 솔더범프는 그 특성상 솔더범프 간의 피치가 줄어들면서 솔더간의 단락이 발생하는 위험이 증가하게 된다.
따라서, 미세피치에 대응하기 어려운 문제점이 있으며, 이는 반도체 패키지의 소형화에 한계를 발생시킨다.
이러한 문제를 해결하기 위하여, 금속필러의 상부에 솔더를 구비하는 필러범프를 이용하여 범프 간의 피치를 더욱 줄이는 방법이 이용되고 있다.
하지만, 이러한 필러범프는 이용하는 과정에서 금속필러가 산화되는 문제점이 있다.
또한, 금속필러의 하단부가 다양한 요인으로 인해 손상되면서 반도체 또는 기판 등과 같은 베이스에서 금속필러가 떨어지는 언더컷 현상이 발생하는 문제점이 있다.
따라서, 필러범프를 이용한 반도체 패키지 등의 전자 패키지의 신뢰성이 저하되는 문제점이 있다.
본 발명의 기술적 과제는, 배경기술에서 언급한 문제점을 해결하기 위한 것으로, 금속필러의 소모를 줄이고, 기계적 강도를 향상시킬 수 있는 필러범프 및 그의 제조방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
기술적 과제를 해결하기 위해 안출된 본 발명에 따른 필러범프제조방법은 범프가 형성되는 위치와 대응되는 위치에 제1 금속으로 형성되는 필러를 구비하는 금속필러형성단계, 상기 금속필러의 상부에 솔더를 구비하는 솔더형성단계, 상기 금속필러 및 상기 솔더를 제2 금속으로 코팅하는 금속코팅단계 및 코팅된 상기 금속필러 및 상기 솔더에 열을 가하여 리플로우 시키는 리플로우단계를 포함할 수 있다.
여기서, 상기 금속코팅단계는 상기 솔더의 상부에 코팅된 상기 제2 금속을 절삭하는 절삭과정을 더 포함할 수 있다.
그리고, 상기 금속코팅단계는 전해 도금을 이용하여 상기 제2 금속을 코팅할 수 있다.
또한, 상기 금속코팅단계는 무전해 도금을 이용하여 상기 제2 금속을 코팅할 수 있다.
그리고, 상기 금속코팅단계는 침지 도금을 이용하여 상기 제2 금속을 코팅할 수 있다.
한편, 본 발명에 따른 필러범프는 전술한 필러범프제조방법에 의해 제조되는 필러범프로서, 상기 제1 금속이 소정의 높이로 형성되는 필러부, 상기 제2 금속이 상기 필러부의 외측면을 감싸도록 형성되는 코팅부 및 상기 제2 금속 성분을 포함하는 솔더가 상기 필러부 및 상기 코팅부의 상부에 구비되는 솔더부를 포함할 수 있다.
본 발명에 따른 필러범프제조방법 및 이를 이용하여 제조된 필러범프에 의하면 다음과 같은 효과를 얻을 수 있다.
첫째, 금속필러를 코팅하여 언더컷 발생을 억제하고, 언더필과의 접착력을 향상시킬 수 있다.
둘째, 솔더에 코팅금속 성분이 첨가되어 솔더의 기계적 강도를 향상시키고, 금속필러의 소모속도를 저하시킬 수 있다.
이러한 본 발명에 의한 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명에 따른 필러범프제조방법의 일 실시예를 나타내는 도면이다.
도 2는 본 발명에 따른 필러범프제조방법의 금속필러형성단계를 나타내는 도면이다.
도 3은 본 발명에 따른 필러범프제조방법의 솔더형성단계를 나타내는 도면이다.
도 4는 본 발명에 따른 필러범프제조방법의 금속코팅단계를 나타내는 도면이다.
도 5는 본 발명에 따른 필러범프제조방법의 절삭과정을 나타내는 도면이다.
도 6은 본 발명에 따른 필러범프제조방법의 리플로우단계 및 본 발명에 따른 필러범프의 일 실시예를 나타내는 도면이다.
도 7은 본 발명에 따른 필러범프제조방법을 이용하여 필러범프를 코팅하는 실험을 나타내는 도면이다.
도 8은 본 발명에 따른 필러범프의 강도를 기존의 필러범프와 비교실험한 결과를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다. 다만, 본 발명을 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
아울러, 본 발명을 설명하는데 있어서, 전방/후방 또는 상측/하측과 같이 방향을 지시하는 용어들은 당업자가 본 발명을 명확하게 이해할 수 있도록 기재된 것들로서, 상대적인 방향을 지시하는 것이므로, 이로 인해 권리범위가 제한되지는 않는다고 할 것이다.
먼저, 도 1 내지 도 6을 참조하여, 본 발명에 따른 필러범프제조방법의 일 실시예 및 본 발명에 따른 필러범프의 일 실시예의 구성에 대하여 상세히 설명하기로 한다.
여기서, 도 1은 본 발명에 따른 필러범프제조방법의 일 실시예를 나타내는 도면이다.
또한, 도 2는 본 발명에 따른 필러범프제조방법의 금속필러형성단계를 나타내는 도면이고, 도 3은 본 발명에 따른 필러범프제조방법의 솔더형성단계를 나타내는 도면이며, 도 4는 본 발명에 따른 필러범프제조방법의 금속코팅단계를 나타내는 도면이고, 도 5는 본 발명에 따른 필러범프제조방법의 절삭과정을 나타내는 도면이며, 도 6은 본 발명에 따른 필러범프제조방법의 리플로우단계 및 본 발명에 따른 필러범프의 일 실시예를 나타내는 도면이다.
먼저, 도 1에 도시된 바와 같이, 본 발명에 따른 필러범프제조방법의 일 실시예는 금속필러형성단계(S100), 솔더형성단계(S200), 금속코팅단계(S300) 및 리플로우단계(S400)를 포함할 수 있다.
도 2에 도시된 바와 같이, 금속필러형성단계(S100)는 범프가 형성되는 웨이퍼 또는 기판 또는 칩 등과 같은 베이스(B) 상에 범프가 형성되는 위치와 대응되는 위치에 제1 금속이 소정의 높이로 형성되는 필러인 필러부(100)를 구비하는 단계일 수 있다.
본 실시예에서 필러부(100)는 구리가 원형의 기둥 형태 혹은 다각형의 기둥 형태로 형성되어 구비될 수 있다.
이러한 금속필러형성단계(S100)는 미리 제조된 필러부(100)를 범프가 형성되는 베이스(B)상에서 범프의 위치에 배치할 수도 있고, 베이스(B)상에 직접 제1 금속을 기둥형태로 형성하는 등 다양한 방법으로 수행될 수 있다.
한편, 도 3에 도시된 바와 같이, 솔더형성단계(S200)는 전술한 금속필러인 필러부(100)의 상부에 솔더(200)를 구비하는 단계일 수 있다.
솔더(200)는 일반적으로 범프로 이용되는 솔더의 조성을 이용할 수 있으며, 기판 또는 반도체칩 등의 전자부품을 서로 전기적으로 연결할 수 있다면 그 구성은 제한되지 않고 다양할 수 있다.
본 실시예에서 솔더(200)는 주석 성분을 포함하며, 전술한 필러부(100)의 형태가 상부로 연장되는 형태로 형성되는 것이 유리할 수 있다.
한편, 도 4에 도시된 바와 같이, 금속코팅단계(S300)는 전술한 금속필러인 필러부(100)와 필러부(100)의 상부에 구비된 솔더(200) 전체를 제2 금속으로 코팅한 코팅층인 코팅부(300)를 형성하는 단계일 수 있다.
본 실시예에서는 전체적으로 원형의 기둥 형태로 형성되는 필러부(100) 및 솔더(200)를 제2 금속이 전체적으로 감싸도록 형성될 수 있다.
즉, 필러부(100)의 외측면과, 솔더(200)의 외측면 및 상면을 감싸는 형태로 코팅부(300)가 형성될 수 있다.
이때, 코팅부(300)를 형성하는 제2 금속은 니켈성분을 포함하는 것이 유리할 수 있다.
여기서, 금속코팅단계(S300)는 전해 도금 방식을 이용하여 제2 금속을 코팅할 수 있다.
이러한 경우에는 제2 금속은 니켈 또는 전기 도금이 가능한 금속을 이용하며, 전기를 이용하여 코팅부(300)를 형성할 수 있다.
또한, 금속코팅단계(S300)에서 제2 금속을 코팅하는 과정은 무전해 도금 방식을 이용하여 제2 금속을 코팅할 수 있다.
이러한 경우, 무전해 도금 방식을 이용하기 위해서 전술한 구리성분의 필러부(100) 및 주석성분의 솔더(200)를 순차적으로 전해 도금하여 형성하고, Ni-P 또는 Ni-B를 무전해 도금하여 코팅부(300)를 형성할 수 있다.
또는, 금속코팅단계(S300)에서 제2 금속을 코팅하기 위하여 침지 도금 방식을 이용할 수도 있다.
이러한 경우에는 전술한 무전해 도금 방식과는 달리 별도의 환원제를 이용하지 않고, 침지 은 또는 침지 금의 이온이 자리를 바꾸는 방식으로 코팅부(300)를 형성할 수도 있다.
위와 같은 도금 방식들은 본 발명에 따른 필러범프제조방법 금속코팅단계(S300)의 실시예일뿐, 전술한 필러부(100) 및 솔더(200)를 금속으로 코팅할 수 있다면 그 과정은 제한되지 않고 다양하게 적용될 수 있다.
한편, 금속코팅단계(S300)는 도 5에 도시된 바와 같이, 전술한 솔더(200)의 상부에 코팅된 제2 금속의 코팅부(300)를 절삭하는 절삭과정(S310)을 더 포함할 수 있다.
본 실시예에서 절삭과정(S310)은 솔더(200)의 상면이 노출되도록, 코팅부(300)의 상면을 모두 절삭할 수 있다.
또한, 절삭과정(S310)은 위의 실시예와 다르게, 코팅부(300)의 상면 두께가 소정의 두께만큼 얇아지도록 코팅부(300) 상면의 일부만을 절삭하는 과정일 수도 있다.
이러한 절삭과정(S310)은 전술한 금속코팅단계(S300)에서 코팅부(300)의 두께를 조절하여 생략할 수도 있다.
또한, 절삭과정(S310)은 물리적으로 코팅부(300)를 절삭하거나, 화학적 처리를 통해 코팅부(300)의 상면을 제거하는 등 다양한 방법을 통해 수행될 수 있다.
한편, 도 6에 도시된 바와 같이, 리플로우단계(S400)는 전술한 과정을 통해 코팅층(300)으로 코팅된 필러부(100) 및 솔더(200)에 열(H)을 가하여 본 발명에 따른 필러범프를 리플로우 시키는 단계일 수 있다.
본 단계에서 열(H)이 가해지면, 솔더(200)가 용융되면서 솔더(200)와 인접한 코팅부(300)는 솔더(200)와 함께 용융되며 코팅부(300)의 제2 금속 성분을 포함하는 솔더인 솔더부(400)가 형성될 수 있다.
즉, 위의 과정을 포함하는 본 발명에 따른 필러범프제조방법을 이용하여 제조되는 필러범프는, 제1 금속으로 형성되는 기둥인 필러부(100), 필러부(100)의 외측면을 감싸도록 형성되는 코팅부(300) 및 제2 금속 성분을 포함하는 솔더가 필러부(100) 및 코팅부(300)의 상부에 구비되는 솔더부(400)를 포함하여 구성될 수 있다.
한편, 본 발명에 따른 필러범프제조방법의 금속코팅단계(S300)에서 제2 금속을 코팅하여 형성되는 코팅부의 두께는 도금 시간을 조절하여 조절할 수도 있다.
도 7은 본 발명에 따른 필러범프제조방법을 이용하여 필러범프를 코팅하는 실험을 나타내는 도면이다.
도 7에 도시된 바와 같이, 도금공정의 시간이 길어질수록 상대적으로 두꺼운 코팅부가 형성될 수 있다.
따라서, 적정시간 동안 도금공정을 진행함으로써, 형성되는 코팅부의 두께를 조절할 수 있다.
전술한 본 발명에 따른 필러범프제조방법을 통해 기존의 필러범프에 비해 상대적으로 향상된 성능의 필러범프를 제조할 수 있다.
먼저, 제1 금속으로 형성되는 금속필러의 하단부에 발생하는 언더컷 현상을 방지할 수 있다.
금속필러의 외측면을 코팅부가 감싸면서 보호하기 때문에, 금속필러와 베이스 간의 물리적 접합 강도도 향상되고, 다양한 요인으로 인해 금속필러가 손상되는 것을 방지하여 언더컷 현상을 방지할 수 있다.
또한, 금속필러의 외측면을 감싸는 코팅부가 언더필과의 접착력을 향상시키는 효과도 얻을 수 있다.
이러한 효과들로 인하여 본원발명에 따른 필러범프를 이용하여 접합되는 전자부품의 신뢰성을 크게 향상시킬 수 있다.
한편, 본 발명에 따른 필러범프제조방법을 통해 물리적 강도가 크게 향상된 필러범프를 얻을 수 있다.
도 8은 본 발명에 따른 필러범프의 강도를 기존의 필러범프와 비교실험한 결과를 나타내는 도면이다.
도 8에 도시된 바와 같이, 코팅부에 의해 보호되는 금속필러를 이용하는 필러범프는 기존의 일반 필러범프에 비해 약 37% 향상된 전단강도를 가지는 효과를 얻을 수 있다.
한편, 본 실시예에서 제1 금속이 구리로 형성되고, 솔더가 주석성분을 포함하며, 제2 금속이 니켈성분을 포함하여 얻을 수 있는 효과는 다음과 같다.
먼저, 솔더가 코팅부와 함께 용융되며 형성되는 솔더부는 주석과 니켈의 합금을 형성할 수 있다.
주석과 니켈의 합금으로 인하여 솔더부의 납땜성이 크게 향상되고, 솔더부의 기계적 강도가 향상되는 효과를 얻을 수 있다.
또한, 구리필러 및 솔더부의 계면에는 (Cu, Ni)6Sn5의 금속간 화합물이 형성되는데, 이러한 니켈이 포함된 금속간화합물을 통해 구리필러의 계면에서 구리가 빠르게 소모되는 현상을 억제하는 효과를 얻을 수 있다.
또한, 이상 설명한 바와 같이 본 발명의 특정한 실시예가 설명되고 도시되었지만, 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명한 일이다. 따라서, 그러한 수정예 또는 변형예들은 본 발명의 기술적 사상이나 관점으로부터 개별적으로 이해되어서는 안되며, 변형된 실시예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
100 : 필러부
200 : 솔더
300 : 코팅부
400 : 솔더부

Claims (6)

  1. 범프가 형성되는 위치와 대응되는 위치에 제1 금속으로 형성되는 필러를 구비하는 금속필러형성단계;
    상기 금속필러의 상부에 솔더를 구비하는 솔더형성단계;
    상기 금속필러 및 상기 솔더를 제2 금속으로 코팅하는 금속코팅단계; 및
    코팅된 상기 금속필러 및 상기 솔더에 열을 가하여 리플로우 시키는 리플로우단계;
    를 포함하며,
    상기 금속필러형성단계는,
    상기 제1 금속이 구리로 형성되는 기둥 형태의 필러를 구비하는 필러범프제조방법.
  2. 제1항에 있어서,
    상기 금속코팅단계는,
    상기 솔더의 상부에 코팅된 상기 제2 금속을 절삭하는 절삭과정을 더 포함하는 필러범프제조방법.
  3. 제1항에 있어서,
    상기 금속코팅단계는,
    전해 도금을 이용하여 상기 제2 금속을 코팅하는 필러범프제조방법.
  4. 제1항에 있어서,
    상기 금속코팅단계는,
    무전해 도금을 이용하여 상기 제2 금속을 코팅하는 필러범프제조방법.
  5. 제1항에 있어서,
    상기 금속코팅단계는,
    침지 도금을 이용하여 상기 제2 금속을 코팅하는 필러범프제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 의한 방법으로 제조되는 필러범프로서,
    상기 제1 금속이 기둥 형태로 형성되는 필러부;
    상기 제2 금속이 상기 필러부의 외측면을 감싸도록 형성되는 코팅부; 및
    상기 제2 금속 성분을 포함하는 솔더가 상기 필러부 및 상기 코팅부의 상부에 구비되는 솔더부;
    를 포함하며,
    상기 필러부는,
    상기 제1 금속이 구리로 형성되는 필러범프.
KR1020150151618A 2015-10-30 2015-10-30 필러범프제조방법 및 이를 이용하여 제조된 필러범프 KR101693609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150151618A KR101693609B1 (ko) 2015-10-30 2015-10-30 필러범프제조방법 및 이를 이용하여 제조된 필러범프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150151618A KR101693609B1 (ko) 2015-10-30 2015-10-30 필러범프제조방법 및 이를 이용하여 제조된 필러범프

Publications (1)

Publication Number Publication Date
KR101693609B1 true KR101693609B1 (ko) 2017-01-09

Family

ID=57810657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150151618A KR101693609B1 (ko) 2015-10-30 2015-10-30 필러범프제조방법 및 이를 이용하여 제조된 필러범프

Country Status (1)

Country Link
KR (1) KR101693609B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120012034A (ko) * 2010-07-30 2012-02-09 앰코 테크놀로지 코리아 주식회사 반도체 장치용 범프 및 그 형성 방법
KR20130113409A (ko) * 2010-07-05 2013-10-15 아토테크더치랜드게엠베하 기판 상에 솔더 합금 성막을 형성하는 방법
KR20150088440A (ko) * 2014-01-24 2015-08-03 삼성전자주식회사 범프 구조물, 그 제조방법 및 이를 포함하는 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130113409A (ko) * 2010-07-05 2013-10-15 아토테크더치랜드게엠베하 기판 상에 솔더 합금 성막을 형성하는 방법
KR20120012034A (ko) * 2010-07-30 2012-02-09 앰코 테크놀로지 코리아 주식회사 반도체 장치용 범프 및 그 형성 방법
KR20150088440A (ko) * 2014-01-24 2015-08-03 삼성전자주식회사 범프 구조물, 그 제조방법 및 이를 포함하는 반도체 패키지

Similar Documents

Publication Publication Date Title
KR101119839B1 (ko) 범프 구조물 및 그 제조 방법
US8497200B2 (en) Method to form solder alloy deposits on substrates
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
US20140159235A1 (en) Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus
US20100084765A1 (en) Semiconductor package having bump ball
KR20110002816A (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JP7032212B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
US20080036079A1 (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
KR20090035294A (ko) 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
JP6149306B2 (ja) 半導体構造およびその製造方法
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
TW201401399A (zh) 封裝體及其形成方法
JP2001060760A (ja) 回路電極およびその形成方法
KR101693609B1 (ko) 필러범프제조방법 및 이를 이용하여 제조된 필러범프
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
JP6702108B2 (ja) 端子構造、半導体装置、電子装置及び端子の形成方法
KR102107035B1 (ko) 인쇄회로기판 및 그 제조방법
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
WO2022160245A1 (zh) 集成电路封装件及其制备方法和终端
US20120118621A1 (en) Printed circuit board and method for manufacturing the same
CN117438407A (zh) 一种便于焊接的倒装键合结构及其制备方法
KR20150040577A (ko) 패키지 기판
CN117546285A (zh) 用于细间距异构应用的第一级互连凸块下金属化部
KR20150103823A (ko) 랜드 그리드 어레이 반도체 패키지 제조용 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4