JP5331934B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5331934B2
JP5331934B2 JP2012271050A JP2012271050A JP5331934B2 JP 5331934 B2 JP5331934 B2 JP 5331934B2 JP 2012271050 A JP2012271050 A JP 2012271050A JP 2012271050 A JP2012271050 A JP 2012271050A JP 5331934 B2 JP5331934 B2 JP 5331934B2
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
region
semiconductor device
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012271050A
Other languages
English (en)
Other versions
JP2013058804A (ja
Inventor
文次 安村
文男 土屋
久範 伊東
琢二 井手
直樹 川邉
斉尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012271050A priority Critical patent/JP5331934B2/ja
Publication of JP2013058804A publication Critical patent/JP2013058804A/ja
Application granted granted Critical
Publication of JP5331934B2 publication Critical patent/JP5331934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関し、特に、ボンディングパッドを有する半導体チップを搭載する半導体装置に適用して有効な技術に関するものである。
例えば、特開平03−79055号公報(特許文献1)には、ワイヤまたはフィルムリードをボンディングする第1の部分と、第1の部分と一体に連結され、第1の部分とパターンを区別して認識でき、ウエハテスト時にプローブニードルを接触させる第2の部分を備える電極パッドが開示されている。
また、特開2000−164620号公報(特許文献2)には、ボンディング用電極領域と検査用ボンディング領域とから生成された電極パッドを有し、ボンディング用電極領域の中心と検査用ボンディング領域の中心とを所定の間隔以上とすることにより、半導体装置の検査とボンディングを確実に行うことのできる技術が開示されている。
また、特開2001−338955号公報(特許文献3)には、ボンディングパッドがボンディング領域およびプローブ接触領域を備えており、ボンディング領域に導体ワイヤの一端をボンディングし、プローブ接触領域に試験用プローブの先端を接触させるワイヤボンディング法が開示されている。
また、特開2007−318014号公報(特許文献4)には、第1の領域と第2の領域とを有する複数のパッドが長方形に形成され、パッドが一部の角部に面取り部を有するとともに千鳥配列で設けられ、さらに面取り部が千鳥配列の内側列と外側列のパッドで対向して設けられ、かつ第1の領域が半導体チップのコア論理領域側に配置された半導体装置が開示されている。
特開平03−79055号公報 特開2000−164620号公報 特開2001−338955号公報 特開2007−318014号公報
半導体装置では、半導体チップの主面に形成された集積回路と半導体チップを搭載する基板の主面に形成された接続端子(ボンディングリード、ランド、インナーリード)等とを接続する方法の1つとしてワイヤボンディング接続方式が用いられている。ワイヤボンディング接続方式は、半導体チップの主面に形成された集積回路と電気的に繋がるボンディングパッド(電極パッド、金属パッド)と半導体チップを搭載する基板の主面に形成された複数の接続端子とを金(Au)などの金属の細線(例えば30μmφ)からなる複数のボンディングワイヤを用いてそれぞれ電気的に接続する。
また、半導体装置の製造過程では、組立工程(実装工程、後工程)の前に半導体チップの主面に形成された集積回路の基本的機能等の検査(P検、プローブ検査)を行うことが一般的である。この検査は、通常、ウエハの状態で複数のボンディングパッドに同時にプローブ(探針)を接触させて、半導体チップの主面に形成された集積回路の各種の電気的特性の測定を行うものである。なお、この測定では、予め半導体チップの全ボンディングパッドの配置に合わせて多数のプローブを配置したプローブカードが用いられる。プローブカードはテスターと電気的に接続されており、プローブカードからは全プローブに対応する信号が出力される。
ところで、ボンディングパッドにプローブを接触させる際にボンディングパッドを傷付けて、ボンディングパッドを構成する金属膜(例えばアルミニウム(Al)膜)を剥離することがある。ワイヤボンディング接続では、ボンディングパッドを構成する金属膜とボンディングワイヤの先端の金属ボールを構成する金属との合金が好適に形成されることが、その接合強度を高める上で重要である。しかし、プローブの接触によりボンディングパッドを構成する金属膜が剥離すると、上記合金が形成される領域が小さくなり、ボンディングパッドと金属ボールとの接合信頼性が低下する恐れがある。そこで、近年では、1つのボンディングパッドの表面領域をボンディングワイヤが接合する領域(ワイヤボンディング領域)とプローブが接触する領域(プローブ領域)とに分けることにより、プローブで傷付けられていない領域にボンディングワイヤを接続する手法が取られている。
図16に、本発明者らが検討したボンディングパッドの一例を示す。図16(a)はボンディングパッドの要部平面図、図16(b)は同図(a)のA−A′線に沿って拡大した要部断面図である。図16(a)では、2つのボンディングパッドを例示しているが、実際には、1つの半導体チップには、例えば300パッド程度のボンディングパッドが形成されている。
図16(a)および(b)に示すように、ボンディングパッドB1は、例えば厚さ0.85μmのアルミニウム膜を主材料とする金属膜からなり、例えば第1方向の寸法が60μm、第1方向と直交する第2方向の寸法が125μmの長方形状である。隣接するボンディングパッドB1の間隔は、例えば5μmである。ボンディングパッドB1の表面領域は、ボンディングワイヤの先端の金属ボールが接合するワイヤボンディング領域B1wとプローブが接触するプローブ領域B1pとに分けられている。
ボンディングパッドB1の周縁部は保護膜(パッシベーション膜)51により覆われている。この保護膜51は、例えば厚さ0.2μmの酸化シリコン膜51aと厚さ0.6μmの窒化シリコン膜51bとの積層膜からなる。ボンディングパッドB1の周縁部に乗り上がり、ボンディングパッドB1の周縁部を覆っている保護膜51の幅は、例えば2.5μmである。保護膜51とボンディングパッドB1との間に、例えば厚さ0.075μmの窒化チタン(TiN)膜52が形成されているが、これは、ボンディングパッドB1を構成する金属膜を加工する際のフォトリソグラフィ工程において、ハレーション防止のために設けられ、反射防止膜としての機能を有する膜である。
しかしながら、図16(a)および(b)に示すワイヤボンディング領域B1wとプローブ領域B1pとを区別したボンディングパッドB1については、以下に説明する種々の技術的課題が存在する。すなわち、ボンディングパッドB1のワイヤボンディング領域B1wにボンディングワイヤの先端の金属ボールを接合する際、金属ボールがボンディングパッドB1の周縁部に乗り上がり、超音波が印加されると、保護膜51の一部にクラックが入ることが明らかとなった。図17に保護膜51に入ったクラック53の一例を示す。クラック53は、主に、ボンディングパッドB1の端部側面で、かつ金属ボール54によって覆われた部分で生じている。さらにはクラック53が入ることに起因して、保護膜51の一部が剥がれるなどの不良が生じる場合もある。
このような不良が生じると、例えば半導体製品の耐湿性試験の1つであるHAST(Highly−Accelerated Temperature and Humidity Stress Test、試験条件85℃/85%/Bias)試験などにおいて、水分が容易にボンディングパッドB1へ浸入する。浸入した水分によって隣接するボンディングパッドB1間で電位差が生じ、隣接するボンディングパッドB1間がショートしてしまう。さらに、浸入した水分は、ハレーション防止のために設けられ、保護膜51とボンディングパッドB1との間に残存している窒化チタン膜52を酸化させる。窒化チタン膜52は酸化すると膨張し、その膨張により生じた応力によってボンディングパッドB1よりも下層の内部配線間に設けられている層間絶縁膜が破壊され、内部配線間、またはボンディングパッドB1と内部配線とがショートしてしまう。ボンディングパッドB1間のショート、内部配線間のショート、またはボンディングパッドB1と内部配線とのショートなどの電気的な不良は、半導体装置の信頼性を著しく低下させてしまう。
例えばボンディングパッドのワイヤボンディング領域に金属ボールを接合する際の条件を変えることによって、保護膜に生じるクラックを防ぐことはできる。ワイヤボンディング時の接合条件の一例として、例えば230度程度の温度下で、120mN程度の一定荷重をかけながら、金属ボールを超音波により振動させてボンディングパッドに擦りつける動作を行うものがある。このようにボンディングパッドを構成する金属膜と金属ボールを構成する金属との合金が好適に形成される条件でワイヤボンディグ接続を行うことが、その接合強度を高める上で重要であり、安易に接合条件(例えば温度、荷重、超音波印加時間等)を変更することは困難である。
また、金属ボールの径を小さくして、ボンディングパッドの周縁部に金属ボールが乗り上げないようにすることによって、保護膜に生じるクラックを防ぐことはできる。しかし、ボンディングパッドを構成する金属膜と金属ボールを構成する金属との合金が形成される領域が小さくなり、ボンディングパッドと金属ボールとの接合の信頼性が低下する恐れがある。
また、ボンディングパッドの面積を大きくして、ボンディングパッドの周縁部に金属ボールが乗り上げないようにすることによっても、保護膜に生じるクラックを防ぐことはできる。しかし、隣接するボンディングパッドの間隔を変えずにボンディングパッドの面積を大きくすると、ボンディングパッドが占める領域が増すために、半導体チップのサイズ拡大が必要になってしまう。隣接するボンディングパッド間の寸法を狭くしてボンディングパッドの面積を大きくする方法も考えられるが、加工精度等を考えると、その寸法を現状(約5μm程度)からさらに狭くすることは難しい。
また、ボンディングパッドの周縁部と重なる保護膜の幅を広くすることによって、保護膜に生じるクラックを防ぐことはできる。しかし、ボンディングパッドの周縁部と重なる保護膜の幅を広くすると、プローブ領域の面積が減少してプローブが保護膜に接触し、プローブにより保護膜が破壊されてしまう可能性が高くなる。
また、ボンディングパッドの周縁部に保護膜が重ならない構造とすることによって、保護膜に生じるクラックを防ぐことはできる。しかし、保護膜を成膜した後、ボンディングパッド上の保護膜に開口部を形成する際には、ボンディングパッドをエッチングストッパ膜として用いるため、ボンディングパッドの周縁部に保護膜が重ならない構造とすることができない。最上層の配線および保護膜を形成し、保護膜に開口部を形成して最上層の配線の一部を露出した後、その開口部を通して最上層の配線に電気的に接続するボンディングパッドを形成することにより、ボンディングパッドの周縁部に保護膜が重ならない構造とすることはできる。しかし、最上層の配線とボンディングパッドとを互いに異なる層の金属膜によって形成するため、工程数や材料コスト等が増加して、半導体装置の製造コストが増加するという課題が生じる。
本発明の目的は、半導体装置の最上層の保護膜のクラックを防いで、半導体装置の信頼性の向上を図ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
この実施の形態は、ボンディング領域とプローブ領域とが区分された長方形状の複数のボンディングパッドが配置された主面と、主面とは反対側の裏面とを有する四角形の半導体チップを搭載する半導体装置である。半導体チップはボンディングパッドの上層に保護膜を有し、保護膜はボンディングパッドの周縁部を覆い、ボンディングパッドの上面が露出するように開口されている。さらに、ボンディング領域におけるボンディングパッドの周縁部と保護膜との重なり幅が、プローブ領域におけるボンディングパッドの周縁部と保護膜との重なり幅よりも広い。
また、この実施の形態は、ボンディング領域とプローブ領域とが区分された凸形状の複数のボンディングパッドが配置された主面と、主面とは反対側の裏面とを有する四角形の半導体チップを搭載する半導体装置である。半導体チップはボンディングパッドの上層に保護膜を有し、保護膜はボンディングパッドの周縁部を覆い、ボンディングパッドの上面が露出するように開口されている。さらに、ボンディング領域におけるボンディングパッドの周縁部と保護膜との重なり幅が、プローブ領域におけるボンディングパッドの周縁部と保護膜との重なり幅よりも広く、複数のボンディングパッドのそれぞれは、半導体チップの辺に沿ってボンディングパッドの長手方向にそれぞれ交互にずらされ、かつ、凸形状が交互に反転するように配置されている。
また、この実施の形態は、ボンディング領域とプローブ領域とを区分した四角形状の電源用ボンディングパッドを有する半導体チップを搭載する半導体装置である。電源用ボンディングパッドの上層に、電源用ボンディングパッドの上面の一部をボンディング領域およびプローブ領域を跨いで露出させる2つの開口部を有する保護膜が形成され、2つの開口部のそれぞれから電源用ボンディングパッドのボンディング領域およびプローブ領域が露出し、2つの開口部の間の電源用ボンディングパッドのボンディング領域のみにスリットが入っている。また、電源用ボンディングパッドの周縁部を覆って保護膜が形成されており、ボンディング領域における電源用ボンディングパッドの周縁部と保護膜との重なり幅が、プローブ領域における電源用ボンディングパッドの周縁部と保護膜との重なり幅よりも広くなるように、2つの開口部が形成されている。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の最上層の保護膜のクラックを防いで、半導体装置の信頼性の向上を図ることができる。
本実施の形態1によるワイヤボンディング接続を採用したBGA型半導体装置の構成を示す平面図である。 本実施の形態1によるワイヤボンディング接続を採用したBGA型半導体装置の構成を示す断面図である。 本実施の形態1によるボンディングパッドを拡大して示す要部平面図である。 本実施の形態1によるボンディングパッドの一部を拡大して示す要部断面図(図3のI−I′線に沿った断面図)である。 本実施の形態1によるフリップチップ接続を採用したBGA型半導体装置の構成を示す平面図である。 本実施の形態1によるフリップチップ接続を採用したBGA型半導体装置の構成を示す断面図である。 本実施の形態2によるボンディングパッドを拡大して示す要部平面図である。 本実施の形態2によるボンディングパッドの一部を拡大して示す要部断面図(図7のII−II′線に沿った断面図)である。 本実施の形態3によるボンディングパッドを拡大して示す要部平面図である。 本実施の形態3によるボンディングパッドの一部を拡大して示す要部断面図(図9のIII−III′線に沿った断面図)である。 本発明者らが検討した電源用ボンディングパッドを拡大して示す要部平面図である。 本発明者らが検討した電源用ボンディングパッドの一部を拡大して示す要部断面図(図11のB−B′線に沿った断面図)である。 本実施の形態4による電源用ボンディングパッドを拡大して示す要部平面図である。 本実施の形態4による電源用ボンディングパッドの一部を拡大して示す要部断面図(図13のIV−IV′線に沿った断面図)である。 本実施の形態4による電源用ボンディングパッドの変形例の一部を拡大して示す要部断面図である。 (a)は本発明者らが検討したボンディングパッドを拡大して示す要部平面図、(b)は同図(a)のA−A′線に沿って拡大した要部断面図である。 保護膜に入ったクラックの一例を示すボンディングパッドの要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態において、ウエハと言うときは、Si(Silicon)単結晶ウエハを主とするが、それのみではなく、SOI(Silicon On Insulator)ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
本実施の形態1によるワイヤボンディング接続を採用したフェースアップボンディング構造のBGA(Ball Grid Array)型半導体装置について図1〜図4を用いて説明する。図1はワイヤボンディング接続を採用したBGA型半導体装置の構成を示す平面図、図2はワイヤボンディング接続を採用したBGA型半導体装置の構成を示す断面図、図3はボンディングパッドを拡大して示す要部平面図、図4はボンディングパッドの一部を拡大して示す要部断面図(図3のI−I′線に沿った断面図)である。
図1および図2に示すように、半導体装置1は、これに限定されないが、配線基板2の互いの反対側に位置する主面2xおよび裏面2yのうち、主面2x側に半導体チップ3を搭載し、配線基板2の裏面2y側に外部用接続端子として半田ボール4を複数配置したパッケージ構造になっている。
配線基板2の主面2xにはペースト状またはDAF(Die Attach Film)等のフィルム状の接着剤を介して半導体チップ3が搭載されており、半導体チップ3は、その厚さ方向と交差する平面形状が四角形になっている。半導体チップ3の主面の各辺(周縁部)に沿って1列の複数のボンディングパッドBP1が配置されている。また、複数のボンディングパッドBP1が設けられた領域(パッド領域)3aの内側には、コア領域3bが形成されており、そこには、CPU(Central Processing Unit)、DSP(Digital Signal Processing)、RAM(Random Access Memory)、PLL(Phase Locked Loop)、およびDLL(Delay Locked Loop)等の集積回路が形成されている。
複数のボンディングパッドBP1は、半導体チップ3の多層配線層(絶縁膜と配線層とをそれぞれ複数段積み重ねた多層配線層)のうちの最上層の配線からなる。複数のボンディングパッドBP1の上層には、多層配線層を覆うようにして保護膜5が形成されており、それぞれのボンディングパッドBP1の上面の一部は、保護膜5に形成された開口部6により露出している。
配線基板2は、例えばビルドアップ基板などであって、その厚さ方向と交差する平面形状が四角形になっている。配線基板2は、主に、コア材と、このコア材の主面を覆うようにして形成された主面保護膜と、このコア材の主面と反対側に位置する裏面を覆うようにして形成された裏面保護膜とを有する構成になっている。コア材は、例えばその主面、裏面、および内部に配線を有する多層配線構造になっている。
配線基板2の主面2xには、半導体チップ3の周辺端部から配線基板2の周辺端部の間の領域において、配線基板2の各辺に沿って1列の複数のボンディングリード7が配置されている。これらのボンディングリード7は、配線基板2のコア材に形成された最上層の配線からなり、それぞれのボンディングリード7の上面は、主面保護膜に形成された開口部により露出している。配線基板2の裏面2yには、複数の裏面電極パッド8が配置されている。これらの裏面電極パッド8は、配線基板2のコア材に形成された最下層の配線からなり、それぞれの裏面電極パッド8の下面は、裏面保護膜に形成された開口部により露出している。コア材に形成された複数の最上層の配線と複数の最下層の配線とは、コア材を貫通する複数の貫通孔の内部に形成される配線によってそれぞれ電気的に接続されている。
半導体チップ3の主面に配置された複数のボンディングパッドBP1と、配線基板2の主面に配置された複数のボンディングリード7とが、複数のボンディングワイヤ9Wによってそれぞれ電気的に接続されている。ボンディングワイヤ9Wには、例えば20〜30μmφ程度の金線を用いる。このワイヤボンディング接続には、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング(ボールボンディング)法を用いることができる。半導体チップ3およびボンディングワイヤ9Wは、配線基板2の主面上に形成された樹脂封止体10によって封止されている。樹脂封止体10は、例えばエポキシ等の絶縁性樹脂からなる。
図3に示すように、各ボンディングパッドBP1は、長方形状を有しており、半導体チップの辺に沿う方向に短辺を有し、半導体チップの辺と交差する方向に長辺を有する。また、長辺に沿った方向(長手方向)に沿って、1つのボンディングパッドBP1の表面領域は、ボンディングワイヤを接合させるための領域(ワイヤボンディング領域)BP1wと検査用のプローブが接触する領域(プローブ領域)BP1pとに分かれている。ここで、ワイヤボンディング領域BP1wおよびプローブ領域BP1pの配置については、ワイヤボンディング領域BP1wが半導体チップの辺に近い側になるように、ボンディングパッドBP1を配置することが望ましい。ワイヤボンディング領域BP1wを半導体チップの辺に近い側に配置することにより、プローブ領域BP1pを半導体チップの辺に近い側に配置した場合よりも、ボンディングパッドBP1と配線基板の主面に形成されたボンディングリード7とを電気的に接続するボンディングワイヤの長さを短くすることができ、ボンディングパッドBP1とボンディングリード7との間のインダクタンスを小さくすることができる。
ボンディングパッドBP1は、例えばアルミニウム膜を主材料とする金属膜からなり、その厚さは、例えば0.85μm程度である。また、半導体チップの辺に沿って配置された隣接するボンディングパッドBP1のピッチ(P1)を、例えば65μmとした場合、ボンディングパッドBP1の寸法として、例えば長手方向の一辺を120μm、短手方向の一辺を60μm、隣接するボンディングパッドBP1の間隔として、例えば5μmを例示することができる。
また、ボンディングパッドBP1は、ワイヤボンディング領域BP1wとプローブ領域BP1pとが重ならない程度の広さを備えていればよいので、プローブ領域BP1pの面積とワイヤボンディング領域BP1wの面積とを同じにしてもよい。しかし、本実施の形態1では、プローブ領域BP1pを広くするために、ボンディングパッドBP1の長手方向のワイヤボンディング領域BP1wの寸法よりもプローブ領域BP1pの寸法を長くしている。例えば、図3に示すように、ボンディングパッドBP1の長手方向のワイヤボンディング領域BP1wの寸法は、例えば50μm、ボンディングパッドBP1の長手方向のプローブ領域BP1pの寸法は、例えば62.5μmとしている。
ボンディングパッドBP1は、半導体チップの多層配線層のうちの最上層の配線からなり、多層配線層を覆うようにして形成された保護膜5にそれぞれのボンディングパッドBP1に対応して形成された開口部6により露出している。
図4に示すように、保護膜5は、ボンディングパッドBP1上に成膜されて、例えば酸化シリコン膜5aと、その上に堆積された窒化シリコン膜5bとの積層膜からなる。酸化シリコン膜5aは、例えばプラズマCVD(Chemical Vapor Deposition)法により形成され、その厚さは、例えば0.2μm程度である。窒化シリコン膜5bは、例えばプラズマCVD法により形成され、その厚さは、例えば0.6μm程度である。プラズマCVD法により形成された窒化シリコン膜5bは、外部からの水分の浸入を防止する機能を有している。
ボンディングパッドBP1の上面と保護膜5との間には反射防止膜11が残存している。この反射防止膜11は、ボンディングパッドBP1をフォトリソグラフィ法およびエッチング法により形成する際、フォトリソグラフィ工程におけるハレーションを防止するために設けられた膜である。すなわち、ウエハの全面に金属膜(例えばアルミニウム膜)および反射防止膜を形成した後、フォトリソグラフィ法およびエッチング法により、これら金属膜および反射防止膜を加工してボンディングパッドBP1を形成する(同時に最上層配線も形成される)。続いて、ウエハの全面に保護膜5を形成した後、フォトリソグラフィ法およびエッチング法により、ボンディングパッドBP1の上面を露出させる開口部6を保護膜5に形成する。このとき、保護膜5下の反射防止膜11は除去されないため、ボンディングパッドBP1の上面と保護膜5との間に反射防止膜11が残存する。反射防止膜11は、例えば窒化チタン膜からなり、その厚さは、例えば0.075μm程度である。
また、保護膜5に形成された開口部6は、ボンディングパッドBP1上に設けられている。これは、ボンディングパッドBP1上に成膜された保護膜5に開口部6を形成する際には、ボンディングパッドBP1を保護膜5のエッチング用ストッパ膜として用いるためである。従って、ボンディングパッドBP1の周縁部上には所定の幅で保護膜5が重なっており、ボンディングパッドBP1の周縁部は保護膜5によって覆われている。
本実施の形態1によるボンディングパッドBP1では、ボンディングパッドBP1の周縁部に重なった保護膜5の幅が、ワイヤボンディング領域BP1wとプローブ領域BP1pとで互いに異なっており、ワイヤボンディング領域BP1wでの保護膜5の重なり幅が、プローブ領域BP1pでの保護膜5の重なり幅よりも広くなるように、凸形状の開口部6が形成されている。ワイヤボンディング領域BP1wでの保護膜5の重なり幅として、例えば5μm、プローブ領域BP1pでの保護膜5の重なり幅として、例えば2.5μmを例示することができる。従って、ワイヤボンディング領域BP1wの短手方向の開口部6の寸法は、例えば50μm、プローブ領域BP1pの短手方向の開口部6の寸法は、例えば55μmとなる。
前述した寸法のボンディングパッドBP1の場合、例えば直径が30μmのボンディングワイヤでは、その先端の金属ボールの直径は、例えば40μm程度となり、ワイヤボンディング領域BP1wの中心のみに金属ボールが接合すれば、金属ボールがボンディングパッドBP1の周縁部と保護膜5とが重なった部分に乗り上げることはない。しかし、実際のワイヤボンディング工程では、ボンディングパッドBP1の周縁部と保護膜5とが重なった部分に金属ボールが乗り上げないように、ワイヤボンディングを行うことは難しい。
その理由について説明する。ワイヤボンディング工程で使用するワイヤボンディング装置は、熱圧着に超音波振動を併用してワイヤボンディングを行うものである。ワイヤボンディング装置は、半導体チップに設けられたボンディングパッドと、それに対応する配線基板に設けられたボンディングリードとの間をボンディングワイヤにより結線していく。その結線ステップでは、最初に、所定のボンディングパッドのワイヤボンディング領域上にキャピラリを下降し、ボンディングワイヤの先端の金属ボールを圧着する。この際、例えば230℃程度の熱を加えた状態で超音波振動を併用する。荷重は、例えば120mN程度である。続いて、所定の高さまでキャピラリを引き上げ、ループを描いて、キャピラリを対応するボンディングリードへ移行する。ボンディングリード上においてキャピラリを加圧してボンディングワイヤを僅かにつぶし、引き上げることによって、キャピラリからボンディングワイヤを分断する。これを順次、一列に配置した複数のボンディングパッドのワイヤボンディング領域およびそれらにそれぞれ対応するボンディングリードに対して実施する。ちなみに、1つのボンディングパッドのワイヤボンディング領域と1つのボンディングリードとの間をボンディングワイヤで接続する時間は、一般的には例えば0.1秒以下と高速である。そして、このワイヤボンディング装置の結線ステップの中には、金属ボールがワイヤボンディング領域の中心から外れていく種々の要因が存在している。
ワイヤボンディング装置は、前述の結線ステップを自動で実行するために、予め半導体チップのボンディングパッドおよび配線基板のボンディングリードの位置座標が入力され、そのデータを内部に保持している。この位置座標は、一般的にワイヤボンディング装置に備えられたカメラを使って画像認識により入力されるものであるが、入力画像の良否判断およびワイヤボンディング装置を操作しているのが人間であるため、認識誤差がどうしても生じてしまう。また、ボンディングの対象となる半導体チップおよび配線基板は、ワイヤボンディング装置のベース台に備えられたXYθテーブル上にセットされ、ボンディング時には、このXYθテーブルが高速で多数回の移動を繰り返すため、XYθテーブルの移動停止誤差も生じる。また、金属ボールはキャピラリを介して荷重と超音波が印加されることで潰れるが、潰れた後のボール径も数μmのオーダでばらつきを有する。さらに、近年の半導体装置の小型化の流れから半導体チップのサイズが小さくなり、これに伴ってボンディングパッドのサイズも小さくなっているので、ボンディングパッドの端と金属ボール外周とのクリアランスは数μm程度しか残らなくなっている。
つまり、前述した画像認識誤差、XYθテーブルの移動停止誤差、ボール径のばらつき、ボンディングパッドの端と金属ボール外周とのクリアランスの減少、およびその他要因の積み重ねにより、金属ボールの多くがボンディングパッドの周縁部と保護膜とが重なった部分に乗り上げることになる。
しかし、本実施の形態1のように、ワイヤボンディング領域BP1wにおけるボンディングパッドBP1の周縁部と保護膜5との重なり幅を、例えば5μmと広くとることにより、ボンディングパッドBP1の周縁部と保護膜5とが重なった部分の強度が向上するので、その重なり部分に金属ボールが乗り上げても、保護膜5にクラックが入ることを防ぐことができる。また、金属ボールとボンディングパッドBP1との間に合金層が良好に形成されて、接合に問題が生じない限度で、金属ボールを小さくすることによって、ワイヤボンディング領域BP1wにおけるボンディングパッドBP1の周縁部と保護膜5との重なり幅をさらに広くしてもよい。このようにすることで、保護膜5にクラックが入る危険性をさらに低くすることができる。なお、本発明者らによる検討結果から、ボンディングパッドBP1の周縁部と保護膜5との重なり幅が5μmであれば、ボンディングパッドBP1の周縁部と保護膜5とが重なった部分に金属ボールが乗り上げても、保護膜5にクラックが入らないことが確認されている。
一方、半導体チップの検査工程において、プローブ領域BP1pの中心のみにプローブが接触すれば、プローブ領域BP1pのボンディングパッドBP1が露出した開口部6の面積が小さくても、プローブはボンディングパッドBP1の周縁部と保護膜5とが重なった部分に接触することはない。しかし、実際の半導体チップの検査工程では、プローブ領域BP1pの中心のみにプローブを接触させることは難しい。
その理由について説明する。例えば半導体チップは、ダイシングにより個片化される前のウエハの段階で、テスターによる検査を受ける。この検査には、テスターを半導体チップに繋ぐ手段としてプローブカードが用いられる。プローブカードは、一方の面に複数のプローブが備えられており、それらが半導体チップに設けられた複数のボンディングパッドのプローブ領域にそれぞれ接触する。そしてプローブを介して半導体チップの主面に形成された集積回路の電気的特性がテスターによって計測される。上記検査は複数の半導体チップ(例えば4×8に配列された半導体チップ)に対して同時に行い、一度に1000〜2000本のプローブを複数のボンディングパッドにそれぞれ接触させることもある。そのため、プローブはボンディングパッドのプローブ領域の中心から外れることも多く、そのずれ量を考慮した場合、プローブ領域のボンディングパッドが露出した開口部の面積を小さくすることはできない。
しかし、本実施の形態1のように、プローブ領域BP1pにおけるボンディングパッドBP1の周縁部と保護膜5との重なり幅を、例えば2.5μmと狭くすることにより、ボンディングパッドBP1の上面が露出した開口部6の面積を広く確保することができる。なお、プローブ領域BP1pにおけるボンディングパッドBP1の周縁部と保護膜5との重なり幅をさらに狭くすれば、プローブがボンディングパッドBP1の周縁部の保護膜5に接触する危険性もさらに低くなる。しかし、この場合は、保護膜5に開口部6を形成する際のボンディングパッドBP1と開口部6との合わせずれにより、保護膜5をエッチングすると同時に、ボンディングパッドBP1の下層に形成されたボンディングパッドBP1の周辺の層間絶縁膜もエッチングされる可能性がある。本発明者らによる検討結果から、ボンディングパッドBP1の周縁部と保護膜5との重なり幅が2.5μmであれば、上記加工不良の発生が起きないことが確認されている。
このように、本実施の形態1によれば、ボンディングパッドBP1を長方形状とし、ボンディングパッドBP1のワイヤボンディング領域BP1wでの保護膜5の重なり幅を、ボンディングパッドBP1のプローブ領域BP1pでの保護膜5の重なり幅よりも広くなるように、ボンディングパッドBP1上の保護膜5に開口部6を形成する。これにより、ボンディングパッドBP1のワイヤボンディング領域BP1wでは、このワイヤボンディング領域BP1wに金属ボールを接合する際、金属ボールがボンディングパッドBP1の周縁部に乗り上げても、保護膜5にクラックが入ることを防ぐことができる。また、ボンディングパッドBP1のプローブ領域BP1pでは、ボンディングパッドBP1が露出する開口部6を、プローブがボンディングパッドBP1の周縁部に重なる保護膜5と接触しない広さとすることができる。前者により、クラックの発生が無くなるのでクラックを介した水分のボンディングパッドBP1への浸入を防ぐことができ、ボンディングパッドBP1間のショート、内部配線間のショート、またはボンディングパッドBP1と内部配線とのショートなどの電気的な不良を防ぐことができる。また、後者については、プローブが保護膜5に接触することによる保護膜5の破壊を防ぐことができる。
なお、これまでは、ワイヤボンディング接続を採用したBGA型半導体装置に本願発明を適用した場合について説明したが、これに限定されるものではない。例えば半導体チップと配線基板とをバンプ電極を介して接続するフリップチップ接続を採用した半導体装置にも本願発明を適用することができる。
図5および図6を用いてフリップチップ接続を採用したフェイスダウンボンディング構造のBGA型半導体装置について説明する。図5はフリップチップ接続を採用したBGA型半導体装置の構成を示す平面図、図6はフリップチップ接続を採用したBGA型半導体装置の構成を示す断面図である。なお、図5では、ボンディングパッドの配置を説明するため、ボンディングパッドが形成された半導体チップの主面を記載しているが、実際には、図6に示すように、半導体チップの主面は配線基板の主面と対向している。
図5および図6に示すように、ボンディングパッドBP1および開口部6の形状は、前述の図3および図4を用いて説明したものと同じである。すなわち、各ボンディングパッドBP1は長方形状を有しており、半導体チップ3の辺に沿う方向に短辺を有し、半導体チップの辺と交差する方向にその長辺を有している。また、長手方向に沿って、1つのボンディングパッドBP1の表面領域は、バンプ9Bが接続されたバンプボンディング領域(前述の図3に示すワイヤボンディング領域BP1wと同じ領域)とプローブ領域(前述の図3に示すプローブ領域BP1pと同じ領域)とに分かれている。また、ボンディングパッドBP1の周縁部に重なった保護膜5の幅が、バンプボンディング領域とプローブ領域とで互いに異なっており、バンプボンディング領域での保護膜5の重なり幅が、プローブ領域での保護膜5の重なり幅よりも広くなるように、凸形状の開口部6が形成されている。
このようなフリップチップ接続を採用したフェイスダウンボンディング構造の場合、バンプボンディング領域が半導体チップ3の辺よりもコア領域3bに近い側になるように(プローブ領域が半導体チップ3のコア領域3bよりも辺に近い側になるように)、ボンディングパッドBP1を配置するとよい。バンプボンディング領域を半導体チップ3のコア領域3bに近い側に配置することにより、プローブ領域を半導体チップ3のコア領域3bに近い側に配置した場合よりも、ボンディングパッドBP1とコア領域3bに形成された集積回路とを電気的に接続する回路配線の長さを短くすることができて、回路配線に起因するインダクタンスを小さくすることができる。
なお、本実施の形態1で述べた特徴は、BGAパッケージに適用した場合を例に説明したが、これに限定されるものでなく、QFP(Quad Flat Package)、SOP(Small Outline Package)、およびCSP(Chip Size Package)など、その他パッケージにおいても適用可能である。
(実施の形態2)
本実施の形態2は、前述した実施の形態1によるボンディングパッドBP1の変形例であり、ボンディングパッドおよび開口部の形状、ならびにボンディングパッドの配置が前述した実施の形態1で説明したものと異なる。本実施の形態2によるボンディングパッドの形状および配置を図7および図8を用いて説明する。図7はボンディングパッドを拡大して示す要部平面図、図8はボンディングパッドの一部を拡大して示す要部断面図(図7のII−II′線に沿った断面図)である。
図7および図8に示すように、前述した実施の形態1と同様に、1つのボンディングパッドBP2の表面領域は、ワイヤボンディング領域BP2wとプローブ領域BP2pとに分かれている。ただし、前述した実施の形態1とは異なり、ワイヤボンディング領域BP2wの半導体チップの辺に沿った方向の長さ(LB)が、プローブ領域BP2pの半導体チップの辺に沿った方向の長さ(LP)よりも長く形成されており、ボンディングパッドBP2は凸形状を有している。さらに、各ボンディングパッドBP2は半導体チップの辺に沿ってボンディングパッドBP2の長手方向にそれぞれ交互に(千鳥状に)ずれて配置されており、かつ、ワイヤボンディング領域BP2wが半導体チップの辺側、コア領域側、半導体チップの辺側となるように凸形状を交互に反転して配置されている。
半導体チップの辺と交差する方向(長手方向)のボンディングパッドBP2の寸法は、前述した実施の形態1によるボンディングパッドBP1と同じとすることができ、ボンディングパッドBP2の寸法として、例えば長手方向の一辺を120μm、ボンディングパッドBP2の長手方向のワイヤボンディング領域BP2wの寸法は、例えば50μm、ボンディングパッドBP2の長手方向のプローブ領域BP2pの寸法は、例えば62.5μmとすることができる。
また、前述した実施の形態1と同様に、半導体チップ3の辺に沿って千鳥状に配置された隣接するボンディングパッドBP2のピッチ(P2)を、例えば65μm、隣接するボンディングパッドBP2の最小間隔を、例えば5μmとした場合、半導体チップの辺に沿った方向(短手方向)のボンディングパッドBP2の寸法は、ボンディングパッドBP2の寸法として、例えばワイヤボンディング領域BP2wの短手方向の寸法を65μm、プローブ領域BP2pの短手方向の寸法を60μmとすることができる。なお、1つ置きに配置されたボンディングパッドBP2のワイヤボンディング領域BP2wの間の間隔(S2)は、最小間隔である5μmあればよいので、図7に点線で示すように、ワイヤボンディング領域BP2wの短手方向の寸法を上記65μmよりも大きくすることができる。
ボンディングパッドBP2は、前述した実施の形態1と同様に、半導体チップの多層配線層のうちの最上層の配線からなり、多層配線層を覆うようにして形成された保護膜5にそれぞれのボンディングパッドBP2に対応して形成された開口部12により露出している。また、保護膜5の開口部12は、ボンディングパッドBP2上に設けられており、ボンディングパッドBP2の周縁部上には所定の幅で保護膜5が重なり、ボンディングパッドBP2の周縁部は保護膜5に覆われている。
ただし、前述した実施の形態1とは異なり、本実施の形態2によるボンディングパッドBP2では、上記開口部12の形状が長方形状である。従って、ボンディングパッドBP2の周縁部に重なった保護膜5の幅が、ワイヤボンディング領域BP2wとプローブ領域BP2pとで互いに異なっており、ワイヤボンディング領域BP2wでの保護膜5の重なり幅が、プローブ領域BP2pでの保護膜5の重なり幅よりも広くなる。開口部12の寸法として、例えば長手方向の一辺が112.5μm、短手方向の一辺が55μmを例示することができる。前述したボンディングパッドBP2の寸法および開口部12の寸法により、ワイヤボンディング領域BP2wでの保護膜5の重なり幅を5μm、プローブ領域BP2pでの保護膜5の重なり幅を2.5μmとすることができる。また、ボンディングパッドBP2のワイヤボンディング領域BP2wの短手方向の寸法を65μmよりも大きくした場合は、さらにワイヤボンディング領域BP2wでの保護膜5の重なり幅を大きくすることができる。例えばボンディングパッドBP2のワイヤボンディング領域BP2wの短手方向の寸法が125μmの場合は、35μmのワイヤボンディング領域BP2wでの保護膜5の重なり幅が得られることになる。
このように、本実施の形態2によれば、ボンディングパッドBP2を、ワイヤボンディング領域BP2wの半導体チップの辺に沿った長さが、プローブ領域BP2pの半導体チップの辺に沿った長さよりも長く形成された凸形状とし、ボンディングパッドBP2上の保護膜5に形成する開口部12を長方形状とすることにより、ボンディングパッドBP2のワイヤボンディング領域BP2wでの保護膜5の重なり幅を、ボンディングパッドBP2のプローブ領域BP2pでの保護膜5の重なり幅よりも広くすることができる。これにより、ボンディングパッドBP2のプローブ領域BP2pでは、プローブがボンディングパッドBP2の周縁部に乗り上がる保護膜5と接触しない開口部12の広さを確保した上で、ボンディングパッドBP2のワイヤボンディング領域BP2wでは、ボンディングワイヤの先端の金属ボールがボンディングパッドBP2の周縁部に乗り上げても、クラックが保護膜5に入ることを防止できるので、前述した実施の形態1と同様の効果を得ることができる。
さらに、各ボンディングパッドBP2は半導体チップの辺に沿ってボンディングパッドBP2の長手方向にそれぞれ交互に(千鳥状に)ずれて配置されており、かつ、ワイヤボンディング領域BP2wが半導体チップの辺側、コア領域側、半導体チップの辺側となるように凸形状を交互に反転して配置されている。
このような配置にすることにより、それぞれのボンディングパッドBP2のワイヤボンディング領域BP2wの間にプローブ領域BP2pの短手方向の寸法(幅)の約1つ分に相当するスペースが確保される。そして、その確保されたスペースの中でワイヤボンディング領域BP2wの短手方向の寸法を大きくすることができ、それに伴い、保護膜5の重なり幅を大きくすることができるので、クラック耐性をより向上させることができる。
(実施の形態3)
近年、前述の図2に示したように、半導体チップ3が搭載される配線基板2または半導体チップ3を封止する樹脂封止体10を構成する樹脂部材(レジン材)に、環境保護および環境負荷物質の低減の観点からハロゲンフリー部材が使用されるようになってきている。具体的には、電気・電子機器の廃棄物の収集および回収が規定され、さらに、分別回収された廃棄物から除外すべき物質に臭素系難燃剤を含有するプラスチックがWEEE(Waste Electrical and Electronic Equipment)指令によって規定されている。このため、配線基板2または樹脂封止体10を構成する樹脂部材(レジン材)に対して、ハロゲンフリー部材を使用する要求が拡大している。配線基板2に使用するハロゲンフリー部材とは、塩素の含有率が0.09重量%以下で、臭素の含有率が0.09重量%以下であり、かつ、塩素と臭素の総量が0.15重量%以下である材料である。また、樹脂封止体10を構成する樹脂部材(レジン材)に使用するハロゲンフリー部材とは、塩素の含有率が0.09重量%以下で、臭素の含有率が0.09重量%以下であり、かつ、アンチモンの含有率が0.09重量%以下である材料である。つまり、配線基板2および樹脂封止体10を構成する樹脂部材(レジン材)にハロゲンフリー部材を使用した場合は、前述のWEEE指令によって規定されている材料を使用していることになる。
ところが、パッケージ材料に前述のようなハロゲンフリー部材を使用すると、従来のパッケージ材料と比べて、例えば半導体チップの表面と樹脂部材(レジン材)との接着性(密着性)が低下し、パッケージの内部に水分が浸入することによって半導体装置の耐湿性が低下する場合があることが分かった。
以下に説明する本実施の形態3は、保護膜のクラック発生を防止すると共に、ハロゲンフリー部材を用いた場合であっても半導体装置の耐湿性を確保することのできる効果を有するボンディングパッドに関するものである。
本実施の形態3によるボンディングパッドの形状を図9および図10を用いて説明する。図9はボンディングパッドを拡大して示す要部平面図、図10はボンディングパッドの一部を拡大して示す要部断面図(図9のIII−III′線に沿った断面図)である。
図9および図10に示すように、前述した実施の形態1と同様に、各ボンディングパッドBP3は、長方形状を有しており、長手方向に沿って、1つのボンディングパッドBP3の表面領域は、ワイヤボンディング領域BP3wとプローブ領域BP3pとに分けられている。
ボンディングパッドBP3は、例えばアルミニウム膜を主材料とする金属膜からなり、その厚さは、例えば0.85μmである。また、半導体チップ3の辺に沿って配置された隣接するボンディングパッドBP3のピッチ(P3)を、例えば65μmとした場合、ボンディングパッドBP3の寸法として、例えば長手方向の一辺が120μm、短手方向の一辺が60μm、隣接するボンディングパッドBP3の間隔として、例えば5μmを例示することができる。また、ボンディングパッドBP3の長手方向のワイヤボンディング領域BP3wの寸法は、例えば50μm、ボンディングパッドBP3の長手方向のプローブ領域BP3pの寸法は、例えば62.5μmとしている。
ボンディングパッドBP3は、半導体チップの多層配線層のうちの最上層の配線からなり、多層配線層を覆うようにして形成された保護膜13にそれぞれのボンディングパッドBP3に対応して形成された開口部6により露出している。
保護膜13は、例えば第1厚さを有する第1絶縁膜13aと、第1厚さよりも厚い第2厚さを有する第2絶縁膜13bと、第3絶縁膜13cとを積層した構造である。しかし、ボンディングパッドBP3の周縁部では、ボンディングパッドBP3の周縁部を覆うようにして、第1絶縁膜13aと第2絶縁膜13bとの積層膜が形成され、さらにこの積層膜のボンディングパッドBP3上の端部を覆うようにして、第3絶縁膜13cが形成されている。第1絶縁膜13aは、例えばプラズマCVD法により形成された酸化シリコン膜であり、その第1厚さは、例えば0.2μm程度である。第2絶縁膜13bは、例えば高密度プラズマCVD法により形成された酸化シリコン膜であり、その第2厚さは、例えば0.9μm程度である。第2絶縁膜13bの厚さは、これに限定されるものではなく、隣接するボンディングパッドBP3の間を埋めることのできる厚さであればよい。また、第2絶縁膜13bは隣接するボンディングパッドBP3の間を埋め込むことが期待されるため、被覆性の良い絶縁膜が好ましい。第3絶縁膜13cは、例えばプラズマCVD法により形成される窒化シリコン膜であり、その厚さは、例えば0.6μm程度である。第3絶縁膜13cは、外部からの水分の浸入を防止する機能を有している。
隣接するボンディングパッドBP3の間を埋め込むように保護膜13を形成することにより、保護膜13自体の破壊に対する強度が増して、ボンディングパッドBP3のワイヤボンディング領域BP3wでは、このワイヤボンディング領域BP3wにボンディングワイヤの先端の金属ボールを接合する際、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法を採用しても、超音波振動による保護膜13に入るクラックや剥がれ等を抑制することができる。
また、第1絶縁膜13aと第2絶縁膜13bとからなる積層膜を成膜し、ボンディングパッドBP3の周縁部に重なるようにボンディングパッドBP3上の積層膜に開口部6aを形成した後、第3絶縁膜13cを成膜し、上記積層膜の端部を覆うようにボンディングパッドBP3上の第3絶縁膜13cに開口部6を形成することにより、積層膜が完全に第3絶縁膜13cにより覆われるので、半導体チップの耐湿性を向上させることができる。
第1絶縁膜13aと第2絶縁膜13bとからなる積層膜を覆うように第3絶縁膜13cを形成する場合であっても、ワイヤボンディング領域BP3wでは、金属ボールとボンディングパッドBP3との良好な接合を得るために、ワイヤボンディング領域BP3wの面積は広い方が好ましく、また、プローブ領域BP3pでは、プローブをボンディングパッドBP3の周縁部に重なる保護膜13と接触させないために、プローブ領域BP3pの面積は広い方が好ましい。そこで、本実施の形態3では、前述の実施の形態1と同様に、ワイヤボンディング領域BP3wでのボンディングパッドBP3と保護膜13との重なり幅を5μmとし、プローブ領域BP3pでのボンディングパッドBP3と保護膜13との重なり幅を2.5μmとしている。そのため、ワイボンディング領域BP3wでは、例えば保護膜13の下部を構成する第1絶縁膜13aと第2絶縁膜13bとからなる積層膜の重なり幅を2.5μm、保護膜13の上部を構成する第3絶縁膜13cの重なり幅を5μmとし、プローブ領域BP3pでは、例えば保護膜13の下部を構成する第1絶縁膜13aと第2絶縁膜13bとからなる積層膜の重なり幅を1.25μm、保護膜13の上部を構成する第3絶縁膜13cの重なり幅を1.25μmとする。
このように、本実施の形態3によれば、ボンディングパッドBP3のワイボンディング領域BP3wでの保護膜13の重なり幅を、ボンディングパッドBP3のプローブ領域BP3pでの保護膜13の重なり幅よりも広くすることに加えて、隣接するボンディングパッドBP3の間を埋め込むように保護膜13を形成して保護膜13自体の破壊に対する強度を増すことができる。これにより、ボンディングパッドBP3のワイヤボンディング領域BP3wでは、金属ボールがボンディングパッドBP3の周縁部に乗り上げても、前述した実施の形態1よりもさらに保護膜13におけるクラックの発生を抑制することができる。また、開口部6以外の領域を全て、外部からの水分の浸入を防止する機能を有する第3絶縁膜13cで覆うことができるので、前述した実施の形態1よりもさらに水分の浸入を防ぐことができる。これにより、半導体装置にハロゲンフリー部材を使用し、例えば半導体チップの表面と樹脂部材(レジン材)との接着性(密着性)が低下し、水分が浸入してきた場合においても、半導体装置の耐湿性を確保することができる。
なお、本実施の形態3は、前述した実施の形態1によるボンディングパッドBP1および開口部6を変形した一例として説明したが、この変形例は、前述した実施の形態2に示したボンディングパッドBP2および開口部12にも適用することができる。
(実施の形態4)
本実施の形態4は、電源用ボンディングパッドにおいて生じる保護膜のクラックを防止することのできる電源用ボンディングパッドおよび開口部の形状について説明する。
本実施の形態4を説明する前に、本実施の形態4による電源用ボンディングパッドの形状がより明確となると思われるため、これまで本発明者らが検討した電源用ボンディングパッドの形状について図11および図12を用いて簡単に説明する。図11は電源用ボンディングパッドを拡大して示す要部平面図、図12は電源用ボンディングパッドの一部を拡大して示す要部断面図(図11のB−B′線に沿った断面図)である。
図11および図12に示すように、本発明者らが検討した電源用ボンディングパッドVBは四角形状(例えば125μm×120μm)であり、この電源用ボンディングパッドVBの上層には、2つの長方形状の開口部(例えば55μm×115μm)55を有して保護膜56が形成されている。2つの開口部55のそれぞれからワイヤボンディング領域VBwとプローブ領域VBpとに分けられた電源用ボンディングパッドVBの表面領域が露出している。しかしながら、このような形状の電源用ボンディングパッドVBでは、2つの開口部55から露出した2つのワイヤボンディング領域VBwに、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法でボンディングワイヤの先端の金属ボールを接合すると、電源用ボンディングパッドVBの周縁部に保護膜56が重なった領域だけでなく、2つの開口部55の間に位置する保護膜56にもクラック57が発生する場合がある。
本実施の形態4による電源用ボンディングパッドの形状を図13および図14を用いて説明する。図13は電源用のボンディングパッドを拡大して示す要部平面図、図14は電源用ボンディングパッドの一部を拡大して示す要部断面図(図13のIV−IV′線に沿った断面図)である。また、図15には、本実施の形態4による電源用ボンディングパッドの変形例を示す。
図13および図14に示すように、本実施の形態4による電源用ボンディングパッドVBP1は、前述した実施の形態3で説明したボンディングパッドBP3を2つ繋いだ形状とほぼ同じである。ただし、電源用ボンディングパッドVBP1では、一方のプローブ領域BP4pと他方のプローブ領域BP4pとは繋がっているが、一方のワイヤボンディング領域BP4wと他方のワイヤボンディング領域BP4wとは繋がっていない。
すなわち、電源用ボンディングパッドVBP1の上層に、電源用ボンディングパッドVBP1の上面の一部をワイヤボンディング領域BP4wおよびプローブ領域BP4pを跨いで露出させる2つの開口部6を有する保護膜13が形成されており、2つの開口部6のそれぞれから電源用ボンディングパッドVBP1のワイヤボンディング領域BP4wおよびプローブ領域BP4pが露出している。そして、2つの開口部6の間の電源用ボンディングパッドVBP1のワイヤボンディング領域BP4wのみにスリット14が入っている。このスリット14の幅は、例えば5μmである。
例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法を採用して2つのワイヤボンディング領域BP4wにそれぞれ金属ボールを接合した場合、このように、一方のワイヤボンディング領域BP4wと他方のワイヤボンディング領域BP4wとの間にスリット14を設けることにより、超音波振動が保護膜13に及ぼす応力等をスリット14で切断された部分で緩和することができるので、2つの開口部6の間に位置する保護膜13に発生するクラックを防ぐことができる。さらに、前述した実施の形態1と同様に、ワイヤボンディング領域BP4wの電源用ボンディングパッドVBP1の周縁部に重なる保護膜13の幅を、例えば5μmとすることにより、電源用ボンディングパッドVBP1の端部側壁で発生する保護膜13のクラックも防ぐことができる。プローブ領域BP4pの電源用ボンディングパッドVBP1の周縁部に重なる保護膜13の幅は、例えば2.5μmとすることにより、プローブによる電源用ボンディングパッドVBP1上の保護膜13の破壊を防止することができる。
本実施の形態4による電源用ボンディングパッドの変形例を図15に示す。図15は、電源用のボンディングパッドの一部を拡大して示す要部断面図である。
前述の図14に示した電源用ボンディングパッドVBP1では、その上に第1絶縁膜13aおよび第2絶縁膜13bを順次堆積して2層膜を形成し、この2層膜に一旦開口部6aを形成した後、2層膜上に第3絶縁膜13cを形成し、2層膜を完全に覆って第3絶縁膜13cに開口部6を形成する。これに対して、図15に示す電源用ボンディングパッドVBP2では、その上に第1絶縁膜13a、第2絶縁膜13b、および第3絶縁膜13cを順次堆積して3層膜を形成した後、この3層膜に開口部6を形成する。電源用ボンディングパッドVBP2の構造を採用することによって、電源用ボンディングパッドVBP1を製造する場合よりも、製造工程数を減らすことができる。
このように、本実施の形態4によれば、電源用ボンディングパッドVBP1のワイヤボンディング領域BP4wにおいて、電源用ボンディングパッドVBP1の周縁部に重なる幅を、ボンディングワイヤの先端の金属ボールが電源用ボンディングパッドVBP1の周縁部に乗り上げてもクラックが保護膜13に入らない幅とし、さらに、2つのワイヤボンディング領域BP4wの間にスリット14を設けたことにより、電源用ボンディングパッドVBP1においても、2つの開口部6の間の保護膜13におけるクラックの発生を抑制することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、ワイヤボンディング接続またはフリップチップ接続等に用いられるボンディングパッドを有する半導体チップを搭載する半導体装置に適用することができる。
1 半導体装置
2 配線基板
2x 主面
2y 裏面
3 半導体チップ
3a パッド領域
3b コア領域
4 半田ボール
5 保護膜
5a 酸化シリコン膜
5b 窒化シリコン膜
6,6a 開口部
7 ボンディングリード
8 裏面電極パッド
9B バンプ
9W ボンディングワイヤ
10 樹脂封止体
11 反射防止膜
12 開口部
13 保護膜
13a 第1絶縁膜
13b 第2絶縁膜
13c 第3絶縁膜
14 スリット
51 保護膜
51a 酸化シリコン膜
51b 窒化シリコン膜
52 窒化チタン膜
53 クラック
54 金属ボール
55 開口部
56 保護膜
57 クラック
B1 ボンディングパッド
B1p プローブ領域
B1w ワイヤボンディング領域
BP1,BP2,BP3 ボンディングパッド
BP1p,BP2p,BP3p,BP4p プローブ領域
BP1w,BP2w,BP3w,BP4w ワイヤボンディング領域
VB 電源用ボンディングパッド
VBp プローブ領域
VBw ワイヤボンディング領域
VBP1,VBP2 電源用ボンディングパッド

Claims (18)

  1. ボンディング領域とプローブ領域とが区分された長方形状の複数のボンディングパッドが配置された主面と、前記主面とは反対側の裏面と、を有する四角形の半導体チップを搭載する半導体装置であって、
    前記半導体チップは、前記ボンディングパッドの上層に保護膜を有し、
    前記保護膜は、前記ボンディングパッドの周縁部を覆い、前記ボンディングパッドの上面が露出するように開口されており、
    前記ボンディング領域における前記ボンディングパッドの周縁部と前記保護膜との重なり幅が、前記プローブ領域における前記ボンディングパッドの周縁部と前記保護膜との重なり幅よりも広く、
    前記保護膜が開口された部分の形状が凸形状であることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    複数のボンディングリードが形成された主面と、前記主面とは反対側の裏面と、を有する配線基板と、
    前記半導体チップの前記主面に、前記半導体チップの各辺に沿って前記複数のボンディングパッドが配置されたパッド領域と、前記パッド領域の内側に集積回路が形成されたコア領域と、をさらに有し、
    前記配線基板の前記主面と前記半導体チップの前記裏面とを対向させて、前記配線基板の前記主面上に前記半導体チップが搭載され、前記ボンディングパッドと前記ボンディングリードとは、ボンディングワイヤにより電気的に接続されており、
    前記ボンディング領域は、前記プローブ領域よりも前記半導体チップの辺に近くなるように、前記ボンディングパッドが配置されていることを特徴とする半導体装置。
  3. 請求項2記載の半導体装置において、
    前記ボンディングワイヤは、熱圧着に超音波振動を併用したボンディング法により、前記ボンディングパッドにそれぞれ電気的に接続されていることを特徴とする半導体装置。
  4. 請求項3記載の半導体装置において、
    前記ボンディングワイヤは金線であり、前記ボンディングパッドはアルミニウム膜を主材料とする金属膜であることを特徴とする半導体装置。
  5. 請求項4記載の半導体装置において、
    隣接する前記ボンディングパッドの間は前記保護膜により埋め込まれていることを特徴とする半導体装置。
  6. 請求項5記載の半導体装置において、
    前記保護膜は複数の絶縁膜を成膜した積層膜からなり、最上層の絶縁膜は、窒化シリコン膜であることを特徴とする半導体装置。
  7. 請求項6記載の半導体装置において、
    前記ボンディング領域における前記ボンディングパッドの周縁部と前記保護膜との重なり幅は2.5μmよりも広いことを特徴とする半導体装置。
  8. 請求項7記載の半導体装置において、
    前記ボンディング領域における前記ボンディングパッドの周縁部と前記保護膜との重なり幅は5μm、前記プローブ領域における前記ボンディングパッドの周縁部と前記保護膜との重なり幅は2.5μmであることを特徴とする半導体装置。
  9. 請求項8記載の半導体装置において、
    前記保護膜は、第1厚さを有する第1絶縁膜、前記第1絶縁膜上に前記第1厚さよりも厚い第2厚さを有する第2絶縁膜、および前記第2絶縁膜の上に最上層の第3絶縁膜により構成されており、
    前記ボンディングパッドの周縁部は、前記第1絶縁膜および前記第2絶縁膜からなる積層膜で覆われており、さらに前記ボンディングパッド上の前記第1絶縁膜および前記第2絶縁膜の端部を前記第3絶縁膜が覆っていることを特徴とする半導体装置。
  10. 請求項9記載の半導体装置において、
    前記ボンディングパッドと前記第3絶縁膜との重なり幅は2.5μmであることを特徴とする半導体装置。
  11. 請求項10記載の半導体装置において、
    前記半導体チップ、前記ボンディングワイヤ、および前記配線基板の前記主面の一部は、絶縁性樹脂からなる樹脂封止体により封止されていることを特徴とする半導体装置。
  12. 請求項11記載の半導体装置において、
    前記配線基板および前記樹脂封止体を構成する樹脂部材は、ハロゲンフリー部材であることを特徴とする半導体装置。
  13. 請求項12記載の半導体装置において、
    前記配線基板の前記裏面には、半田ボールが備えられていることを特徴とする半導体装置。
  14. 請求項1記載の半導体装置において、
    複数のボンディングリードが形成された主面を有する配線基板と、
    前記半導体チップの前記主面に、前記半導体チップの各辺に沿って前記複数のボンディングパッドが配置されたパッド領域と、前記パッド領域の内側に集積回路が形成されたコア領域と、をさらに有し、
    前記配線基板の前記主面と前記半導体チップの前記主面とを対向させて、前記配線基板の前記主面上に前記半導体チップが搭載され、前記ボンディングパッドと前記ボンディングリードとは、バンプにより電気的に接続されており、
    前記プローブ領域は、前記ボンディング領域よりも前記半導体チップの辺に近くなるように、前記ボンディングパッドが配置されていることを特徴とする半導体装置。
  15. 請求項14記載の半導体装置において、
    前記集積回路は、CPU、DSP、RAM、PLL、およびDLLを含むことを特徴とする半導体装置。
  16. ボンディング領域とプローブ領域とが区分された凸形状の複数のボンディングパッドが配置された主面と、前記主面とは反対側の裏面と、を有する四角形の半導体チップを搭載する半導体装置であって、
    前記半導体チップは、前記ボンディングパッドの上層に保護膜を有し、
    前記保護膜は、前記ボンディングパッドの周縁部を覆い、前記ボンディングパッドの上面が露出するように開口されており、
    前記ボンディング領域における前記ボンディングパッドの周縁部と前記保護膜との重なり幅が、前記プローブ領域における前記ボンディングパッドの周縁部と前記保護膜との重なり幅よりも広く、
    前記複数のボンディングパッドのそれぞれは、前記半導体チップの辺に沿って前記ボンディングパッドの長手方向にそれぞれ交互にずらされ、かつ、前記凸形状が交互に反転するように配置されていることを特徴とする半導体装置。
  17. 請求項16記載の半導体装置において、
    前記保護膜が開口された部分の形状は長方形状であることを特徴とする半導体装置。
  18. ボンディング領域とプローブ領域とを区分した四角形状の電源用ボンディングパッドを有する半導体チップを搭載する半導体装置であって、
    前記電源用ボンディングパッドの上層に、前記電源用ボンディングパッドの上面の一部を前記ボンディング領域および前記プローブ領域を跨いで露出させる2つの開口部を有する保護膜が形成され、前記2つの開口部のそれぞれから前記電源用ボンディングパッドの前記ボンディング領域および前記プローブ領域が露出し、前記2つの開口部の間の前記電源用ボンディングパッドの前記ボンディング領域のみにスリットが入っており、
    前記電源用ボンディングパッドの周縁部を覆って前記保護膜が形成されており、前記ボンディング領域における前記電源用ボンディングパッドの周縁部と前記保護膜との重なり幅が、前記プローブ領域における前記電源用ボンディングパッドの周縁部と前記保護膜との重なり幅よりも広いことを特徴とする半導体装置。
JP2012271050A 2012-12-12 2012-12-12 半導体装置 Active JP5331934B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012271050A JP5331934B2 (ja) 2012-12-12 2012-12-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012271050A JP5331934B2 (ja) 2012-12-12 2012-12-12 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009121857A Division JP5160498B2 (ja) 2009-05-20 2009-05-20 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013156482A Division JP5732493B2 (ja) 2013-07-29 2013-07-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2013058804A JP2013058804A (ja) 2013-03-28
JP5331934B2 true JP5331934B2 (ja) 2013-10-30

Family

ID=48134326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012271050A Active JP5331934B2 (ja) 2012-12-12 2012-12-12 半導体装置

Country Status (1)

Country Link
JP (1) JP5331934B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7143879B2 (ja) 2017-07-17 2022-09-29 株式会社村田製作所 分布型rc終端器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220034A (ja) * 1988-07-07 1990-01-23 Matsushita Electron Corp 半導体装置
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JP4803966B2 (ja) * 2004-03-31 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2009218264A (ja) * 2008-03-07 2009-09-24 Elpida Memory Inc 半導体装置
JP5443827B2 (ja) * 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7143879B2 (ja) 2017-07-17 2022-09-29 株式会社村田製作所 分布型rc終端器

Also Published As

Publication number Publication date
JP2013058804A (ja) 2013-03-28

Similar Documents

Publication Publication Date Title
JP5160498B2 (ja) 半導体装置
US9589921B2 (en) Semiconductor device
US9362187B2 (en) Chip package having terminal pads of different form factors
JP3999720B2 (ja) 半導体装置およびその製造方法
JP2009246218A (ja) 半導体装置の製造方法および半導体装置
JPH09330934A (ja) 半導体装置及びその製造方法
JP2006210438A (ja) 半導体装置およびその製造方法
JP5732493B2 (ja) 半導体装置
US20080258306A1 (en) Semiconductor Device and Method for Fabricating the Same
JP2011222738A (ja) 半導体装置の製造方法
US20040012078A1 (en) Folded tape area array package with one metal layer
EP1909323A2 (en) Semiconductor device and method for manufacturing the same
JP3559554B2 (ja) 半導体装置およびその製造方法
JP2010186916A (ja) 半導体装置の製造方法
JP2007103733A (ja) 基板およびそれを用いた半導体装置
JP5331934B2 (ja) 半導体装置
TWI642159B (zh) 封裝結構
JP4498336B2 (ja) 半導体装置および半導体装置の製造方法
JP2010093106A (ja) 半導体装置およびその製造方法
JP3923944B2 (ja) 半導体装置
KR100968008B1 (ko) 반도체장치 및 그 제조방법
JP2004296464A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5331934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350