TWI642159B - 封裝結構 - Google Patents

Abstract

一種封裝結構，包括：基底、金屬墊、第一聚合物層、第二聚合物層、重分佈層以及第三聚合物層。金屬墊位於基底上。第一聚合物層位於基底上。第一聚合物層具有第一開口。第一開口暴露出所述金屬墊的部分頂面。第二聚合物層位於第一聚合物層上。第二聚合物層具有第二開口。第二開口暴露出金屬墊的部分頂面以及第一聚合物層的第一頂面。重分佈層覆蓋金屬墊的部分頂面上，並延伸至第一聚合物層的部分第一頂面上以及第二聚合物層上。第三聚合物層位於重分佈層上。

Description

封裝結構

本發明是有關於一種半導體結構，且特別是有關於一種封裝結構。

近年來，由於各種電子構件(例如電晶體、二極體、電阻器、電容器等)的積集度不斷提升，半導體工業因而快速成長。這種積集度的提升，大多是因為最小特徵尺寸的持續縮小，使得更多的構件整合在一特定的區域中。

相較於先前的封裝結構，這些尺寸較小的電子構件具有較小的面積，因而需要較小的封裝結構。舉例來說，半導體晶片或晶粒具有越來越多的輸入/輸出(I/O)焊墊，重分佈層(redistribution layer，RDL)可將半導體晶片或晶粒的原始I/O焊墊的位置重新佈局於半導體晶片或晶粒的周圍。然後，藉由打線接合或是覆晶接合的方式，將RDL焊墊與導線架(leadframe)或是線路板電性連接。

一般而言，在進行RDL製程後，原始輸入/輸出(I/O)墊會外露於聚醯亞胺層，以便進行晶片探針測試(chip probing， CP)，以下稱為測試焊墊。但所述測試焊墊在經過RDL製程後，其開口會縮小，進而影響RDL後的晶片探針測試良率。

本發明提供一種封裝結構，其可增加測試焊墊的平坦部的寬度，以提升晶片探針測試良率。

本發明提供一種封裝結構，包括：基底、金屬墊、第一聚合物層、第二聚合物層以及重分佈層。金屬墊位於基底上。第一聚合物層位於基底上。第一聚合物層具有第一開口。第一開口暴露出所述金屬墊的部分頂面。第二聚合物層位於第一聚合物層上。第二聚合物層具有第二開口。第二開口暴露出金屬墊的部分頂面以及第一聚合物層的第一頂面。重分佈層覆蓋金屬墊的部分頂面上，並延伸至第一聚合物層的部分第一頂面上以及第二聚合物層上。

在本發明的一實施例中，所述封裝結構更包括鈍化層，位於所述基底與所述第一聚合物層之間。

在本發明的一實施例中，所述封裝結構更包括第三聚合物層位於重分佈層上。第三聚合物層具有第三開口。第三開口暴露出重分佈層的部分頂面。

在本發明的一實施例中，所述第二開口大於所述第一開口。

在本發明的一實施例中，所述重分佈層直接接觸所述第 一聚合物層的所述部分第一頂面。

在本發明的一實施例中，所述重分佈層包括對應於所述金屬墊的測試焊墊。所述測試焊墊包括平坦部與延伸部。平坦部位於所述第一開口的底面。延伸部從所述平坦部的一側延伸至所述第一開口的側壁與所述第一聚合物層的所述部分第一頂面。

在本發明的一實施例中，所述延伸部的底面與側壁之間的夾角介於10度至90度之間。

在本發明的一實施例中，所述平坦部的寬度介於15微米至70微米之間。

在本發明的一實施例中，所述延伸部的數量為兩個，所述兩個延伸部從所述平坦部的兩側分別延伸至所述第一開口的所述兩側壁與所述第一聚合物層的所述部分第一頂面。

在本發明的一實施例中，所述基底具有第一區與第二區。金屬墊位於第一區的基底上。第一聚合物層、第二聚合物層以及重分佈層依序位於第一區與第二區的基底上。重分佈層自金屬墊的部分頂面上延伸至第一聚合物層的部分第一頂面上以及第二區的第二聚合物層上。

在本發明的一實施例中，所述封裝結構更包括第三聚合物層位於重分佈層上。第三聚合物層具有第三開口與第四開口。第三開口暴露出第一區的重分佈層的部分頂面。第四開口暴露出第二區的重分佈層的部分頂面。

在本發明的一實施例中，所述第三開口對應於所述金屬 墊，以進行晶片探針測試。

在本發明的一實施例中，所述封裝結構更包括熔絲結構位於所述第一區與所述第二區之間的所述基底中。

基於上述，本發明藉由減少測試焊墊的延伸部下方的聚合物層的厚度，以增加測試焊墊的平坦部的寬度。相較於習知的晶片探針測試區域，本發明具有較大的晶片探針測試區域，其可增加下針時的操作裕度，並進而提升晶片探針測試良率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧基底

102‧‧‧金屬墊

102a‧‧‧頂面

104‧‧‧鈍化層

106‧‧‧第一聚合物層

106a、106b、106c‧‧‧頂面

108‧‧‧第二聚合物層

109、109’‧‧‧測試焊墊

109a‧‧‧平坦部

109b‧‧‧延伸部

109c‧‧‧突出部

110‧‧‧重分佈層

111‧‧‧RDL焊墊

112‧‧‧第三聚合物層

113‧‧‧跡線

114‧‧‧熔絲結構

120‧‧‧密封環

A、B、C、D‧‧‧寬度

O1‧‧‧第一開口

O2‧‧‧第二開口

O3‧‧‧第三開口

O4‧‧‧第四開口

O5‧‧‧第五開口

R1‧‧‧第一區

R2‧‧‧第二區

T‧‧‧厚度

Θ‧‧‧夾角

圖1是依照本發明的一實施例的一種封裝結構的上視圖。

圖2A是依照本發明的第一實施例的一種封裝結構的第三聚合物層的平面圖。

圖2B是圖2A的剖面示意圖。

圖2C是圖2B的封裝結構的部分放大圖。

圖3A是依照本發明的第二實施例的一種封裝結構的第一聚合物層的平面圖。

圖3B是圖3A的剖面示意圖。

圖4是依照本發明的第三實施例的一種封裝結構的剖面示意圖。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。

圖1是依照本發明的一實施例的一種封裝結構的上視圖。為圖面清楚起見，在圖1中僅繪示出基底、測試焊墊、RDL焊墊以及跡線。

請參照圖1，測試焊墊109可藉由跡線(trace)113與RDL焊墊111電性連接。在一實施例中，由圖1可知，測試焊墊109可位於基底100(或整個封裝結構)的中心，而RDL焊墊111則位於基底100的兩側。但本發明不以此為限，在其他實施例中，測試焊墊109亦可位於基底100的兩側或一側。只要具有測試焊墊109的區域(例如圖2B的第一區R1)與具有RDL焊墊111的區域(例如圖2B的第二區R2)相距一距離，即為本發明的範疇。在一些實施例中，測試焊墊109(或RDL焊墊111)與跡線113可位於相同層。在替代實施例中，測試焊墊109(或RDL焊墊111)與跡線113可位於不同層。

圖2A是依照本發明的第一實施例的一種封裝結構的第三聚合物層的平面圖。圖2B是圖2A的剖面示意圖。圖2C是圖2B的封裝結構的部分放大圖。

請參照圖2A與圖2B，第一實施例的封裝結構包括：基底100、金屬墊102、鈍化層104、第一聚合物層106、第二聚合物層108、重分佈層110以及第三聚合物層112。在本實施例中，所述封裝結構可以是一種封裝的半導體晶片，其可藉由凸塊或是打線以與其他基板、晶片等接合。

詳細地說，基底100具有第一區R1與第二區R2。第一區R1與第二區R2相距一距離，所述距離可依設計需求來調整。在一實施例中，第一區R1具有測試焊墊109，其可用以進行晶片探針測試(CP)。在另一實施例中，第二區R2具有RDL焊墊111，其可藉由打線接合或是覆晶接合的方式電性連接至外部構件(例如是導線架或是其他線路板等)。第一區R1的測試焊墊109藉由跡線(trace)113與第二區R2的RDL焊墊111電性連接。在一實施例中，基底100包括半導體材料、絕緣體材料、導體材料或上述材料的任意組合，且基底100包括單層結構或多層結構。舉例來說，基底100可由選自於Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所組成的族群中的至少一種半導體材料形成。此外，也可使用絕緣體上矽(silicon on insulator，SOI)基底。基底100可由多層材料組成，例如Si/SiGe、Si/SiC。但基底100的材料並不以此為限。在一實施例中，基底100可具有半導體元件於其中，例如邏輯元件、記憶元件或其組合。

金屬墊102位於第一區R1的基底100上。金屬墊102的材料包括金屬材料。所述金屬材料可例如是銅、鋁、金、銀、鎳、 鈀或其組合。雖然圖2A與圖2B中僅繪示一個金屬墊102，但本發明不限於此。在其他實施例中，金屬墊102的數量可依需求來調整。在一實施例中，金屬墊102可與基底100中的半導體元件(未繪示)電性連接。

鈍化層104與第一聚合物層106依序形成於第一區R1與第二區R2的基底100上，使得鈍化層104位於基底100與第一聚合物層106之間。鈍化層104的材料包括氮化矽，其厚度可介於3微米(μm)至10μm之間。第一聚合物層106的材料包括聚醯亞胺(polyimide，PI)、苯並環丁烯(benzocyclobutene，BCB)、聚苯並噁唑(polybenzooxazole，PBO)或任何其他適合的材料。第一聚合物層106的厚度可介於3μm至10μm之間。在一實施例中，第一聚合物層106可保護基底100或是鈍化層104的表面並降低基底100或是鈍化層104的應力。

第一聚合物層106具有第一開口O1。第一開口O1暴露出金屬墊102的部分頂面102a。在一實施例中，經暴露的金屬墊102的部分頂面102a的寬度A可介於30μm至100μm之間。

第二聚合物層108位於第一聚合物層106上。第二聚合物層108具有第二開口O2。第二開口O2暴露出金屬墊102的部分頂面102a以及第一聚合物層106的頂面106a、106b、106c。在一實施例中，第二開口O2大於第一開口O1。如圖2B所示，第二開口O2位於第一開口O1上且第二開口O2與第一開口O1連通，以形成一上寬下窄的開口。所述上寬下窄的開口的側壁為階梯狀 側壁。在一實施例中，第二聚合物層108的材料包括聚醯亞胺、苯並環丁烯、聚苯並噁唑或任何其他適合的材料。第二聚合物層108的厚度可介於3μm至10μm之間。在一實施例中，第二聚合物層108可使得其下方的導電層(如圖4的熔絲結構114)與後續形成的重分佈層110電性絕緣，以避免電性短路。在替代實施例中，第二聚合物層108可用以當作緩衝層(buffer layer)，以增加第一聚合物層106與後續形成的重分佈層110的附著力。

重分佈層110覆蓋金屬墊102的部分頂面102a上，並延伸至第一聚合物層106的部分頂面106a、106b上以及第二聚合物層108上。換言之，重分佈層110共形地形成在所述階梯狀側壁上，並延伸至第二區R2。在一實施例中，重分佈層110直接接觸金屬墊102的部分頂面102a，且直接接觸第一聚合物層106的一部分頂面106a、106b，而未接觸第一聚合物層106的另一部分頂面106c。如圖2B所示，對應於金屬墊102的部分重分佈層110可視為測試焊墊109；外露於後續形成的第四開口O4的部分重分佈層110可視為RDL焊墊111；測試焊墊109與RDL焊墊111之間的部分重分佈層110可視為跡線113。跡線113自第一區R1延伸至第二區R2，以電性連接第一區R1的測試焊墊109與第二區R2的RDL焊墊111。因此，本實施例可藉由跡線113將第一區R1的測試焊墊109重新配置到第二區R2的RDL焊墊111，再藉由打線接合或是覆晶接合的方式，將RDL焊墊111電性連接至外部構件(例如是導線架或是其他線路板等)。在一實施例中，重 分佈層110可包括金屬材料。所述金屬材料可例如是銅、鋁、金、銀、鎳、鈀或其組合。

第三聚合物層112位於重分佈層110上，且覆蓋重分佈層110與第二聚合物層108的側壁。第三聚合物層112具有第三開口O3與第四開口O4。第三開口O3對應於金屬墊102且暴露出第一區R1的測試焊墊109的頂面。第四開口O4暴露出第二區R2的RDL焊墊111的頂面。在一實施例中，第三聚合物層112的材料包括聚醯亞胺、苯並環丁烯、聚苯並噁唑或任何其他適合的材料。第三聚合物層112的厚度可介於3μm至10μm之間。在一些實施例中，第一聚合物層106、第二聚合物層108以及第三聚合物層112的材料可彼此不同。在替代實施例中，第一聚合物層106、第二聚合物層108以及第三聚合物層112的材料可以相同。在一實施例中，第三開口O3的寬度C可介於35μm至150μm之間；第四開口O4的寬度D可介於30μm至150μm之間。另外，第一實施例的封裝結構更包括密封環(seal ring)120，其配置在基底100的側壁。

請參照圖2C，測試焊墊109(部分重分佈層110)包括平坦部109a與兩個延伸部109b。平坦部109a位於第一開口O1的底面。兩個延伸部109b之一者從平坦部109a的一側延伸至第一開口O1的一側壁、第一聚合物層106的部分頂面106a以及第二聚合物層108的側壁與頂面。另一方面，兩個延伸部109b之另一者從平坦部109a的另一側延伸至第一開口O1的另一側壁與第 一聚合物層106的部分頂面106b，且未延伸至第一聚合物層106的部分頂面106c。兩個延伸部109b之另一者與第二開口O2(或第二聚合物層108)之間具有一空隙，使得第三聚合物層112可填入所述空隙中。也就是說，部分第三聚合物層112位於兩個延伸部109b之另一者與第二聚合物層108之間。但本發明不以此為限，在替代實施例中，測試焊墊109’(如圖4所示)亦可具有單側的延伸部109b。單側的延伸部109b連接平坦部109a的一側，並延伸至第二區R2的第二聚合物層108上。

值得注意的是，如圖2B與圖2C所示，本實施例可省略延伸部109b下方的第二聚合物層108，其使得延伸部109b下方的鈍化層104與第一聚合物層106的總和厚度T介於6μm至15μm之間，並使得延伸部109b的底面與側壁之間的夾角Θ介於10度至90度之間。另外，延伸部109b直接接觸第一聚合物層106的側壁與部分頂面106a、106b，其可增加平坦部109a與金屬墊102之間的接觸面積。所述接觸面積可視為晶片探針測試區域，也就是說，在所述區域中進行晶片探針測試，其不會因為接觸不良而導致測試失敗。因此，相較於習知的晶片探針測試區域，本發明具有較大的晶片探針測試區域，其可增加下針時的操作裕度，進而提升晶片探針測試良率。在一實施例中，平坦部109a的寬度B(亦即晶片探針測試區域)可介於15μm至90μm之間。在替代實施例中，平坦部109a的寬度B與金屬墊102的寬度A之間的比值(亦即B/A)介於15：30至90：100之間。

圖3A是依照本發明的第二實施例的一種封裝結構的第一聚合物層的平面圖。圖3B是圖3A的剖面示意圖。

請參照圖3A與圖3B，基本上第二實施例的封裝結構與第一實施例的封裝結構相似，其不同之處在於：第二實施例的封裝結構包括熔絲結構114。熔絲結構114位於第一區R1與第二區R2之間的基底100中。具體來說，如圖3B所示，鈍化層104與第一聚合物層106中具有第五開口O5。第五開口O5對應熔絲結構114且暴露出熔絲結構114的表面。而後續形成的第二聚合物層108填入第五開口O5中，以與熔絲結構114接觸。在一實施例中，第二聚合物層108可電性絕緣熔絲結構114(或是其他導電層)與跡線113(亦即部分重分佈層110)，以避免電性短路。在一實施例中，熔絲結構114可用以進行熔絲修復(fuse repair)。舉例來說，當基底100中具有記憶元件時(以下稱為記憶體晶片)，記憶體晶片通常包括預設的過量記憶胞(pre-designed excess memory cells)。對所述記憶體晶片進行晶片探針測試時，可量測出可用的(functional)記憶胞以及有缺陷的(defective)記憶胞。因此，可利用雷射燒熔所述記憶體晶片中的熔絲結構，來分隔可用的記憶胞以及有缺陷的記憶胞，並以過量的記憶胞取代有缺陷的記憶胞。如此一來，所述記憶體晶片便可維持預設的可用的記憶胞數量。

圖4是依照本發明的第三實施例的一種封裝結構的剖面示意圖。

請參照圖4，基本上第三實施例的封裝結構與第二實施例的封裝結構相似，其不同之處在於：第三實施例的封裝結構的測試焊墊109’只具有單側的延伸部109b。也就是說，延伸部109b從平坦部109a的一側延伸至第一聚合物層106的側壁與部分頂面106a以及第二聚合物層108的側壁與頂面。突出部109c可視為平坦部109a的一部分，其從平坦部109a的另一側延伸至第三聚合物層112與鈍化層104之間。突出部109c與第一聚合物層106之間具有一空隙，使得第三聚合物層112填入所述空隙中。在本實施例中，測試焊墊109’可位於封裝結構(或晶片)的邊緣部分，因此，測試焊墊109’不具有另一個延伸部。從圖4可知，靠近突出部109c(亦即封裝結構的邊緣部分)的一側不具有第二聚合物層108。在一實施例中，延伸部109b具有相對於平坦部109a的頂面或底面之傾斜的側壁；而突出部109c的頂面則與平坦部109a的頂面實質上共平面。

綜上所述，本發明藉由減少測試焊墊的延伸部下方的聚合物層的厚度，以增加測試焊墊的平坦部的寬度。相較於習知的晶片探針測試區域，本發明具有較大的晶片探針測試區域，其可增加下針時的操作裕度，並進而提升晶片探針測試良率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (13)

1. 一種封裝結構，包括：基底；金屬墊，位於所述基底上；第一聚合物層，位於所述基底上，所述第一聚合物層具有第一開口，所述第一開口暴露出所述金屬墊的部分頂面；第二聚合物層，位於所述第一聚合物層上，所述第二聚合物層具有第二開口，所述第二開口暴露出所述金屬墊的所述部分頂面以及所述第一聚合物層的第一頂面；以及重分佈層，覆蓋所述金屬墊的所述部分頂面上，並沿著所述第一開口的側壁、所述第一聚合物層的部分第一頂面上以及所述第二開口的側壁，進而覆蓋至所述第二聚合物層的頂面上。
2. 如申請專利範圍第1項所述的封裝結構，更包括鈍化層，位於所述基底與所述第一聚合物層之間。
3. 如申請專利範圍第1項所述的封裝結構，更包括第三聚合物層，位於所述重分佈層上，所述第三聚合物層具有第三開口，所述第三開口暴露出所述重分佈層的部分頂面。
4. 如申請專利範圍第1項所述的封裝結構，其中所述第二開口大於所述第一開口。
5. 如申請專利範圍第1項所述的封裝結構，其中所述重分佈層直接接觸所述第一聚合物層的所述部分第一頂面。
6. 如申請專利範圍第1項所述的封裝結構，其中所述重分佈層包括對應於所述金屬墊的測試焊墊，所述測試焊墊包括：平坦部，位於所述第一開口的底面；以及延伸部，從所述平坦部的一側延伸至所述第一開口的所述側壁與所述第一聚合物層的所述部分第一頂面。
7. 如申請專利範圍第6項所述的封裝結構，其中所述延伸部的底面與側壁之間的夾角介於10度至90度之間。
8. 如申請專利範圍第6項所述的封裝結構，其中所述平坦部的寬度介於15微米至70微米之間。
9. 如申請專利範圍第6項所述的封裝結構，其中所述延伸部的數量為兩個，兩個延伸部從所述平坦部的兩側分別延伸至所述第一開口的兩側壁與所述第一聚合物層的所述部分第一頂面。
10. 如申請專利範圍第6項所述的封裝結構，其中所述基底具有第一區與第二區，所述金屬墊位於所述第一區的所述基底上，所述第一聚合物層、所述第二聚合物層以及所述重分佈層依序位於所述第一區與所述第二區的所述基底上，所述重分佈層自所述金屬墊的所述部分頂面上延伸至所述第一聚合物層的所述部分第一頂面上以及所述第二區的所述第二聚合物層上。
11. 如申請專利範圍第10項所述的封裝結構，更包括第三聚合物層位於所述重分佈層上，所述第三聚合物層具有第三開口與第四開口，所述第三開口暴露出所述第一區的所述重分佈層的 部分頂面，所述第四開口暴露出所述第二區的所述重分佈層的部分頂面。
12. 如申請專利範圍第11項所述的封裝結構，其中所述第三開口對應於所述金屬墊，以進行晶片探針測試。
13. 如申請專利範圍第10項所述的封裝結構，更包括熔絲結構位於所述第一區與所述第二區之間的所述基底中。