JPH0220034A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0220034A
JPH0220034A JP63170341A JP17034188A JPH0220034A JP H0220034 A JPH0220034 A JP H0220034A JP 63170341 A JP63170341 A JP 63170341A JP 17034188 A JP17034188 A JP 17034188A JP H0220034 A JPH0220034 A JP H0220034A
Authority
JP
Japan
Prior art keywords
bonding
side direction
long side
semiconductor device
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63170341A
Other languages
English (en)
Inventor
Shinichi Oki
伸一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63170341A priority Critical patent/JPH0220034A/ja
Publication of JPH0220034A publication Critical patent/JPH0220034A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は、半導体基板上に半導体集積回路の入出力端
子用のボンディングパッドを有する半導体装置に関する
ものである。
〔従来の技術］ 従来の半導体装置の入出力端子用のボンディングパッド
は、−辺が１００ミクロン程度の正方形の形状に形成さ
れている。半導体装置は、ボンディングパッドを通じて
電気的信号の入出力を行っている。
従来の半導体装置を第４図ないし第６図に基づいて説明
する。
この半導体装置は、第４図に示すように、半導体基板１
１の表面上に半導体集積回路（図示せず）の入出力端子
用の複数のボンディングパッド１２が形成されている。
ボンディングパッド１２の形状は、前述したように一辺
が１００ミクロン程度の正方形としている。また、ボン
ディングパッド１２は、半導体基板１１の表面上に、ア
ルミニウム等の配線材料を蒸着することにより形成され
ている。１３は半導体基板１１のポンディングバンドＩ
２を除いた表面全域に形成された表面保護膜を示してい
る。
この半導体装置は、半導体装置が製品企画通りに正常動
作を行うかの電気的な機能検査が行われる。このとき、
第５図に示すように、外部測定器（図示せず）に接続さ
れたプローブ針１４をボンディングパッド１２に接触さ
せて機能検査を行う。
この機能検査の後、第６図に示すように、ボンディング
パッド１２にボンディングワイヤ１５を圧着する。そし
て、ボンディングワイヤ１５を介しボンディングパッド
１２とリードフレーム（図示せず）上のリード（図示せ
ず）とを接続して半導体装置を実装している。
〔発明が解決しようとする課題〕
従来の半導体装置は、ボンディングパッド１２にプロー
ブ針１４を接触させて電気的な機能試験を行った場合に
、ボンディング配線材料であるアルミニウムがプローブ
針１４により削られる。ボンディングパッド１２は、前
述したように、−辺が１００ミクロン程度の小さな正方
形の形状をしているため、このようなプローブ針１４の
接触が数回繰り返されると、ボンデイングパット１２部
分のアルミニウムがほとんどなくなり、ついにはプロー
ブ針１４を接触させても電気的な導通が得られなくなる
という問題があった。
また、ボンディングパッド１２のボンディング配線材料
が削れて少なくなると、ボンディングワイヤ１５を圧着
できなかったり、圧着強度が弱くなり半導体装置の実装
時の信頼性が低下するという問題があった。
したがって、この発明の目的は、電気的な機能検査時の
導通不良を防止し、ボンディングワイヤの圧着強度を高
くして、半導体装置の実装時の信顛性を向上させること
のできる半導体装置を提供することである。
（課題を解決するための手段〕 この発明の半導体装置は、半導体基板表面上に形成され
る入出力端子用の複数のボンディングバンドの寸法を、
その短辺方向の寸法より長辺方向の寸法が十分大きい形
状とするとともに、前記複数のボンディングパッドの長
辺方向を同一方向に揃えて形成したことを特徴としてい
る。
〔作　用〕
この発明の構成によれば、ボンディングパッドの長辺方
向の寸法を短辺方向の寸法より十分大きな寸法とし、複
数のボンディングパッドの長辺方向を同一方向に揃えて
形成したので、半導体装置の電気的な機能検査を行った
場合に、プローブ針の接触によりボンディングパッドの
ボンディング配線材料が削れて電気的な導通が得られな
くなったとき、ボンディング配線材料の削られていない
ボンディングパッドの位置へプローブ針をボンディング
パッドの長辺方向に移動させることにより電気的な導通
を得ることができる。また、ボンディングワイヤを圧着
するときには、プローブ針が接触したボンディングパッ
ドの位置を避けて、ボンディングパッドの長辺方向の位
置で圧着することができる。
［実施例］ この発明の半導体装置の実施例を第１図ないし第３図に
基づいて説明する。
この半導体装置は、第１図に示すように、半導体基板ｌ
の表面上に形成される半導体集積回路（図示せず）の入
出力端子用の複数のボンディングパッド２の形状を、そ
の短辺方向の寸法１１より長辺方向の寸法１１ｚが十分
大きい形状とするとともに、複数のボンディングパッド
２の長辺方向を同一に揃えて形成している。
ボンディングパット２は、アルミニウム等の配線材料を
半導体基板ｌの表面上に蒸着することにより形成されて
いる。３は半導体基板１のボンディングパッド２を除い
た表面全域に形成された表面保護膜を示している。
また、ボンディングパンＦ２にプローブ針４が接触する
回数と、ボンディングパッド２にプローブ針４を接触さ
せたときに電気的な安定性を確保するためにプローブ針
４に圧力を加えるオーバードライブ量によりボンディン
グ配線材料であるアルミニウムが削られる量によって、
ボンディングパッド２の長辺方向の寸法１２を決定して
いる。
この半導体装置は、従来例と同様に、半導体装置が製品
企画通りに正常動作を行うかの電気的な機能検査が行わ
れる。このとき、第２図に示すように、外部測定器（図
示せず）に接続されたプローブ針４をボンディングパッ
ド２に接触させて機能検査を行う。このボンディングバ
ンド２とプローブ針４との接触を数回行うことにより、
従来例と同様にボンディング配線材料が削られて電気的
な導通が得られなくなる。
しかし、この半導体装置のボンディングパッド２は、長
辺方向の寸法１２を°短辺方向の寸法！より十分に大き
くしているので、ポンディング配線材料がプローブ針４
により削られ電気的な導通が得られなくなったときに、
第２図に示すように、プローブ針４をＢの位置からボン
ディングバンド２の長辺方向のへの位置に移動させ、ボ
ンディング配線材料が削られていない位置でプローブ針
４を接触させることができる。これにより、再びボンデ
ィングパッド２とプローブ針４との電気的な導通を得る
ことができ、機能検査を行うことができる。
機能検査の後、第５図に示すように、ボンディングバン
ド２にボンディングワイヤ５を圧着する。
そして、ディングワイヤ５を介しボンディングパッド２
とリードフレーム（図示せず）上のリード（図示せず）
とを接続して半導体装置の実装を行う。
ここで、ボンディングパッド２とプローブ針４とを第２
図に示すＢの位置で接触させて機能検査を行ったときは
、ボンディングバンド２の８の位置を避けて、第３図に
示すボンディングパッド２のへの位置でボンディングワ
イヤ５の圧着を行う。
また、ボンディングバンド２のＡの位置の位置で接触さ
せて機能検査を行ったときには、ボンディングパッド２
のＡの位置を避けて、第３図に示すＢの位置でボンディ
ングワイヤ５の圧着を行う。
このように、ボンディングワイヤ５をボンディングパッ
ド２に圧着するときには、プローブ針４が接触したボン
ディングパッド２の位置を避けて、ボンディングバンド
２の長辺方向の位置で圧着することができる。したがっ
て、ボンディングパッド２とボンディングワイヤ５との
圧着強度を高めることができ、半導体装置の実装時の信
頼性を向上することができる。
また、ボンディングパッド２の長辺方向を同一方向に揃
えて形成したので、ボンディングパッド２とプローブ針
４との接触やボンディングパッド２とボンディングワイ
ヤ５との圧着を機械や治具を用いて自動的に行うときに
、接触の位置および圧着の位置をボンディングバンド２
の長辺方向への平行移動骨の位置補正をするだけでよく
、効率よく行うことができる。
このように、この半導体装置は、ボンディングバンド２
の長辺方向の寸法１２を短辺方向の寸法！、より十分大
きな寸法とし、複数のボンディングパッド２の長辺方向
を同一方向に揃えて形成したので、電気的な機能検査時
の導通不良が防止でき、ボンディングワイヤ５の圧着強
度を高めることができ、半導体装置の実装時の（ｉ　ｔ
ｒｉ性を向上させることのできる半導体装置を提供する
ことができる。
［発明の効果］ この発明の半導体装置は、ボンディングパッドの長辺方
向の寸法を短辺方向の寸法より十分大きな寸法とし、複
数のボンディングパッドの長辺方向を同一方向に揃えて
形成したので、電気的な機能検査時の導通不良を防止す
ることができ、また、ボンディングワイヤの圧着強度を
高めることができ、半導体装置の実装時の信頼性を向上
させることのできる半導体装置を提供することができる
。
【図面の簡単な説明】
第１図はこの発明の実施例の構成を示す平面図、第２図
は第１図のボンディングバンドにプローブ針を接触させ
た場合の部分断面図、第３図は第１図のボンディングバ
ンドにボンディングワイヤを圧着した場合の部分断面図
、第４図は従来の半導体装置の構成を示す平面図、第５
図は第４図のボンディングパッドにプローブ針を接触さ
せた場合の部分断面図、第６図は第４図のボンディング
バンドにボンディングワイヤを圧着した場合の部分断面
図である。 １・・・半導体基板、２・・・ボンディングパッド、３
・・・表面保護膜、４１０−ブ針、５・・・ボンディン
グワイヤ 第 図 ム 第 図 第 図 第４ 図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板表面上に形成される入出力端子用の複数のボ
    ンディングパッドの形状を、その短辺方向の寸法より長
    辺方向の寸法が十分大きい形状とするとともに、前記複
    数のボンディングパッドの長辺方向を同一方向に揃えて
    形成したことを特徴とする半導体装置。
JP63170341A 1988-07-07 1988-07-07 半導体装置 Pending JPH0220034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63170341A JPH0220034A (ja) 1988-07-07 1988-07-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63170341A JPH0220034A (ja) 1988-07-07 1988-07-07 半導体装置

Publications (1)

Publication Number Publication Date
JPH0220034A true JPH0220034A (ja) 1990-01-23

Family

ID=15903133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63170341A Pending JPH0220034A (ja) 1988-07-07 1988-07-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH0220034A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317593A (ja) * 2004-04-27 2005-11-10 Kyocera Corp 半導体素子及びその特性検査方法
JP2010272622A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置
JP2013058804A (ja) * 2012-12-12 2013-03-28 Renesas Electronics Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317593A (ja) * 2004-04-27 2005-11-10 Kyocera Corp 半導体素子及びその特性検査方法
JP2010272622A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置
JP2013058804A (ja) * 2012-12-12 2013-03-28 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP2825085B2 (ja) 半導体装置の実装構造、実装用基板および実装状態の検査方法
KR950034403A (ko) 반도체 웨이퍼 검사 방법
CN205484688U (zh) 芯片失效分析仪
CN205484687U (zh) 通用型芯片失效分析的测试装置
JPH0220034A (ja) 半導体装置
CN105388413A (zh) 芯片失效分析仪器
CN105425139A (zh) 芯片失效分析的测试设备
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
KR940009571B1 (ko) 번인소켓
JPS59148345A (ja) Ｌｓｉチツプ測定用プロ−バ−
CN115032430B (zh) 探针结构及其制作方法
KR200177064Y1 (ko) 볼 그리드 어레이 패키지 전기특성 검사용 테스트장치
JPH0980116A (ja) 半導体チップ用ソケット
JPH04364485A (ja) 混成集積回路装置の検査方法
JPS61253847A (ja) 高信頼度を有する半導体装置
JP3261723B2 (ja) 半導体ウェーハのペレット検査方法
JPS63193541A (ja) 半導体ウエハの特性測定方法
JPH0252262A (ja) マルチチップパッケージの電気検査方法
JP2002252246A (ja) 半導体装置
JPS5942707Y2 (ja) ハンドリング装置の電極子
JPS6373531A (ja) キヤリア・テ−プ
JPH03293739A (ja) 半導体装置
JP2000068314A (ja) パツケージ試験装置
JPH04369253A (ja) 半導体集積回路パッケージ
JPH04162739A (ja) ベアチップｉｃのバーンインテスト用基板