JP2005317593A - 半導体素子及びその特性検査方法 - Google Patents
半導体素子及びその特性検査方法 Download PDFInfo
- Publication number
- JP2005317593A JP2005317593A JP2004130896A JP2004130896A JP2005317593A JP 2005317593 A JP2005317593 A JP 2005317593A JP 2004130896 A JP2004130896 A JP 2004130896A JP 2004130896 A JP2004130896 A JP 2004130896A JP 2005317593 A JP2005317593 A JP 2005317593A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- inspection
- probe needle
- semiconductor element
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【解決手段】上面に電極パッド3を形成してなる半導体チップ1の上面に、パッシベーション層4を形成してなる半導体素子において、電極パッド3は、この電極パッド3を用いて特性検査するためのプローブ針nが摺動する方向に検査用補助電極パッド3aを延在させて形成するとともに、パッシベーション層4に電極パッド3及び検査用補助電極パッド3aを露出する開口部を設けたことを特徴とするものである。
【選択図】図2
Description
半導体チップ1は、単結晶シリコン等から成る略矩形状の半導体基板である。半導体基板には、必要に応じてP型領域、N型領域、絶縁領域等が形成され、トランジスタ等の機能素子等が複数集積されている。そして、その上面に回路配線2、電極パッド3、パッシベーション層4等が被着されている。
また半導体チップ1上に形成される回路配線2は、アルミニウムや銅等の金属材料により0.5μm〜1.5μmの厚みに被着されており、図示しない機能素子間を接続したり、電源電力や電気信号等を供給するための配線として機能する。
前述の回路配線2に電気的に接続されている電極パッド3及び検査用補助電極パッド3aは、アルミニウムや銅等の金属材料により0.5μm〜1.5μmの厚みに被着されており、その上面が露出している。
尚、本発明では、電極パッド及び検査用補助電極パッドを以下のように定義する。
更に上述した電極パッド3及び検査用補助電極パッド3aは、回路配線2と同時に形成され、半導体素子上に複数配列させる場合には、電極パッド3及び検査用補助電極パッド3aのプローブ針nの摺動方向が互いに平行となるようにすれば、一括してプローブすることができ、また電極パッド3及び検査用補助電極パッド3aを高密度に配置することができる。
パッシベーション層4は、上述の電極パッド3及び検査用補助電極パッド3aを露出するように半導体チップ1上に形成されている。具体的な材料は、窒化珪素(Si3N4)や酸化珪素(SiO2)、ポリイミド等の電気絶縁材料が例示できる。
本発明の半導体素子の特性検査に用いられる検査装置は、ステージの直上部に、検査対象の電極パッド3に対応した多数のプローブ針nを備えたプローブカードが取着されている。
次に上述した半導体チップ1を検査する方法について図3を用いて説明する。同図は図1の半導体チップ1の製造方法を説明するための断面図である。
2・・・回路配線
3・・・電極パッド
3a・・・検査用補助電極パッド
4・・・パッシベーション層
n・・・検査装置のプローブ針
x・・プローブ針により電極パッド表面に形成された摺動痕
Claims (3)
- 上面に電極パッドを形成してなる半導体チップの上面に、パッシベーション層を形成してなる半導体素子において、
前記電極パッドは、該電極パッドを用いて特性検査するためのプローブ針が摺動する方向に検査用補助電極パッドを延在させて形成するとともに、前記パッシベーション層に前記電極パッド及び前記検査用補助電極パッドを露出する開口部を設けたことを特徴とする半導体素子。 - 上面に電極パッド及び該電極パッドに延在する検査用補助電極パッドを形成してなる半導体チップ上に、前記電極パッド及び前記検査用補助電極パッドを露出する開口部を設けたパッシベーション層を形成してなる半導体素子を、該電極パッドまたは検査用補助電極パッドにプローブ針を接触させて半導体素子の特性を検査する方法であって、
前記電極パッドまたは検査用補助電極パッドに、前記プローブ針を接触させるとともに、該プローブ針を電極パッドから検査用補助電極パッドの延在方向と同一方向に沿って摺動させながら半導体素子の特性を検査する半導体素子の特性検査方法。 - 前記プローブ針を電極パッドまたは検査用補助電極パッドを接触するにあたり、前記プローブ針に前記電極パッドまたは検査用補助電極パッドの表層に形成される酸化層を突き抜ける程度の押圧力を付与することを特徴とする請求項2に記載の半導体素子の特性検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004130896A JP4780926B2 (ja) | 2004-04-27 | 2004-04-27 | 半導体素子及びその特性検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004130896A JP4780926B2 (ja) | 2004-04-27 | 2004-04-27 | 半導体素子及びその特性検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005317593A true JP2005317593A (ja) | 2005-11-10 |
JP4780926B2 JP4780926B2 (ja) | 2011-09-28 |
Family
ID=35444725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004130896A Expired - Fee Related JP4780926B2 (ja) | 2004-04-27 | 2004-04-27 | 半導体素子及びその特性検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4780926B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0220034A (ja) * | 1988-07-07 | 1990-01-23 | Matsushita Electron Corp | 半導体装置 |
JPH0729950A (ja) * | 1993-07-12 | 1995-01-31 | Sumitomo Electric Ind Ltd | 半導体ウエハの温度特性の測定方法 |
JPH1174464A (ja) * | 1997-08-27 | 1999-03-16 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2001264391A (ja) * | 2000-03-17 | 2001-09-26 | Mitsubishi Materials Corp | 電極端子及び該電極端子を有する回路素子 |
WO2003079437A2 (en) * | 2002-03-13 | 2003-09-25 | Freescale Semiconductor, Inc. | Semiconductor device having a bond pad and method therefor |
-
2004
- 2004-04-27 JP JP2004130896A patent/JP4780926B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0220034A (ja) * | 1988-07-07 | 1990-01-23 | Matsushita Electron Corp | 半導体装置 |
JPH0729950A (ja) * | 1993-07-12 | 1995-01-31 | Sumitomo Electric Ind Ltd | 半導体ウエハの温度特性の測定方法 |
JPH1174464A (ja) * | 1997-08-27 | 1999-03-16 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2001264391A (ja) * | 2000-03-17 | 2001-09-26 | Mitsubishi Materials Corp | 電極端子及び該電極端子を有する回路素子 |
WO2003079437A2 (en) * | 2002-03-13 | 2003-09-25 | Freescale Semiconductor, Inc. | Semiconductor device having a bond pad and method therefor |
Also Published As
Publication number | Publication date |
---|---|
JP4780926B2 (ja) | 2011-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7161250B2 (en) | Projected contact structures for engaging bumped semiconductor devices and methods of making the same | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
US20020053463A1 (en) | Robust, small scale electrical contactor | |
JP2001338955A (ja) | 半導体装置及びその製造方法 | |
JP2010019697A (ja) | 中継基板、その製造方法、プローブカード、半導体ウェハの検査方法および半導体装置の製造方法 | |
KR20080063059A (ko) | 반도체 집적 회로 장치의 제조 방법 및 그에 이용되는 박막프로브 시트의 제조 방법 | |
CN1329970C (zh) | 半导体器件的制造方法 | |
US6784556B2 (en) | Design of interconnection pads with separated probing and wire bonding regions | |
JP2006351588A (ja) | 半導体装置及びその製造方法 | |
US7282931B2 (en) | Full wafer contacter and applications thereof | |
CN111670489B (zh) | 楔形工具、键合装置以及键合检查方法 | |
JP2007115957A (ja) | 半導体装置及びその製造方法 | |
JP4780926B2 (ja) | 半導体素子及びその特性検査方法 | |
TW201303309A (zh) | 探針卡及其製作方法 | |
KR101399542B1 (ko) | 프로브 카드 | |
JP2010098046A (ja) | プローブカードおよび半導体装置の製造方法 | |
JP2007115958A (ja) | 半導体装置 | |
JP2007067008A (ja) | 半導体検査のプローブ方法 | |
JP6305375B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
JP4354366B2 (ja) | 半導体装置の製造方法と検査方法 | |
JP2002005957A (ja) | コンタクトピン | |
JP2000294605A (ja) | 半導体装置及びその試験装置、並びに試験方法 | |
JP5560946B2 (ja) | プローブ装置及びプローブ装置の制御方法 | |
KR100773801B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4780926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |