JP3261723B2 - 半導体ウェーハのペレット検査方法 - Google Patents

半導体ウェーハのペレット検査方法

Info

Publication number
JP3261723B2
JP3261723B2 JP04080592A JP4080592A JP3261723B2 JP 3261723 B2 JP3261723 B2 JP 3261723B2 JP 04080592 A JP04080592 A JP 04080592A JP 4080592 A JP4080592 A JP 4080592A JP 3261723 B2 JP3261723 B2 JP 3261723B2
Authority
JP
Japan
Prior art keywords
needle
semiconductor wafer
pad
card
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04080592A
Other languages
English (en)
Other versions
JPH05240907A (ja
Inventor
克典 平井
Original Assignee
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 関西日本電気株式会社 filed Critical 関西日本電気株式会社
Priority to JP04080592A priority Critical patent/JP3261723B2/ja
Publication of JPH05240907A publication Critical patent/JPH05240907A/ja
Application granted granted Critical
Publication of JP3261723B2 publication Critical patent/JP3261723B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体ウェーハのペレッ
ト全数製品検査に関する。
【0002】
【従来の技術】従来、半導体ウェーハのペレット全数製
品検査では、図4に示す斜視図のように検査針1の付い
たプローブカード2の下に、半導体ウェーハ10を乗せ
た、プローバーのウェーハステージ9を横方向に移動さ
せて、ペレット4内のボンディングパッド3と検査針1
が、肉眼で重なる位置に合わせ、手動によって、プロー
バーのステージ9を少しづつ上げていきながら、製品試
験動作を繰り返し、良品判定がでるウェーハの高さにス
テージをセットアップすることで、この位置と高さを規
準として、自動でステージを移動させて、ペレット4の
全数製品検査を行っている。
【0003】
【発明が解決しようとする課題】しかし、従来の方法で
はセットアップ時に、ボンディングパッドと検査針がず
れていて、良品判定がでない場合や、その他の理由でス
テージ9を上げ過ぎた場合、検査針1が不必要な圧力を
加えて、ボンディングパッド3に傷を付ける可能性があ
る。また、全数検査中に、ステージの異常や、その他の
原因で、ボンディングパット3が検査針1の位置からず
れた場合、および、ペレットと検査針の合間に隙間が出
来た場合、不良ペレット判定となる。(半導体製品の中
には、素子中に製品検査のプログラムで、ウェーハとの
接触を判別するパターンが形成されているものもある
が、これは、集積化し、複雑なパターンを持った半導体
製品には不向きである。)
【課題を解決するための手段】本発明は、先の問題を解
決するために、半導体ウェーハをプローバーのウェーハ
ステージに乗せ、半導体ウェーハのペレット内のボンデ
ィングパッドにプローブカードの検査針を接触させてペ
レットの電気特性を検査する方法において、半導体ウェ
ーハは、スクライブ線上にセットパッドが形成されてお
り、プローブカードは、セットパッドに接触させるセッ
ト針を設けたセットカードにより水平方向および下方向
が位置規制され、検査針とセット針との位置関係は、あ
らかじめボンディングパッドとセットパッドとの位置関
係に対応しており、セット針にセ ットパッドが接触する
ようにプローバーをセットアップした後、プローブカー
ドをセットカードにより位置規制し、セット針にセット
パッドが接触するのを認識しながらペレットの電気特性
を検査することを特徴とする半導体ウェーハのペレット
検査方法である。
【0004】セット針のショートの方式は、各セット針
を絶縁体で電気的に分割された2本の導電体を一体形成
し、先端を揃えたものとし、先端がセットパッドに接続
して前記2本の導電体間がショートすることを確認する
ことができる。
【0005】又、他の方法として、セット針は単一の導
電体として複数設けたセットパッドと基板と電気的に接
続して形成し一のセット針と他のセット針間のショート
を確認しても良い。
【0006】
【作用】セット針をセットパッドに接触させて針先がシ
ョートしたことを認識することで、ペレットの高さと位
置を、ボンディングパッドに触ることなくペレットとセ
ット針にあらかじめ検査針の位置を合わせてプローブカ
ードを合わせることにより、ボンディングパッドを痛め
る事なく、プローバーのセットアップができる。また、
ペレットの全数製品検査中、何らかの理由で検査針がボ
ンディングパッドからずれる、もしくは離れた場合に
は、セットパッドをボンディングパッドより小さくして
おけば、セット針もセットパッドから離れるため、異常
が判り、不良ペレットに誤判定されない。
【0007】
【実施例】本発明の実施例を図面を参照して説明する。
図1はその斜視図である。ペレット全数製品検査時の
ローバーのセットアップ時、セットカード5に付けたセ
ット針6に、半導体ウェーハ10のスクライブ線上に形
成したセットパッド7を合わせる。セットカード5とペ
レット4が正しく重なった場合、4本のセット針6の先
端は、全てセットパッド7に当たり、ショートする。も
し、このとき、半導体ウェーハ10がセットカード5と
ずれていた場合、4本のセット針6のいずれか、又は、
全てがショートしない。
【0008】ここでこの実施例に使用したセット針6に
付いて説明する。図2に拡大断面図として示すように2
本の導電体11,11が絶縁体12により電気的に分割
されて一体に構成され、導電体11は先端で長さが一致
している。
【0009】このセット針6がセットパッド7に当たっ
た時、導電体11,11間がショートする。
【0010】これを確認することによって、半導体ウェ
ーハをセット針の全てがショートする位置にもっていく
ことで正しい位置にセットできる。(図3(a)参照)
次に、このカードの位置に、あらかじめ検査針とセット
針との位置関係を調整したプローブカードを降ろすこと
で、ボンディングパッドを痛めることなく、セットアッ
プができる。(図3(b)参照)また、ペレット全数検
査中、セット針の導電チェックすることによって、ペレ
ットと検査針がずれていないか、確認できる。
【0011】本実施例においては、セット針6を2本の
導電体11,11を絶縁して一体構成したものとし針毎
にセットパッド7に接続していることを確認できるもの
としたが、セット針は通常の検査針と同様な一本の導電
体とし、セットパッド7を半導体ウェーハと電気的に接
続するものとし、2本のセット針間のショートの有無を
確認しても良い。
【0012】
【発明の効果】以上、説明したように、この方法によ
り、プローバーのセットアップ時のボンディングパット
の破損防止や、針ずれによるペレット全数製品検査の誤
判定を、防ぐことができる。
【図面の簡単な説明】
【図1】 本発明の構成図を示す斜視図
【図2】 本発明に使用するセット針の拡大斜視図
【図3】 本発明におけるセットカードによるウェーハ
ステージ調整の断面図 a プローブカード降下前 b プローブカード降下固定後
【図4】 従来のプローバーの斜視図
【符号の説明】 1 検査針 2 プローブカード 3 ボンディングパット 4 ペレット 5 セットカード 6 セット針 7 セットパット 9 プローバー・ウェーハステージ 10 ウェーハ 11 導電体 12 絶縁体

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体ウェーハをプローバーのウェーハス
    テージに乗せ、半導体ウェーハのペレット内のボンディ
    ングパッドにプローブカードの検査針を接触させてペレ
    ットの電気特性を検査する方法において、 前記半導体ウェーハは、スクライブ線上にセットパッド
    が形成されており、前記プローブカードは、前記セット
    パッドに接触させるセット針を設けたセットカードによ
    り水平方向および下方向が位置規制され、前記検査針と
    セット針との位置関係は、あらかじめ前記ボンディング
    パッドとセットパッドとの位置関係に対応しており、 前記セット針に前記セットパッドが接触するようにプロ
    ーバーをセットアップした後、前記プローブカードを前
    記セットカードにより位置規制し、前記セット針に前記
    セットパッドが接触するのを認識しながらペレットの電
    気特性を検査することを特徴とする半導体ウェーハのペ
    レット検査方法。
  2. 【請求項2】前記セット針が2本の導電体が絶縁体で電
    気的に分割されたものであり、その先端を前記セットパ
    ッドに接続して、前記導電体間がショートすることを確
    認することを特徴とする請求項1に記載の半導体ウェー
    ハのペレット検査方法。
  3. 【請求項3】前記セットパッドが前記半導体ウェーハと
    電気的に接続するものであって、前記セットパッドは複
    数設けられて、前記セット針はそれぞれに当てられて、
    前記セット針間のショートを確認することを特徴とする
    請求項1記載の半導体ウェーハのペレット検査方法。
JP04080592A 1992-02-27 1992-02-27 半導体ウェーハのペレット検査方法 Expired - Fee Related JP3261723B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04080592A JP3261723B2 (ja) 1992-02-27 1992-02-27 半導体ウェーハのペレット検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04080592A JP3261723B2 (ja) 1992-02-27 1992-02-27 半導体ウェーハのペレット検査方法

Publications (2)

Publication Number Publication Date
JPH05240907A JPH05240907A (ja) 1993-09-21
JP3261723B2 true JP3261723B2 (ja) 2002-03-04

Family

ID=12590859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04080592A Expired - Fee Related JP3261723B2 (ja) 1992-02-27 1992-02-27 半導体ウェーハのペレット検査方法

Country Status (1)

Country Link
JP (1) JP3261723B2 (ja)

Also Published As

Publication number Publication date
JPH05240907A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
JPH02237131A (ja) 半導体icの試験装置及び試験方法
US6433571B1 (en) Process for testing a semiconductor device
JP3261723B2 (ja) 半導体ウェーハのペレット検査方法
JP3334659B2 (ja) プローブカード
JP3214420B2 (ja) フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法
JP2005044825A (ja) プローバー装置及びその探針高さ調整方法、半導体装置の製造方法
JPS6276733A (ja) ウエハプロ−ブヘツド
JP2000074991A (ja) 半導体チップ用パッケージの良否検査方法及びその装置とこれに用いるプローブピン構造
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
JP3178784B2 (ja) 半導体パッケージ基板の検査装置及び検査方法
JPH1164385A (ja) 検査用基板のプローブ
JPH0815361A (ja) プリント配線板の検査方法
JPH05206233A (ja) 半導体のエージング装置
KR100231481B1 (ko) 프로브패드
JP2652705B2 (ja) 配線用突部の高さ検査方法
JPH10173014A (ja) 固体撮像装置の検査装置及び検査方法
JPH10104301A (ja) パッケージ基板の検査方法
JPH08306747A (ja) 半導体装置の検査方法及びその検査に用いるプローブカード
JPS6030147A (ja) 半導体ウェ−ハ
JPH0220034A (ja) 半導体装置
JP2002100658A (ja) 半導体装置の検査装置
JPH0945740A (ja) 半導体基板の評価方法及びそれに用いるチェック用ボード
JPS6167238A (ja) 半導体装置
JPH0252447A (ja) プローブカード

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees