JP6166769B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6166769B2
JP6166769B2 JP2015242094A JP2015242094A JP6166769B2 JP 6166769 B2 JP6166769 B2 JP 6166769B2 JP 2015242094 A JP2015242094 A JP 2015242094A JP 2015242094 A JP2015242094 A JP 2015242094A JP 6166769 B2 JP6166769 B2 JP 6166769B2
Authority
JP
Japan
Prior art keywords
gold
electrode pad
wire loop
gold ball
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015242094A
Other languages
English (en)
Other versions
JP2016034048A (ja
Inventor
勲 栗田
勲 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2015242094A priority Critical patent/JP6166769B2/ja
Publication of JP2016034048A publication Critical patent/JP2016034048A/ja
Application granted granted Critical
Publication of JP6166769B2 publication Critical patent/JP6166769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体ＩＣチップと外部電極端子とをワイヤボンディングによって形成されるワイヤループで接続した構造を有する半導体装置に関するものである。
半導体装置の製造に際して、半導体ＩＣチップの電極パッドとインナーリードとをワイヤボンディングによって電気的に接続する方法が種々提案されている（例えば、特許文献１及び２参照）。例えば、典型的なワイヤボンディングでは、図１３に示されるように、ダイパッド１上に接着剤２で固定された半導体ＩＣチップ３の電極パッド４に、ワイヤボンディング装置（図示せず）によって金球５をボンディングする工程と、金球５の頂部５ａから真上方向に所定の長さＨ６ａのネック部（垂直立ち上がり部）６ａが形成されるようにワイヤループ６を形成する工程と、ワイヤループ６をインナーリード４０まで引き出してインナーリード４０にボンディングする工程とを有している。
特開２００８−１１７８８８号公報 特開２００８−３４５６７号公報
しかしながら、上記従来の製造方法におけるワイヤボンディングでは、金球５の頂部５ａに発生するストレス（応力）を低減するために、ワイヤループ６のネック部６ａの長さＨ６ａをある程度長くする必要があった。このため、半導体ＩＣチップ３とワイヤループ６とを含む従来の半導体装置においては、ワイヤループ６の高さＨ６を十分に低くすることは困難であり、半導体装置の薄型化を十分に実現することができないという問題があった。
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、薄型化された半導体装置を提供することにある。
本発明に係る半導体装置は、矩形の主面と前記主面の一辺に対応して設けられた電極パッドとを備えた半導体チップと、前記電極パッドに対応して設けられ、前記半導体チップと離間して配置された外部電極と、前記電極パッドに接続された第１の金球からなる一端と、前記電極パッドの対応する前記外部電極に接続された他端と、前記一辺を跨いで前記第１の金球と前記他端とを接続するワイヤと、を備えたワイヤループと、前記ワイヤと前記第１の金球の頂部とに接続された底部を有する第２の金球と、を有し、前記主面に対し垂直方向に投影された前記第２の金球の中心位置は、前記主面に対し垂直方向に投影された前記第１の金球の中心位置に対して、前記ワイヤの長手方向にずれており且つ前記電極パッドの前記一辺側に位置し、前記第２の金球は、前記主面に対し垂直方向に投影された前記第２の金球に対応する領域が、前記主面に対し垂直方向に投影された前記第１の金球に対応する領域の前記一辺とは反対側の端面を露出させる位置に、配置され、前記ワイヤは前記第１の金球と前記第２の金球とに挟まれていることを特徴としている。
本発明によれば、ワイヤループの最上部の高さを低くすることができる位置にバンプ金球をボンディングしているので、半導体装置の薄型化を実現することができる。
本発明の第１の実施形態に係る半導体装置の製造方法の一工程（その１）を概略的に示す縦断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一工程（その２）を概略的に示す縦断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一工程（その３）を概略的に示す縦断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一工程（その４）（第１の実施形態に係る半導体装置）を概略的に示す縦断面図である。 図４の構造体を概略的に示す平面図である。 本発明の第１の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。 本発明の第２の実施形態に係る半導体装置を概略的に示す縦断面図である。 図７の構造体を概略的に示す平面図である。 本発明の第２の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。 本発明の第３の実施形態に係る半導体装置を概略的に示す縦断面図である。 図１０の構造体を概略的に示す平面図である。 本発明の第３の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。 従来の半導体装置を概略的に示す縦断面図である。
第１の実施形態．
図１〜図４は、本発明の第１の実施形態に係る半導体装置の製造方法の工程を概略的に示す縦断面図であり、図５は、図４の構造体を概略的に示す平面図である。
第１の実施形態に係る半導体装置の製造方法においては、先ず、図１に示されるように、ダイパッド１１上に接着剤１２で固定された半導体ＩＣチップ１３と、外部電極端子としてのインナーリード４０とを、ワイヤボンディング装置（図示せず）の所定位置に置く。このとき、一般的には、インナーリード４０は、半導体ＩＣチップ１３の表面よりも低い位置に配置される。第１の実施形態においては、半導体ＩＣチップ１３として、その上面に、インナーリード４０に向かう方向に並ぶワイヤボンディング用の第１の電極パッド１４ａと第２の電極パッド１４ｂとを備えたものを用いる。第１の電極パッド１４ａと第２の電極パッド１４ｂとは、別個の電極であるが、半導体ＩＣチップ１３内で電気的に接続されている。また、第１の実施形態においては、第１の電極パッド１４ａと第２の電極パッド１４ｂとは、上面が同じ高さに形成されている。
また、第１の実施形態においては、半導体ＩＣチップ１３として、その上面に、絶縁膜１８を備えたものを用いてもよい。この絶縁膜１８は、少なくともバンプ金球１７とインナーリード４０とを電気的に接続するワイヤループ１６の下に形成されていればよい。この場合には、後述するワイヤループ１６の高さが低くなりすぎて、半導体ＩＣチップ１３に接触する場合であっても、接触箇所は絶縁膜１８であるので、性能上の不具合は発生しない。
次に、図２に示されるように、ワイヤボンディング装置のキャピラリ（図示せず）によって、半導体ＩＣチップ１３の第１の電極パッド１４ａに金球（第１の金球）１５によってワイヤの一端をボンディングし、インナーリード４０にワイヤの他端をボンディングして、第１の電極パッド１４ａからインナーリード４０までのワイヤループ１６を形成する。このとき、第１の電極パッド１４ａ側からインナーリード４０に向かってワイヤループ１６を形成することで、後の工程で第２の電極パッド１４ｂ上にワイヤループ１６を挟んでバンプ金球１７をボンディングする際に、一般に最もループが高くなるボンディング始点近傍のワイヤループ１６をバンプ金球１７で押さえ付け、かつワイヤループ１６と第１の電極パッド１４ａと電気的に接続された第２の電極パッド１４ｂとの電気的接続を図れるようになるため、ワイヤループ１６の低ループ化を図りつつも半導体ＩＣチップ１３とインナーリード４０との電気的信頼性を確保するという本願発明の効果をより得ることができる。この場合のワイヤループ１６の高さは、約８０〜１５０μｍであるが、低ループ（例えば、約８０〜１００μｍ）であることが望ましい。
次に、図３に示されるように、ワイヤボンディング装置のキャピラリ５０の先端にバンプ金球（第２の金球）１７ａを形成し、その後、図４に示されるように、金球１５よりインナーリード４０側の半導体ＩＣチップ１３上の所定位置、すなわち、第２の電極パッド１４ｂ上の位置で、ワイヤループ１６の途中を半導体ＩＣチップ１３側に押し下げるように、バンプ金球１７をボンディングする。バンプ金球１７は、ワイヤループ１６を挟んで第２の電極パッド１４ｂに電気的に接続されること、及び、その第２の電極パッド１４ｂが第１の電極パッド１４ａと電気的に接続されていることをもって、低ループとしたことによって仮に金球１５上のワイヤループ１６が破断したとしても半導体ＩＣチップ１３とインナーリード４０との電気的接続の信頼性を確保することが可能となる。
図６は、本発明の第１の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。図６に示されるように、前記所定位置（例えば、金球１５の中心位置とバンプ金球１７の中心位置との間の距離Ｄ１７で特定できる）は、バンプ金球１７によるワイヤループ１６のボンディング後のワイヤループ１６の最上部の高さを、バンプ金球１７によるワイヤループ１６のボンディング前のワイヤループ１６の最上部の高さよりも低くする位置であって、少なくともバンプ金球１７よりインナーリード４０側のワイヤループ１６の最上部の高さＨ１６をバンプ金球１７の頂部１７ａの高さＨ１７よりも低くする位置に設定される。また、前記所定位置は、ワイヤループ１６の全体の中の最上部の高さ（バンプ金球１７より金球１５側をも含む範囲内で最上部の高さ）を、バンプ金球１７の頂部１７ａよりも低くする位置（例えば、高さ５０μｍ以下）に設定されることが望ましい。
前記所定位置は、金球１５の位置、インナーリード４０の位置、ワイヤループ１６及びバンプ金球１７を構成する材料、使用するキャピラリの動作条件、金球１５の頂部１５ａに発生するストレスの許容値などの各種条件に基づいて、例えば、計算により、又は、実験的に求めることができる。例えば、バンプ金球１７の位置は、バンプ金球１７をボンディングする前のワイヤループ１６が最も高くなる位置又はその近傍位置にすることが好ましい。したがって、半導体ＩＣチップ１３は、第２の電極パッド１４ｂを、求められた前記所定位置に対応する位置にするように形成する必要がある。
以上に説明したように、第１の実施形態に係る半導体装置及びその製造方法によれば、ワイヤループ１６の途中を半導体ＩＣチップ１３側に押し下げるようにバンプ金球１７をボンディングすることでワイヤループ１６の最上部の高さを低くすることができるため、半導体装置の薄型化を実現することができる。
また、第１の電極パッド１４ａ及び第２の電極パッド１４ｂを別個に設けた場合には、第１の電極パッド１４ａから第２の電極パッド１４ｂまでの距離を大きく離すことができるので、第１の実施形態の半導体装置及びその製造方法は、バンプ金球１７によるボンディング位置を金球１５によるボンディング位置から大きく離す必要がある場合に好適である。例えば、ループ長が長い（例えば３ｍｍ以上）場合は、ワイヤループ１６の高い場所が半導体ＩＣチップ１３周辺付近ではなくワイヤループ１６の中央部付近となる場合があり、その場合は、第１の電極パッド１４ａから第２の電極パッド１４ｂまでの距離をある程度離して、ワイヤループ１６の高さを最も低くすることができる位置に第２の電極パッド１４ｂを設けることが効果的である。
第２の実施形態．
図７は、本発明の第２の実施形態に係る半導体装置の製造方法の工程を概略的に示す縦断面図であり、図８は、図７の構造体を概略的に示す平面図であり、図９は、本発明の第２の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。
第２の実施形態に係る半導体装置の製造方法においては、図７に示されるように、ダイパッド２１上に接着剤２２で固定された半導体ＩＣチップ２３と、インナーリード４０とを、ワイヤボンディング装置（図示せず）の所定位置に置く。このとき、一般的には、インナーリード４０は、半導体ＩＣチップ２３の表面よりも低い位置に配置される。第２の実施形態においては、半導体ＩＣチップ２３の上面には、インナーリード４０に向かう方向に長尺なワイヤボンディング用の１つの電極パッド２４が備えられている。第２の実施形態における電極パッド２４は、第１の実施形態における第１の電極パッド１４ａと第２の電極パッド１４ｂとを一体的に形成した構成をも含む。また、半導体ＩＣチップ２３の上面には、必要に応じて、絶縁膜２８を備えてもよい。この絶縁膜２８は、少なくともバンプ金球２７とインナーリード４０とを電気的に接続するワイヤループ２６の下に形成されていればよい。
次に、キャピラリ（図示せず）によって、半導体ＩＣチップ２３の電極パッド２４に金球２５によってワイヤの一端をボンディングし、インナーリード４０にワイヤの他端をボンディングして、電極パッド２４の金球２５からインナーリード４０までのワイヤループ２６を形成する。
次に、キャピラリの先端にバンプ金球を形成し、その後、金球２５よりインナーリード４０側の半導体ＩＣチップ２３上の所定位置、すなわち、電極パッド２４の金球２５よりインナーリード４０側のワイヤボンディング用領域に、ワイヤループ２６の途中を半導体ＩＣチップ２３側に押し下げるように、バンプ金球２７によってワイヤループ２６をボンディングする。
第１の実施形態の場合と同様に、前記所定位置（例えば、金球２５の中心位置とバンプ金球２７の中心位置との間の距離Ｄ２７で特定できる）は、バンプ金球２７によるワイヤループ２６のボンディング後のワイヤループ２６の最上部の高さを、バンプ金球２７によるワイヤループ２６のボンディング前のワイヤループ２６の最上部の高さよりも低くする位置であって、少なくともバンプ金球２７よりインナーリード４０側のワイヤループ１６の最上部の高さＨ２６をバンプ金球２７の頂部２７ａの高さＨ２７よりも低くする位置（例えば、高さ５０μｍ以下）に設定される。また、前記所定位置は、ワイヤループ２６の全体の中の最上部の高さをバンプ金球２７の頂部２７ａよりも低くする位置に設定されることが望ましい。
前記所定位置は、金球２５の位置、インナーリード４０の位置、ワイヤループ２６及びバンプ金球２７を構成する材料、使用するキャピラリの動作条件、金球２５の頂部２５ａに発生するストレスの許容値などの各種条件に基づいて、例えば、計算により、又は、実験的に求めることができる。したがって、半導体ＩＣチップ２３は、電極パッド２４を、求められた前記所定位置に対応する位置を含むように広く形成する必要がある。なお、第２の実施形態のように、１つの電極パッドを採用した場合（構成を簡素化した場合）と、第１の実施形態のように複数の電極パッドを形成した場合（電極パッド材料を少なくできる場合）では、機能面において差はない。
以上に説明したように、第２の実施形態に係る半導体装置及びその製造方法によれば、ワイヤループ２６の最上部の高さをバンプ金球を設けない場合よりも低くすることができる位置にバンプ金球２７をボンディングしているので、半導体装置の薄型化を実現することができる。
また、第２の実施形態に係る半導体装置及びその製造方法によれば、１つの電極パッド２４に金球２５及びバンプ金球２７を設けるので、金球２５及びバンプ金球２７の距離を小さくしたい場合、すなわち半導体ＩＣチップの面積を小さくしたい場合に好適である。
なお、第２の実施形態は、半導体ＩＣチップ２３の上面に、インナーリード４０に向かう方向に長尺なワイヤボンディング用の１つの電極パッド２４を備えたことを特徴としており、この特徴が、上記第１の実施形態との相違点である。
第３の実施形態．
図１０は、本発明の第３の実施形態に係る半導体装置の製造方法の工程を概略的に示す縦断面図であり、図１１は、図１０の構造体を概略的に示す平面図であり、図１２は、第３の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。
第３の実施形態に係る半導体装置の製造方法においては、ダイパッド３１上に接着剤３２で固定された半導体ＩＣチップ３３と、インナーリード４０とを、ワイヤボンディング装置（図示せず）の所定位置に置く。このとき、一般的には、インナーリード４０は、半導体ＩＣチップ３３の表面よりも低い位置に配置される。第３の実施形態においては、半導体ＩＣチップ３３の上面には、ワイヤボンディング用の電極パッド３４が備えられている。また、半導体ＩＣチップ３３の上面には、必要に応じて、絶縁膜（図示せず）を備えてもよい。この絶縁膜は、少なくともバンプ金球３７とインナーリード４０とを電気的に接続するワイヤループ３６の下に形成されていればよい。
次に、ワイヤボンディング装置のキャピラリ（図示せず）によって、半導体ＩＣチップ３３の電極パッド３４に金球３５によってワイヤの一端をボンディングし、インナーリード４０にワイヤの他端をボンディングして、電極パッド３４の金球３５からインナーリード４０までのワイヤループ３６を形成する。
次に、キャピラリの先端にバンプ金球を形成し、その後、金球３５よりインナーリード４０側（図１２の距離Ｌ３７）の半導体ＩＣチップ３３上の所定位置である金球３５上であって、金球３５よりインナーリード４０側に、ワイヤループ３６の途中を半導体ＩＣチップ３３側に押し下げるように、バンプ金球３７によってワイヤループ３６をボンディングする。バンプ金球３７によってワイヤループ３６をボンディングする工程は、バンプ金球３７で金球３５の頂部に形成されているワイヤループ３６を押さえ付ける工程である。この工程において、金球３５の直上より水平方向に少しずらした位置で金球３５の頂部に形成されているワイヤループ３６をバンプ金球３７で押さえ付けてボンディングしてもよい。例えば、金球３５の中心位置よりインナーリード４０側に中心位置を持つバンプ金球３７によって、金球３５上にワイヤループ３６をボンディングしてもよい。このように、金球３５の直上より水平方向に少しずらした位置で金球３５の頂部に形成されているワイヤループ３６をバンプ金球３７で押さえ付けてボンディングすることで、バンプ金球３７で金球３５の直上から押さえ付ける場合に生じるチップの高さの問題（金球３５とバンプ金球３７との間にワイヤが入ってしまうためにその分チップ全体としての高さが高くなってしまう）を解決でき、チップ全体としての高さを低くすることができる。金球３５とバンプ金球３７とでワイヤループ３６を挟み込む工程を有することで、図１２に示されるように、低ループでワイヤループ３６を形成した場合であっても、バンプ金球３７で金球３５の頂部を補強する構造となっているので、電気的な信頼性を確保することが可能となる。
第３の実施形態に係る半導体装置及びその製造方法によれば、第１の実施形態の場合と同様に、前記所定位置（例えば、金球３５の中心位置とバンプ金球３７の中心位置との間の距離Ｌ３７で特定できる）は、バンプ金球３７よるワイヤループ３６のボンディング後のワイヤループ３６の最上部の高さＨ３６を、バンプ金球３７よるワイヤループ３６のボンディング前のワイヤループ３６の最上部の高さよりも低くする位置であって、ワイヤループ３６の最上部の高さＨ３６をバンプ金球３７の頂部３７ａの高さＨ３７よりも低くする位置に設定される。すなわち、前記所定位置は、ワイヤループ３６の全体の中の最上部の高さＨ３６をバンプ金球３７の頂部３７ａの高さＨ３７よりも低くする位置に設定される。
前記所定位置は、金球３５の位置、インナーリード４０の位置、ワイヤループ３６及びバンプ金球３７を構成する材料、使用するキャピラリの動作条件、金球３５の頂部に発生するストレスの許容値などの各種条件に基づいて、例えば、計算により、又は、実験的に求めることができる。
以上に説明したように、第３の実施形態に係る半導体装置及びその製造方法によれば、ワイヤループ３６の最上部の高さを低くすることができる位置にバンプ金球３７をボンディングしているので、半導体装置の薄型化を実現することができる。
また、第３の実施形態に係る半導体装置及びその製造方法によれば、金球３５の頂部３５ａを、金球３５の頂部３５ａを押え付けるバンプ金球３７で補強しているので、金球３５の頂部３５ａでワイヤループ３６が破断する危険性を低減でき、電気的性能の信頼性を確保することが可能になる。
１１，２１，３１ ダイパッド、 １２，２２，３２ 接着剤、 １３，２３，３３ 半導体ＩＣチップ、 １４ａ 第１の電極パッド、 １４ｂ 第２の電極パッド、 １５，２５，３５ 金球、 １６，２６，３６ ワイヤループ、 １７，２７，３７ バンプ金球、 １８，２８ 絶縁膜、 ２４，３４ 電極パッド、 ４０ インナーリード。

Claims (3)

  1. 矩形の主面と前記主面の一辺に対応して設けられた電極パッドとを備えた半導体チップと、
    前記電極パッドに対応して設けられ、前記半導体チップと離間して配置された外部電極と、
    前記電極パッドに接続された第１の金球からなる一端と、前記電極パッドの対応する前記外部電極に接続された他端と、前記一辺を跨いで前記第１の金球と前記他端とを接続するワイヤと、を備えたワイヤループと、
    前記ワイヤと前記第１の金球の頂部とに接続された底部を有する第２の金球と、
    を有し、
    前記主面に対し垂直方向に投影された前記第２の金球の中心位置は、前記主面に対し垂直方向に投影された前記第１の金球の中心位置に対して、前記ワイヤの長手方向にずれており且つ前記電極パッドの前記一辺側に位置し、
    前記第２の金球は、前記主面に対し垂直方向に投影された前記第２の金球に対応する領域が、前記主面に対し垂直方向に投影された前記第１の金球に対応する領域の前記一辺とは反対側の端面を露出させる位置に、配置され、
    前記ワイヤは前記第１の金球と前記第２の金球とに挟まれている
    ことを特徴とする半導体装置。
  2. 前記電極パッドの表面から前記第２の金球の頂部までの高さは、前記電極パッドの表面と同一平面上から前記ワイヤループの最上部までの高さよりも高いことを特徴とする請求項１に記載の半導体装置。
  3. 前記電極パッドと前記外部電極との間に位置する前記主面上には、絶縁膜が形成されていることを特徴とする請求項１又は２に記載の半導体装置。
JP2015242094A 2015-12-11 2015-12-11 半導体装置 Active JP6166769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015242094A JP6166769B2 (ja) 2015-12-11 2015-12-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015242094A JP6166769B2 (ja) 2015-12-11 2015-12-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013111057A Division JP5890798B2 (ja) 2013-05-27 2013-05-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016034048A JP2016034048A (ja) 2016-03-10
JP6166769B2 true JP6166769B2 (ja) 2017-07-19

Family

ID=55452785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015242094A Active JP6166769B2 (ja) 2015-12-11 2015-12-11 半導体装置

Country Status (1)

Country Link
JP (1) JP6166769B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3659406B2 (ja) * 2001-06-07 2005-06-15 セイコーエプソン株式会社 バンプ構造とバンプの製造方法
JP4105996B2 (ja) * 2003-07-25 2008-06-25 株式会社新川 ワイヤボンディング方法
US7475802B2 (en) * 2004-04-28 2009-01-13 Texas Instruments Incorporated Method for low loop wire bonding
JP2008117888A (ja) * 2006-11-02 2008-05-22 Rohm Co Ltd 電子部品、およびワイヤボンディング方法

Also Published As

Publication number Publication date
JP2016034048A (ja) 2016-03-10

Similar Documents

Publication Publication Date Title
JP3797992B2 (ja) 半導体装置
JP5529371B2 (ja) 半導体装置及びその製造方法
JP2008187109A (ja) 積層型半導体装置とその製造方法
JP5393986B2 (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP2011054727A (ja) 半導体装置、その製造方法、及びワイヤボンディング方法
US20080185717A1 (en) Semiconductor device including bump electrodes
JP5890798B2 (ja) 半導体装置及びその製造方法
JP6166769B2 (ja) 半導体装置
TW201108373A (en) Semiconductor device and method for manufacturing the same
JP2007214238A (ja) 半導体装置およびその製造方法
JP2007150144A (ja) 半導体装置およびその製造方法
JP4216295B2 (ja) バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
JP2008166621A (ja) 半導体装置およびその製造方法
KR20110062482A (ko) 본딩 구조물의 형성 방법
US9536859B2 (en) Semiconductor device packaging having plurality of wires bonding to a leadframe
JP2007134504A (ja) 半導体装置
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2007088220A (ja) 半導体装置の製造方法
JP2008041999A (ja) 半導体装置およびその製造方法
CN111316428B (zh) 半导体装置以及半导体装置的制造方法
JP5543071B2 (ja) 半導体装置およびこれを有する半導体モジュール
KR20070045359A (ko) 적어도 하나의 테스트 컨택트 구조를 포함하는 칩과 이를포함한 웨이퍼
JP3941953B2 (ja) 半導体装置およびその製造方法
JP4547405B2 (ja) ワイヤボンディング方法
US20160351464A1 (en) Semiconductor device package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170623

R150 Certificate of patent or registration of utility model

Ref document number: 6166769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150