JP3941953B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3941953B2
JP3941953B2 JP2003404571A JP2003404571A JP3941953B2 JP 3941953 B2 JP3941953 B2 JP 3941953B2 JP 2003404571 A JP2003404571 A JP 2003404571A JP 2003404571 A JP2003404571 A JP 2003404571A JP 3941953 B2 JP3941953 B2 JP 3941953B2
Authority
JP
Japan
Prior art keywords
bonding
semiconductor device
bonding pad
wire
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003404571A
Other languages
English (en)
Other versions
JP2005167004A (ja
Inventor
健 小林
智幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003404571A priority Critical patent/JP3941953B2/ja
Publication of JP2005167004A publication Critical patent/JP2005167004A/ja
Application granted granted Critical
Publication of JP3941953B2 publication Critical patent/JP3941953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置およびその製造方法にかかり、特にワイヤボンディング方法に関する。
近年、半導体装置の小型化高集積化が進むにつれて、実装に際しても樹脂パッケージの薄型化への要求は高まる一方である。
電気音響変換器、例えばコンデサマイクロホンは、導電面を有する振動膜とこれに並行し空気層を介して対向設置された導電性の固定電極との間の静電容量が、音圧によって駆動された振動膜の振動に起因して変化することから、この静電容量の変化を振動膜上の音圧に比例する量として検出するように構成したものである。
このようなコンデンサマイクロホンでは、その検出した音圧を電気信号として出力するため、あらかじめ二つの導電体即ち、振動膜と固定電極の間に高抵抗の抵抗器を経由して直流電圧を与えて成極電位を形成しておき、両電極間の電位差の変化として、静電容量の変化を電気信号として捉えるものである。このような装置においてＦＥＴなどの駆動回路素子を搭載するに際しては、薄型化への要求が極めて高いものとなっている。
従来、半導体装置の薄型化を企図して、種々の対策が施されている。通常は、金線の一端を半導体チップの能動面に設けられたパッドにボールボンドで接続し、金線の他端をインナーリードの片面に接続している。図８および図９に示すように、この半導体チップ１３上に設けられパッド１３ｂにボールボンドを行い、インナーリード１ｂにステッチボンドを行うワイヤボンディング法は、従来、一般的に行われていて、順方向ワイヤボンド法と呼ばれる。順方向ワイヤボンド法では、金線の最頂上部とボールボンド位置からステッチボンド位置までの寸法との和がステッチボンド位置から金線の最頂上部までの高さ寸法となるため、ボールボンド位置から金線の最頂上部間の寸法を重複していて金線を長く引き回す結果となる欠点があった。この方法では、半導体チップ表面からのボンディングワイヤの高さが大きくなるため、ボンディングワイヤ５を覆うように被覆する樹脂パッケージは厚くしなければならず、図１０に樹脂封止後の半導体装置を示すように樹脂パッケージ１２の薄型化は困難である。そこで、積層半導体チップのパッドに対応するインナーリードと積層半導体チップとをボンディングワイヤとしての金属線で逆方向ワイヤボンドして、薄型化する方法が提案されている（特許文献１）
特開２００２−２３１８８２号公報
以上に述べた従来の半導体装置においては、積層半導体チップにおいてチップ２枚分の厚さをワイヤの部分でとることができるため、逆方向ワイヤボンディングによってもある程度の封止強度を得ることができる。しかしながら、これ以上の薄型化は困難であり、ワイヤタッチを生じたり、あるいはワイヤタッチを防止するためにチップエッジを保護する必要があり、これによりコストアップに繋がるという問題があった。
本発明は前記実情に鑑みてなされたもので、薄型化が可能で信頼性の高い半導体装置を提供することを目的とする。
そこで本発明の半導体装置は、半導体素子搭載領域と、前記半導体素子搭載領域に、一端が近接して位置するように配設された複数のリードと、前記半導体素子搭載領域に搭載され、ボンディングワイヤの張架方向と長手方向とがほぼ一致するように形成された長方形状のボンディングパッドを周縁部に備えた半導体チップと、さらに前記半導体チップを被覆すると共に、前記リードの外方の端部を外部に露呈せしめる樹脂パッケージとを備えた半導体装置において、全ての前記ボンディングパッドに対して、前記リードの少なくとも一つを開始点とし、キャピラリを降ろす位置を前記半導体チップの前記ボンディングパッドの中心よりも内側に偏位した位置として、張架せしめられた逆ボンディングワイヤによって前記リードと前記半導体チップは電気的に接続されており、前記樹脂パッケージは、全高０．３３ｍｍ以下で構成されたことを特徴とする。
この構成によれば、リード上にボールボンドし、リード上から垂直にあがり、その後水平に導き、半導体チップ表面のボンディングパッドにステッチボンドすることにより薄型化が可能となる。すなわち、本発明の半導体装置は、前記ボンディングパッドがボンディングワイヤの張架方向と長手方向とがほぼ一致するように形成された長方形状をなし、ワイヤの張架方向にボンディングパッドが伸張しており、ステッチボンド位置がボンディンパッドの中心よりも内側に偏心するため、引き回し側でワイヤが接触してもボンディングパッド上であるためエッジ短絡のおそれを回避することができる。このようにしてエッジ短絡のおそれを回避したうえで、逆ワイヤボンディングを行っている。従って従来形成し得なかった薄型パッケージを得ることができ、コンデンサマイクロホンのような薄型機器への搭載が可能となる。
また本発明の半導体装置は、前記ボンディングパッドが、前記半導体チップのエッジと垂直方向に伸張する辺が長手方向となるように形成された長方形状をなす。
この構成により、前記半導体チップのエッジと垂直方向に伸張する辺が長手方向となるため、引き回し側でワイヤが接触してもボンディングパッド上であることが多く、エッジ短絡のおそれもない。
また本発明の半導体装置は、前記ボンディングパッドは、Ｎｉ−Ａｕ層で被覆されている。
これにより、ワイヤのステッチボンドの衝撃を受けにくく緩衝材として作用するため、半導体チップのボンディングパッドにクラックが生じるのを防ぐことができる。
また本発明の半導体装置は、前記ボンディングパッドは、Ａｕ層で被覆されている。
これにより、ワイヤのステッチボンドの衝撃を受けにくく緩衝材として作用するため、半導体チップのボンディングパッドにクラックが生じるのを防ぐことができる上、比抵抗が小さく、使用時およびボンディング時に温度上昇が少ないため、ボンディングパッドの信頼性は更に向上する。
また本発明の半導体装置は、前記ボンディングパッドのボンディング面は前記半導体チップ表面から５μｍ以上の高さにある。
この構成により、ボンディングパッドが十分に厚いため、ワイヤのステッチボンドの衝撃を受けにくく、緩衝材として作用し、半導体チップのボンディングパッドにクラックが生じるのを防ぐことができる。
また本発明の半導体装置は、前記リードの厚みが０．１１ｍｍ以下である。
この構成により、半導体装置のより薄型化をはかることができる。
また本発明の半導体装置は、前記ボンディングワイヤは、金、アルミニウム、銅のいずれかである。
この構成により、ボンディングワイヤが展性に富むため、逆ワイヤボンディングにより若干のストレスがかかったとしてもワイヤ切れを生じるのを防ぐことができる。
また本発明の半導体装置の製造方法は、半導体素子搭載領域と、前記半導体素子搭載領域に、一端が近接して位置するように配設された複数のリードとを備えたリードフレームに、ボンディングワイヤの張架方向と長手方向とがほぼ一致するように形成された長方形状のボンディングパッドを周縁部に備えた半導体チップを搭載する工程と、ボンディングワイヤを担持したキャピラリを前記リード上の所定位置に降し、押しつけることによりリードに接合し、さらに、前記キャピラリを、前記ボンディングパッドの中心よりも内側に偏位した位置に降し、それぞれ全てのボンディングパッドに対して張架するワイヤボンディング工程と、前記半導体チップを被覆すると共に、前記リードの外方の端部を外部に露呈せしめるように樹脂パッケージを形成する工程とを含む。
この構成により、ボンディングワイヤをリードから半導体チップ上に張架するため、高さを低く抑えることができる。
また本発明の半導体装置の製造方法は、前記ワイヤボンディング工程が、ボンディングワイヤを担持したキャピラリを前記リード上の所定位置に降し、押しつけることによりリードに接合する工程と、前記キャピラリを、前記ボンディングパッドの中心よりも内側に偏位した位置に降す工程とを含む。
この構成により、ステッチボンド位置がボンディンパッドの中心よりも内側に偏心するため、引き回し側でワイヤが接触してもボンディングパッド上であるためエッジ短絡のおそれもない。
また本発明の半導体装置の製造方法は、前記ワイヤボンディング工程が、前記キャピラリを、前記ボンディングパッドの中心よりも内側に１０μｍ以上偏位した位置に降すように構成される。
この構成により、ステッチボンド位置がボンディンパッドの中心よりも十分に内側に位置しているため、引き回し側でワイヤが接触してもボンディングパッド上であるためエッジ短絡のおそれもない。
以上説明してきたように、本発明によれば、薄型化に際しても半導体チップのボンデングパッドにクラックや、ワイヤタッチを生じることなく、薄型で信頼性の高い半導体装置を提供することができる。
次に本発明の実施の形態について図面を参照して詳細に説明する。
（実施の形態）
図１は、本発明の実施の形態の半導体装置を示す上面図、図２は同半導体装置の断面図、図３は封止樹脂を除いた状態を示す図、図４は、同半導体装置のワイヤボンディング状態を示す要部拡大図、図５（ａ）および（ｂ）は半導体チップの上面図およびそのＡ−Ａ断面図、図６および図７は、ワイヤボンディング操作を示す説明図である。
この半導体装置は、ボンディングワイヤ５をリード１ａ、１ｂ、１ｃから、半導体チップ３のボンディングパッド３ｂに向けて逆ワイヤボンディングにより張架したことを特徴とするものである。このボンディングパッド３ｂは図５に示すように、ボンディングパッド３ｂがボンディングワイヤ５の張架方向と長手方向とがほぼ一致するように形成された長方形状をなしている。またこのボンディングパッド３ｂは膜厚５±１μｍのニッケルめっき層上に膜厚０．２±０．０５μｍのＡｕ層で被覆したものとなっており、半導体チップ表面から７μｍの高さに形成されている。そしてボンディングワイヤは図４に示すように、板厚０．１０ｍｍのリード１ａ、１ｂ、１ｃ上にボールボンドした後、垂直方向に引き上げられ、半導体チップ表面から１０μｍ程度上がったところで水平方向に曲げられて半導体チップのボンディングパッド上に張架せしめられている。
この半導体装置の半導体チップにおいては、ワイヤの張架方向にボンディングパッドが伸張しているため、引き回し側でワイヤが接触してもボンディングパッド上であることが多く、エッジ短絡のおそれもない。
そして樹脂パッケージ２から側方に導出された、リード１ａ、１ｂ、１ｃによって外部接続がなされるように構成されている。プリント基板上の配線パターン上に載置されリフロー工程を経て半導体装置がプリント基板に実装される。
またこの樹脂パッケージの外径は１．２ｍｍ×０．８ｍｍ×０．３３ｍｍであった。
すなわち、この半導体装置は、リード１ａ、１ｂ、１ｃと、ダイパッド１ｐを備えたリードフレームと、半導体チップ３と、半導体チップ３のボンディングパッド３ｂとリードとを接続するボンディングワイヤ５と、この周りを囲む樹脂パッケージ２とで構成される。このように、リードフレーム上に電気的接続のなされた半導体チップを樹脂パッケージ２で封止し、樹脂パッケージ２からリードを導出するものである。このリード１ａ、１ｂ、１ｃの外方端を、半田を介してプリント基板（図示せず）上の回路パターンに載置し、リフロー法により、２４５℃程度で加熱することにより、プリント基板表面の回路パターン上への実装が鉛フリー半田層を介してなされる。
次に、この半導体装置の実装方法について説明する。
まず、このリードフレームの製造方法について説明する。
この方法では、条材を打ち抜き加工し、図３に示すように、送り穴を備えたサイドバーの間に、ダイパッド１ｐと、これを支持する吊りリード１ｃと、リード端子１ａ、１ｂとからなるリードフレームユニットが多数個順次配設されたリードフレーム本体の形状加工を行う。そしてめっきを必要とする場合にはこのようにして形成されたリードフレーム本体のリード部に、電解めっきをおこないリードフレームを形成する。
次にこのリードフレームを用いた半導体装置の製造方法について説明する。
まず図３に示すように、リードフレームのダイパッド１ｐに半導体チップ３の裏面が搭載されるように固着する。このときボンディングパッド３ｂは図５に示すように、ボンディングワイヤの張架方向に長手方向がくるように長方形をなしている。
そして図７（ａ）に示すように、リード端子１ｂにキャピラリ１０によってボールを形成し、この後、図７（ｂ）に示すように、ボンディングワイヤ５をボール位置から垂直方向に上にあげこの後水平方向に曲げて引っ張る。
そして図７（ｃ）に示すように、ボンディングワイヤ５を半導体チップ３のボンディングパッド３ｂにステッチボンドをうつ。図６はこのステッチボンドの状態を示す図であり、キャピラリをボンディングパッド３ｂに対して垂直におくことにより、半導体チップへのエッジ短絡を防止することができ、信頼性の高いボンディング状態を得ることができる。このときボンディングパッド３ｂを構成する長方形の中心よりも１０μｍ以上内側にステッチボンドをうつ。これにより、ボンディングワイヤが接触するのはボンディングパッド上となり、ワイヤの半導体チップへのエッジ短絡のおそれはない。
このようにして、ワイヤボンディングによりリードと半導体チップとの電気的接続が行なわれる。
この後、図示しない上金型によって形成されるキャビティ空間内に、半導体チップを搭載してワイヤボンディングのなされたリードフレームを配置し、上金型と下金型によって形成されるキャビティ空間内の空間領域にエポキシ樹脂が注入され、樹脂パッケージ２で被覆された半導体装置を形成する。
そして最後に、サイドバーを除去し、図１に示した半導体装置が形成される。
本実施の形態では、厚さ０．３３ｍｍの超薄型樹脂パッケージ２を得ることができた。
なお、前記実施の形態では、エッジ短絡もなく、またボンディングパッドの割れも皆無であった。これはボンディングパッドが厚いＮｉ−Ａｕ層からなるめっき層を具備しており、緩衝効果がある点も有効に作用しているものと思われる。
また、本発明のリードフレームの製造方法では、打ち抜き法によって形成したが、打ち抜き法とエッチング法との組み合わせあるいはエッチング法を用いるようにしてもよい。
なお、前記実施の形態では、ワイヤの張架方向にボンディングパッドが伸張する長方形状をなすように形成したが、ボンディングパッドが、半導体チップのエッジと垂直方向に伸張する辺が長手方向となる長方形状をなすようにしてもよい。
この構成をとることにより、前記半導体チップのエッジと垂直方向に伸張する辺が長手方向となるため、引き回し側でワイヤが接触してもボンディングパッド上であることが多く、エッジ短絡のおそれもない。
また、前記実施の形態では、１個のトランジスタの実装について説明したが、複数個の素子を実装する場合にも適用可能であり、またこのようなディスクリート素子に限定されることなく、ICやLSIなどにも適用可能であることはいうまでもない。
次に、ボンディングパッドのめっき層を金層の単層で構成した場合にも同様にクラックもなかった。
なお前記実施の形態ではボンディングパッドの表面から半導体チップ表面の高さが１０μｍとしたが、他は同様にしてめっき層の膜厚を変化させて半導体チップのボンディングパッドのクラックの発生状況を観察した。その結果得られた不良数を次表に示す。いずれも母数は１００とする。
Figure 0003941953
この結果、ボンディングパッドの膜厚が５μｍ以上であるときクラックは少なくなることがわかった。
また、ワイヤボンディング工程において、キャピラリを、降ろす位置を変化させてエッジ短絡の発生率を観察した。その結果を次表に示す。
Figure 0003941953
上記結果から、ボンディングパッドの中心よりも内側に１０μｍ以上偏位した位置にステッチボンドを降すことにより、エッジ短絡をほとんど皆無とすることができることがわかる。
また図８乃至図１０に示した従来の半導体装置に比べ、ボンディングワイヤの高さが低くなっているため樹脂パッケージの高さは大幅に低減されていることがわかる。
以上説明してきたように、本発明の半導体装置によれば、薄型の半導体装置を得ることができるため、コンデンサマイクロホンや携帯電話などの小型デバイスへの適用が有効である。
本発明の実施の形態に係る半導体装置を示す図 本発明の実施の形態に係る半導体装置の断面図を示す図 本発明の実施の形態に係る半導体装置の（樹脂パッケージを除いた状態を示す）説明図 本発明の実施の形態の要部拡大図を示す図 本発明の実施の形態で用いられる半導体チップを示す図 本発明の実施の形態のボンディング工程を示す説明図 本発明の実施の形態のボンディング工程を示す 従来例の半導体装置の要部拡大図 従来例で用いられる半導体チップを示す図 従来例の半導体装置を示す図
符号の説明
１ａ リード
１ｂ リードージ
１ｐ ダイパッド
２ 樹脂パッケージ
３ 半導体チップ
３ｂ ボンディングパッド
４ ボールバンプ
５ ボンディングワイヤ

Claims (9)

  1. 半導体素子搭載領域と、前記半導体素子搭載領域に、一端が近接して位置するように配設された複数のリードと、
    前記半導体素子搭載領域に搭載され、ボンディングワイヤの張架方向と長手方向とがほぼ一致するように形成された長方形状のボンディングパッドを周縁部に備えた半導体チップと、
    さらに前記半導体チップを被覆すると共に、前記リードの外方の端部を外部に露呈せしめる樹脂パッケージとを備えた半導体装置において、
    全ての前記ボンディングパッドに対して、前記リードの少なくとも一つを開始点とし、キャピラリを降ろす位置を前記半導体チップの前記ボンディングパッドの中心よりも内側に偏位した位置として、張架せしめられた逆ボンディングワイヤによって前記リードと前記半導体チップは電気的に接続されており、
    前記樹脂パッケージは、全高０．３３ｍｍ以下で構成されたことを特徴とする半導体装置。
  2. 前記ボンディングパッドは、前記半導体チップのエッジと垂直方向に伸張する辺が長手方向となるように形成された請求項１に記載の半導体装置。
  3. 前記ボンディングパッドは、Ｎｉ−Ａｕ層で被覆されている請求項１または２に記載の半導体装置。
  4. 前記ボンディングパッドは、Ａｕ層で被覆されている請求項１または２に記載の半導体装置。
  5. 前記ボンディングパッドのボンディング面は前記半導体チップ表面から５μｍ以上の高さにある請求項１乃至４のいずれかに記載の半導体装置。
  6. 前記リードの厚みが０．１１ｍｍ以下である請求項１乃至５のいずれか記載の半導体装置。
  7. 前記ボンディングワイヤは、金、アルミニウム、銅のいずれかである請求項１乃至６のいずれかに記載の半導体装置。
  8. 半導体素子搭載領域と、前記半導体素子搭載領域に、一端が近接して位置するように配設された複数のリードとを備えたリードフレームに、ボンディングワイヤの張架方向と長手方向とがほぼ一致するように形成された長方形状のボンディングパッドを周縁部に備えた半導体チップを搭載する工程と、
    ボンディングワイヤを担持したキャピラリを前記リード上の所定位置に降し、押しつけることによりリードに接合し、さらに、前記キャピラリを、前記ボンディングパッドの中心よりも内側に偏位した位置に降し、それぞれ全てのボンディングパッドに対して張架するワイヤボンディング工程と、
    前記半導体チップを被覆すると共に、前記リードの外方の端部を外部に露呈せしめるように樹脂パッケージを形成する工程とを含む半導体装置の製造方法。
  9. 前記ワイヤボンディング工程は、前記キャピラリを、前記ボンディングパッドの中心よりも内側に１０μｍ以上偏位した位置に降ろす工程を含む請求項８に記載の半導体装置の製造方法。
JP2003404571A 2003-12-03 2003-12-03 半導体装置およびその製造方法 Expired - Fee Related JP3941953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003404571A JP3941953B2 (ja) 2003-12-03 2003-12-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003404571A JP3941953B2 (ja) 2003-12-03 2003-12-03 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005167004A JP2005167004A (ja) 2005-06-23
JP3941953B2 true JP3941953B2 (ja) 2007-07-11

Family

ID=34727528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003404571A Expired - Fee Related JP3941953B2 (ja) 2003-12-03 2003-12-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3941953B2 (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5150661A (ja) * 1974-10-30 1976-05-04 Hitachi Ltd
JPS56145842U (ja) * 1980-03-31 1981-11-04
JPS6055648A (ja) * 1983-09-07 1985-03-30 Toshiba Corp 高密度実装基板
JPS62150869A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd 化合物半導体装置
JPH0294452A (ja) * 1988-09-29 1990-04-05 Nec Corp 半導体装置
JPH0348230U (ja) * 1989-09-16 1991-05-08
JP2554740Y2 (ja) * 1991-06-05 1997-11-17 サンケン電気株式会社 電子装置のリード接続構造
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JP2807396B2 (ja) * 1993-05-25 1998-10-08 ローム株式会社 半導体装置
JP3762475B2 (ja) * 1995-04-10 2006-04-05 富士通株式会社 ワイヤボンディング方法及び半導体装置
JPH1056030A (ja) * 1996-08-08 1998-02-24 Seiko Epson Corp 半導体装置及びその製造方法
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2002151745A (ja) * 2000-11-10 2002-05-24 Sharp Corp 半導体装置
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2002329742A (ja) * 2001-05-07 2002-11-15 Mitsubishi Electric Corp 半導体装置
JP3781998B2 (ja) * 2001-10-30 2006-06-07 シャープ株式会社 積層型半導体装置の製造方法
JP2003158218A (ja) * 2001-11-22 2003-05-30 Sharp Corp 半導体装置及びその製造方法
JP2005197360A (ja) * 2004-01-05 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2005167004A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
JP3765952B2 (ja) 半導体装置
JP5529371B2 (ja) 半導体装置及びその製造方法
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP4471555B2 (ja) 半導体装置
JP2015072947A (ja) 半導体装置及びその製造方法
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5553766B2 (ja) 半導体装置とその製造方法
JP2008091527A (ja) 半導体装置の製造方法
JP4021378B2 (ja) ワイヤボンディング方法
JP3941953B2 (ja) 半導体装置およびその製造方法
JP2008166621A (ja) 半導体装置およびその製造方法
JP4642047B2 (ja) 半導体装置
JP2005116915A (ja) 半導体装置
JP4694594B2 (ja) 半導体装置
JP4007917B2 (ja) 半導体装置及びその製造方法
JPH10335366A (ja) 半導体装置
JP2005116916A (ja) 半導体装置及びその製造方法
JP5285289B2 (ja) 回路装置およびその製造方法
JP2007035863A (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP3923379B2 (ja) 半導体装置
JP2519651Y2 (ja) 樹脂封止型マルチチップパッケージのリードフレーム
JP2005197360A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060306

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees